組合邏輯電路1

第3章組合邏輯電路3.1概述3.2組合邏輯電路的分析方法（20.6.1）3.3組合邏輯電路的設(shè)計方法（20.6.2）3.4組合邏輯電路的競爭與冒險（了解）3.5常用組合邏輯電路（20.7-20.10）1學(xué)習(xí)要點1.熟練掌握組合邏輯電路的分析方法和設(shè)計方法2.掌握編碼器、譯碼器、數(shù)據(jù)選擇器和加法器的邏輯功能及其應(yīng)用；3.學(xué)會閱讀MSI器件的功能表，并能根據(jù)設(shè)計要求完成電路的正確連接。23.1概述1、組合邏輯電路的特點：在任何時刻，電路的輸出狀態(tài)只取決于同一時刻的輸入狀態(tài)而與電路原來的狀態(tài)無關(guān)；電路結(jié)構(gòu)中無反饋環(huán)路，無記憶性元件。2、組合邏輯電路的框圖33.2組合邏輯電路的分析方法一、組合邏輯電路分析根據(jù)已知邏輯電路，分析出其實現(xiàn)的邏輯功能或?qū)ζ溥壿嫻δ苓M(jìn)行描述。二、組合邏輯電路分析步驟邏輯圖邏輯表達(dá)式最簡與或表達(dá)式①從輸入到輸出逐級寫出③真值表②化簡電路的邏輯功能④4例3.2.1分析如圖所示邏輯電路的功能。1.、根據(jù)邏輯圖寫出輸出函數(shù)的邏輯表達(dá)式2、列寫真值表。解：510010110111011101001110010100000CBA001111003.確定邏輯功能：輸入變量的取值中有奇數(shù)個1時，L為1，否則L為0,電路具有為奇校驗功能。真值表6例3.2.2：請分析該邏輯圖的邏輯功能，并用與非門實現(xiàn)。解：①寫出各級的邏輯函數(shù)表達(dá)式②化簡為最簡與或表達(dá)式：7③轉(zhuǎn)換為真值表：真值表④分析該邏輯圖的邏輯功能

電路的輸出Y只與輸入A、B有關(guān)，而與輸入C無關(guān)。Y和A、B的邏輯關(guān)系為：A、B中只要一個為0，Y=1；A、B全為1時，Y=0。所以Y和A、B的邏輯關(guān)系為與非運算的關(guān)系。⑤用與非門實現(xiàn)8例3.2.3

試分析下圖所示組合邏輯電路的邏輯功能。解：1、根據(jù)邏輯電路寫出各輸出端的邏輯表達(dá)式，并進(jìn)行化簡和變換。X=A92、列寫真值表X=A真值表111011101001110010100000ZYXCBA00001111001111000101101010這個電路邏輯功能是對輸入的二進(jìn)制碼求反碼。最高位為符號位，0表示正數(shù)，1表示負(fù)數(shù)，正數(shù)的反碼與原碼相同；負(fù)數(shù)的數(shù)值部分是在原碼的基礎(chǔ)上逐位求反。3、確定電路邏輯功能真值表111011101001110010100000ZYXCBA000011110011110001011010113.3組合邏輯電路的設(shè)計方法一、組合邏輯電路的設(shè)計根據(jù)邏輯功能，分析、設(shè)計出符合要求的邏輯圖。二、組合邏輯電路設(shè)計步驟：邏輯功能描述真值表邏輯表表達(dá)式①③化簡變換②邏輯電路圖④最簡與或表達(dá)式⑤12例：設(shè)計三人表決電路（A、B、C）。每人一個按鍵，如果同意則按下，不同意則不按。結(jié)果用指示燈表示，多數(shù)同意時指示燈亮，否則不亮。（所用門電路自選）

解：1.首先指明邏輯符號取“0”、“1”的含義。三個按鍵A、B、C按下時為“1”，不按時為“0”。輸出量為F，多數(shù)贊成時是“1”，否則是“0”。2.根據(jù)題意列出邏輯狀態(tài)表。（如下圖）13真值表3.列邏輯表達(dá)式并化簡4.根據(jù)邏輯表達(dá)式畫出邏輯圖。若用與非門實現(xiàn)，則要對邏輯表達(dá)式進(jìn)行必要的化簡14例：本例為醫(yī)院優(yōu)先照顧重患者的呼喚電路。設(shè)醫(yī)院某科有1,2,3,4四間病房，患者按病情由重到輕依此住進(jìn)1~4號病室。為了優(yōu)先照顧重患者，設(shè)計如下呼喚電路，即在每室分別裝有A、B、C、D四個呼喚按鈕，按下為1。值班室里對應(yīng)的四個指示燈為L1，L2，L3，L4，燈亮為1。現(xiàn)要求1號病室的按鈕A按下時，無論其他病室的按鈕是否按下，只有L1亮；當(dāng)1號病室未按按鈕，而2號病室的按鈕B按下時，無論3,4號病室的按鈕是否按下，只有L2亮；當(dāng)1，2號病室未按按鈕，而3號病室的按鈕C按下時，無論4號病室的按鈕是否按下，只有L3亮；只有1，2,3號病室的按鈕均未按下，而只按下4號病室的按鈕D時，L4才亮。試畫出滿足上述要求的邏輯圖。15解：1、列出邏輯狀態(tài)表ABCDL1L2L3L41×××100001××0100001×0010000100012、寫邏輯式163、畫邏輯圖17例：設(shè)計一個監(jiān)視交通信號燈狀態(tài)的邏輯電路（20.11.1）如果信號燈出現(xiàn)故障，Z為1RAGZ18解：①分析邏輯功能，列出真值表輸入變量：

紅（R）、黃（A）、綠（G）輸出變量：故障信號（Z）設(shè)出現(xiàn)該色燈則為1，否則為0；出現(xiàn)故障信號為1，正常為0真值表輸入變量輸出RAGZ00010010010001111000101111011111②寫出邏輯函數(shù)表達(dá)式：③化簡：1110101010101101

00RAG19④畫出邏輯圖：⑤如果要求用與非門和非門實現(xiàn)，則表達(dá)式變換為：邏輯圖為：203.4組合邏輯電路的競爭與冒險3.4.1產(chǎn)生競爭冒險的原因3.4.2判別及消除競爭冒險的方法213.4.1產(chǎn)生競爭冒險的原因1.什么是競爭冒險?在實際邏輯電路中，由于組成電路的邏輯門和導(dǎo)線的延遲時間的影響，輸入信號通過路徑到達(dá)輸出端的時間有先有后，這一現(xiàn)象稱為競爭。競爭的結(jié)果是隨機(jī)的，有時不影響電路的邏輯功能，有時會導(dǎo)致邏輯錯誤。如果組合邏輯電路出現(xiàn)錯誤，則說明邏輯電路存在冒險。冒險是一種瞬態(tài)現(xiàn)象，它表現(xiàn)為在電路的輸出端產(chǎn)生不該出現(xiàn)的尖脈沖，暫時破壞了電路的正常的邏輯關(guān)系，但當(dāng)瞬態(tài)過程結(jié)束后，又恢復(fù)了電路的正常邏輯關(guān)系。222.出現(xiàn)競爭冒險的典型情況產(chǎn)生競爭冒險的原因：主要是門電路的延遲時間產(chǎn)生的。尖峰脈沖干擾信號

競爭:當(dāng)一個邏輯門的兩個輸入端的信號同時向相反方向變化，而變化的時間有差異的現(xiàn)象。兩個輸入端可以是不同變量所產(chǎn)生的信號，但其取值的變化方向是相反，也可以是兩個互補信號相乘或相加233.4.2判別及消除競爭冒險的方法1.判別競爭冒險的方法方法一代數(shù)判別法：若函數(shù)表達(dá)式中某個變量x同時以原變量和反變量的形式存在，將函數(shù)表達(dá)式中其他的變量的各種取值組合依次代入，把它們從函數(shù)式中消去，僅留被研究的變量x，看函數(shù)表達(dá)式是否會變換成

或的形式，若出現(xiàn)這種形式中的一種，則對應(yīng)的邏輯電路有可能產(chǎn)生冒險現(xiàn)象。例4.4.1

給定組合邏輯電路的邏輯函數(shù)為請分析該邏輯電路是否會出現(xiàn)冒險現(xiàn)象。24下面對A、C兩個變量分別進(jìn)行分析：將B和C的各種取值組合分別代入函數(shù)表達(dá)式中，則BC=00時，F(xiàn)=ABC=01時，F(xiàn)=ABC=10時，F(xiàn)=ABC=11時，F(xiàn)=A+A因此，當(dāng)BC=11時，變量A改變狀態(tài)可能出現(xiàn)險象。將A和B的各種取值組合分別代入函數(shù)表達(dá)式中，則AB=00時，F(xiàn)=CAB=01時，F(xiàn)=C+1AB=10時，F(xiàn)=CAB=11時，F(xiàn)=C因此，AB為各種取值組合時，變量C改變狀態(tài)都不會產(chǎn)生現(xiàn)象。解：分析函數(shù)表達(dá)式可知，變量A和C同時以原變量和反變量的形式出現(xiàn)，則對應(yīng)的邏輯電路在A或C發(fā)生變化時，可能由于競爭而產(chǎn)生冒險。25方法二卡諾圖判別法：將函數(shù)用卡諾圖表示，并畫出與函數(shù)表達(dá)式中各“與”項對應(yīng)的卡諾圈，如果兩個卡諾圈相切，則說明該邏輯電路存在冒險現(xiàn)象。指的是存在不同與項的邏輯相鄰的兩項。所謂邏輯相鄰是指只有一個變量的狀態(tài)不同的兩個最小項。那么當(dāng)其余項取值為1的時候，函數(shù)中將會存在的形式，因此該邏輯電路存在冒險現(xiàn)象。例4.4.2

給定組合邏輯電路的邏輯函數(shù)為請分析該邏輯電路是否會出現(xiàn)冒險現(xiàn)象。26解：（1）畫出邏輯函數(shù)對應(yīng)的卡諾圖。（2）畫出邏輯函數(shù)中與項對應(yīng)的卡諾圈。（3）由于m5與m13屬于兩個不同的卡諾圈，而又相切。因此存在競爭冒險。00001000111111100111100010110100CDAB有圈相切，則有競爭冒險分析：ABCD由0101變?yōu)?101時可能產(chǎn)生冒險。即當(dāng)邏輯函數(shù)中BCD=101時，邏輯函數(shù)變?yōu)锳+A，因此產(chǎn)生競爭冒險。272.消除競爭冒險的方法例如，函數(shù)式，在B=C=0時，可能產(chǎn)生冒險，但是將消掉，則該式變換為，則該電路就不會產(chǎn)生冒險現(xiàn)象。（1）發(fā)現(xiàn)并消掉互補變量（2）增加冗余項增加冗余項是最常用的消除冒險的方法之一。冗余項包含且僅包含彼此相鄰的但屬于不同“與”項的最小項。與卡諾圖中相鄰的意思一樣。28有圈相切，則有競爭冒險增加冗余項，消除競爭冒險例3.4.3：消除函數(shù)式為的邏輯電路的競爭冒險現(xiàn)象。改進(jìn)后的電路圖分析：當(dāng)A=C=1時，會出現(xiàn)，因此可能出現(xiàn)競爭冒險現(xiàn)象293.輸出端并聯(lián)電容器

4~20pF

如果邏輯電路在較慢速度下工作，為了消去競爭冒險，可以在輸出端并聯(lián)一電容器，其容量為4～20pF之間。致使輸出波形上升沿和下降沿變化比較緩慢，可對于很窄的負(fù)跳變脈沖起到平波的作用。在對波形要求較嚴(yán)格時，應(yīng)再加整形電路。30作業(yè)P28620.1.120.1.2P28920.6.7P290-29220.3.220.5.1120.5.12(1)(5)20.5.14(1)(4)20.6.8313.5常用組合邏輯電路3.5.1加法器（20.7）3.5.2編碼器（20.8）3.5.3譯碼器/數(shù)字顯示（20.9）3.5.4數(shù)據(jù)分配器/數(shù)據(jù)選擇器（20.10）3.5.5數(shù)值比較器32二進(jìn)制計數(shù)規(guī)則：0，1兩個數(shù)碼，“逢二進(jìn)一”。3.5.1加法器兩個二進(jìn)制數(shù)之間的算術(shù)運算無論是加、減、乘、除，目前在數(shù)字計算機(jī)中都是化做若干步加法運算進(jìn)行的。因此，加法器是構(gòu)成算術(shù)運算器的基本單元。加法器有半加器和全加器。33一、半加器半加：實現(xiàn)兩個一位二進(jìn)制數(shù)相加，不考慮來自低位的進(jìn)位。AB兩個輸入表示兩個同位相加的數(shù)兩個輸出S

表示半加和C

表示向高位的進(jìn)位半加器：34半加器邏輯狀態(tài)表邏輯表達(dá)式邏輯圖&=1ABSC邏輯符號35二、全加器輸出

表示本位和

表示向高位的進(jìn)位CiSi全加：實現(xiàn)兩個1位二進(jìn)制數(shù)相加，且考慮來自低位的進(jìn)位。

全加器：輸入Ai

表示兩個同位相加的數(shù)BiCi-1

表示低位來的進(jìn)位36(1)列邏輯狀態(tài)表(2)寫出邏輯式3738

半加器構(gòu)成的全加器39三、加法器實現(xiàn)多位二進(jìn)制數(shù)相加的電路稱為加法器。構(gòu)成：把n位全加器串聯(lián)起來，低位全加器的進(jìn)位輸出連接到相鄰的高位全加器的進(jìn)位輸入。特點：低位的進(jìn)位信號送給鄰近高位作為輸入信號，任一位的加法運算必須在低一位的運算完成之后才能進(jìn)行。進(jìn)位信號是由低位向高位逐級傳遞的，速度不高。1.串行進(jìn)位加法器40例題20.7.1【解】用四個1位全加器組成一個邏輯電路以實現(xiàn)兩個4位二進(jìn)制數(shù)A---1101和B---1011的加法運算。C3A3B3S3

COCIA2B2S2

COCIA1B1S1

COCIA0B0S0

COCIC0C1C2111001110001141定義兩個中間變量Gi和Pi：Gi=AiBi2.并行進(jìn)位加法器(超前進(jìn)位加法器)

提高運算速度的基本思想：設(shè)計進(jìn)位信號產(chǎn)生電路，在輸入每位的加數(shù)和被加數(shù)時，同時獲得該位全加的進(jìn)位信號，而無需等待最低位的進(jìn)位信號。定義第i位的進(jìn)位信號（Ci

）：Ci=

Gi＋Pi

Ci-1

42進(jìn)位生成項進(jìn)位傳遞條件進(jìn)位表達(dá)式和表達(dá)式4位超前進(jìn)位加法器遞推公式43超前進(jìn)位發(fā)生器44特點：每一位的和及最后的進(jìn)位基本同時產(chǎn)生優(yōu)點：快;缺點：電路復(fù)雜3.集成二進(jìn)制四位超前進(jìn)位加法器45加法器的級連在片內(nèi)是超前進(jìn)位，而片與片之間是串行進(jìn)位。46集成超前進(jìn)位產(chǎn)生器74LS182邏輯圖邏輯符號478421碼輸入余3碼輸出1100例.用74283構(gòu)成將8421BCD碼轉(zhuǎn)換為余3碼的碼制轉(zhuǎn)換電路。8421碼余3碼000000010010001101000101

+0011+0011+0011CO加法器的應(yīng)用483、減法運算

在實際應(yīng)用中，通常是將減法運算變?yōu)榧臃ㄟ\算來處理，即采用加補碼的方法完成減法運算。若n位二進(jìn)制的原碼為N原，則與它相對應(yīng)的2的補碼為

N補=2N

N原

補碼與反碼的關(guān)系式

N補=N反+1 設(shè)兩個數(shù)A、B相減，利用以上兩式可得A

B=A+B補

2n=A+B反+12n493.5.2編碼器

把二進(jìn)制碼按一定規(guī)律編排，使每組代碼具有一個特定的含義，稱為編碼。具有編碼功能的邏輯電路稱為編碼器。

n

位二進(jìn)制代碼有2n

種組合,可以表示2n

個信息。要表示N個信息所需的二進(jìn)制代碼應(yīng)滿足

2n

N

一、編碼器(Encoder)的概念與分類例：普通8421BCD碼編碼器50能將每一個編碼輸入信號變換為不同的二進(jìn)制的代碼輸出。

如8線-3線編碼器：將8個輸入的信號分別編成8個3位二進(jìn)制數(shù)碼輸出。如BCD編碼器：將10個編碼輸入信號分別編成10個4位碼輸出。編碼器的邏輯功能：51編碼器的分類：普通編碼器和優(yōu)先編碼器。普通編碼器：任何時候只允許輸入一個有效編碼信號，否則輸出就會發(fā)生混亂。優(yōu)先編碼器：允許同時輸入兩個以上的有效編碼信號。當(dāng)同時輸入幾個有效編碼信號時，優(yōu)先編碼器能按預(yù)先設(shè)定的優(yōu)先級別，只對其中優(yōu)先權(quán)最高的一個進(jìn)行編碼。編碼器的分類52二、二進(jìn)制編碼器將輸入信號編成二進(jìn)制代碼的電路。2n個n位編碼器高低電平信號二進(jìn)制代碼53例：設(shè)計一個編碼器，滿足以下要求：(1)將I0、I1、…、I78個信號編成二進(jìn)制代碼。(2)編碼器每次只能對一個信號進(jìn)行編碼，不允許兩個或兩個以上的信號同時有效。(3)

設(shè)輸入信號高電平有效。解：(1)分析要求：

輸入有8個信號，即N=8，根據(jù)2n

N

的關(guān)系,即n=3，即輸出為三位二進(jìn)制代碼。

54輸入輸出I0I1I2I3I4I5I6I7Y2Y1Y01000000000001000000001001000000100001000001100001000100000001001010000001011000000001111其它×××真值表高電平有效

(2)列編碼表

(3)寫出邏輯式并轉(zhuǎn)換成與非式55（4）邏輯電路圖56將十進(jìn)制數(shù)0~9編成二進(jìn)制代碼的電路。三

、二

十進(jìn)制編碼器表示十進(jìn)制數(shù)4位10個編碼器高低電平信號二進(jìn)制代碼578421碼編碼表000輸出輸入Y1Y2Y00(I0)1(I1)2(I2)3(I3)4(I4)5(I5)6(I6)7(I7)8(I8)9(I9)Y3000111010000111100011011000000000011158法一：寫出邏輯式并化成或非和與非式Y(jié)3=I8+I9.

=I4+

I6I5+I7Y2=I4+I5+I6+I7Y0=I1+I3+I5+I7+I9.

=I1+I9I3+I7

I5+I7..

=I2+

I6I3+I7Y1=I2+I3+I6+I78421碼編碼表000輸出輸入Y1Y2Y00(I0)1(I1)2(I2)3(I3)4(I4)5(I5)6(I6)7(I7)8(I8)9(I9)Y3000111010000111100011011000000000011159畫出邏輯圖100000000111011010060

法二：61十鍵8421碼編碼器的邏輯圖00110062輸入8信號輸出3位二進(jìn)制代碼四、3位二進(jìn)制優(yōu)先編碼器63輸入輸出I0I1I2I3I4I5I6I7Y2Y1Y01000000000001000000001001000000100001000001100001000100000001001010000001011000000001111其它×××真值表化簡可得：高電平有效64邏輯電路圖問題1：如果所有輸入為0時，輸出Y2Y1Y0=000，無法與輸入信號I0為高電平有效時的編碼000區(qū)分。解決方法：加上一個使能標(biāo)志GS=I0+I1+I2+I3+I4+I5+I6+I7=I0+Y1+Y2+Y3，如果GS=0，輸出Y2Y1Y0=000表示沒有信號輸入；如果GS=1，輸出Y2Y1Y0=000表示信號輸入I0為高電平有效。問題2：如果同時有多個信號有效，如何編碼？解決方法：確定優(yōu)先級，采用優(yōu)先級編碼器?！?GS&GS65

當(dāng)有兩個或兩個以上的信號同時輸入編碼電路，電路只能對其中一個優(yōu)先級別高的信號進(jìn)行編碼。即允許幾個信號同時有效，但電路只對其中優(yōu)先級別高的信號進(jìn)行編碼，而對其他優(yōu)先級別低的信號不予理睬。優(yōu)先編碼器66設(shè)I7的優(yōu)先級別最高，I6次之，依此類推，I0最低。真值表高電平有效67邏輯函數(shù)表達(dá)式68邏輯圖8線-3線優(yōu)先編碼器69集成3位二進(jìn)制優(yōu)先編碼器74148、CD4532708個信號輸入端0～71個使能輸入端EI3個編碼輸出端A2～A01個編碼器工作狀態(tài)標(biāo)志1個輸出使能標(biāo)志優(yōu)先編碼器74148邏輯圖71優(yōu)先編碼器74148的邏輯功能表

輸

入輸

出

EI01234567A2A1A0GSEOH××××××××HHHHHLHHHHHHHHHHHHLL×××××××LLLLLHL××××××LHLLHLHL×××××LHHLHLLHL××××LHHHLHHLHL×××LHHHHHLLLHL××LHHHHHHLHLHL×LHHHHHHHHLLHLLHHHHHHHHHHLHEI=1，電路不工作，GS=EO=1，

A2A1A0=111EI=0，電路工作，無有效低電平輸入，A2A1A0=111，GS=1，EO=0；EI=0，電路工作，輸入0~7分別有低電平輸入時，A2A1A0為0~7的編碼輸出，GS=0，EO=1。7274LS4147編碼器功能表73例:74LS147集成優(yōu)先編碼器(10線–4線)74LS147引腳圖低電平有效743.5.3譯碼器/數(shù)字顯示譯碼器的分類：

唯一地址譯碼器代碼變換器將一系列代碼轉(zhuǎn)換成與之對應(yīng)的有效信號。

將一種代碼轉(zhuǎn)換成另一種代碼。

二進(jìn)制譯碼器二—十進(jìn)制譯碼器顯示譯碼器常見的唯一地址譯碼器：

譯碼：譯碼是編碼的逆過程，即將某個二進(jìn)制碼翻譯成特定的信號，即電路的某種狀態(tài)。一、譯碼器的概念與分類譯碼器：具有譯碼功能的邏輯電路稱為譯碼器。8個3位譯碼器二進(jìn)制代碼高低電平信號75二、二進(jìn)制譯碼器功能：若二進(jìn)制譯碼器的輸入端為n個，則輸出端為2n個，且對應(yīng)于輸入代碼的每一種狀態(tài)，2n個輸出中只有一個狀態(tài)有效。二進(jìn)制譯碼器可以譯出輸入變量的全部狀態(tài)，故又稱為變量譯碼器。n個輸入端使能輸入端2n個輸出端76輸入3位二進(jìn)制代碼3線-8線譯碼器ABCY0Y1Y2Y3Y5Y4Y7Y6輸出8組互斥的信號1.普通3位二進(jìn)制譯碼器77真值表LHHHHHHHHHHLLHHLHHHHHHLHHLLHHHLHHHHHHLHLLHHHHLHHHHLLHLLHHHHHLHHHHHLLLHHHHHHLHHLHLLLHHHHHHHLHHLLLLHHHHHHHHLLLLLLHHHHHHHHH×××××LHHHHHHHH×××HX×HHHHHHHH××××H×A2E3輸出輸入A1A07874HC138集成譯碼器邏輯圖邏輯表達(dá)式7974HC138(74LS138)集成譯碼器引腳圖邏輯圖字母上面的“—”號說明該輸入或輸出是低電平有效。80例題20.9.2【解】邏輯式可用門電路來實現(xiàn)，也可用譯碼器來實現(xiàn)。試用譯碼器實現(xiàn)邏輯式Y(jié)=AB+BC+CA。由邏輯式可知是三變量函數(shù)，故選用74LS138型3線

-8線譯碼器。并將邏輯式用最小項表示因為所以74LS138

ABCY18174LS138

CBAY1注意：這樣接線對嗎？74LS138

ABCY1如果A、B、C、的順序不同，則最后F的表達(dá)式也不同。主要由于高位低位發(fā)生了變化。82例：利用74LS138設(shè)計一個多輸出的組合邏輯電路，輸出邏輯函數(shù)式為：課堂練習(xí)G1G2AG2B83雙2線–4線譯碼器Y0~Y3是輸出端A0、A1是輸入端

S

是使能端8474LS139型譯碼器功能表

74LS139型譯碼器雙2線–4線譯碼器中：A0、A1是輸入端。Y0~Y3是輸出端。

S

是使能端。輸出低電平有效。S=0時譯碼器工作。85三、二-十進(jìn)制譯碼器1.8421BCD碼譯碼器二-十進(jìn)制譯碼器的輸入是十進(jìn)制數(shù)的4位二進(jìn)制編碼(BCD碼)，分別用A3、A2、A1、A0表示；輸出的是與10個十進(jìn)制數(shù)字相對應(yīng)的10個信號，用Y9～Y0表示。由于二-十進(jìn)制譯碼器有4根輸入線，10根輸出線，所以又稱為4線-10線譯碼器。把二-十進(jìn)制代碼翻譯成10個十進(jìn)制數(shù)字信號的電路，稱為二-十進(jìn)制譯碼器。輸入4位二進(jìn)制代碼4