數(shù)字信號(hào)處理教學(xué)實(shí)踐改革的研究獲獎(jiǎng)科研報(bào)告論文

數(shù)字信號(hào)處理教學(xué)實(shí)踐改革的研究獲獎(jiǎng)科研報(bào)告論文【摘要】針對(duì)目前數(shù)字信號(hào)處理教學(xué)中存在的實(shí)踐環(huán)節(jié)較抽象，不利于學(xué)生深入理解的問題，進(jìn)行了教學(xué)實(shí)踐方法的探索和改革。在教學(xué)實(shí)踐環(huán)節(jié)中引入全新的數(shù)字信號(hào)處理開發(fā)工具DSPBuilder，可以將Matlab中編寫的數(shù)字信號(hào)處理算法，直接在FPGA器件中得以實(shí)現(xiàn)，可以實(shí)現(xiàn)信號(hào)的實(shí)時(shí)在線觀測(cè)，使得學(xué)生對(duì)所學(xué)數(shù)字信號(hào)處理的理論知識(shí)能有更生動(dòng)的體會(huì)和更深刻的理解，增強(qiáng)學(xué)生的學(xué)習(xí)興趣，提高學(xué)生理論聯(lián)系實(shí)踐的能力。

【關(guān)鍵詞】數(shù)字信號(hào)處理

DSPBuilder

教學(xué)實(shí)踐環(huán)節(jié)

【基金項(xiàng)目】論文由“上海理工大學(xué)‘精品本科系列研究項(xiàng)目”專項(xiàng)資助。

1G642.01A12095-308935-0231-01

數(shù)字信號(hào)處理是一門的重要專業(yè)基礎(chǔ)課，由于理論性很強(qiáng)、比較抽象，對(duì)于聽課的學(xué)生和授課的教師均是一個(gè)難點(diǎn)。為了能讓學(xué)生深入的體會(huì)和學(xué)好數(shù)字信號(hào)處理的理論知識(shí)，教學(xué)實(shí)踐環(huán)節(jié)是必不可少的。

1.數(shù)字信號(hào)處理教學(xué)實(shí)踐環(huán)節(jié)的現(xiàn)狀

目前在數(shù)字信號(hào)處理課程的教學(xué)實(shí)踐環(huán)節(jié)中，較為普遍的是采用MathWorks公司的數(shù)學(xué)分析軟件Matlab，學(xué)生通過Matlab軟件編程對(duì)數(shù)字信號(hào)處理的理論知識(shí)進(jìn)行仿真和驗(yàn)證，這種通過純粹軟件編程進(jìn)行仿真驗(yàn)證的實(shí)踐方法仍然是比較抽象的，不利于學(xué)生對(duì)所學(xué)知識(shí)的深入理解，也不利于理論聯(lián)系實(shí)踐。

國(guó)內(nèi)一些高校開始采用Matlab編程與可編程邏輯器件相結(jié)合的方法來進(jìn)行該課程的實(shí)踐教學(xué)，這種將軟、硬件平臺(tái)相結(jié)合的方法是一個(gè)很好的嘗試，但它需要學(xué)生在熟悉可編程邏輯器件的基礎(chǔ)上，熟練進(jìn)行硬件描述語(yǔ)言（HDL，hardwaredescriptionlanguage）的編程，這樣就容易使學(xué)生在掌握軟件使用和熟悉硬件平臺(tái)等方面花費(fèi)過多的時(shí)間，從而忽視了對(duì)數(shù)字信號(hào)處理課程本身一些重要理論和概念的理解與掌握，達(dá)不到教學(xué)實(shí)踐目的。因此，需要對(duì)本課程教學(xué)實(shí)踐的方法進(jìn)行探索和改革。

2.教學(xué)實(shí)踐方法的改革

2.1教學(xué)實(shí)踐方法的思路探索

需要找到一種簡(jiǎn)單易行的方法，使得數(shù)字信號(hào)處理的理論算法可以在硬件上得以實(shí)現(xiàn)，并且可以通過嵌入式測(cè)量軟件（如：QuartusII中的SignalTapIILogicAnalyzer）對(duì)信號(hào)的處理結(jié)果進(jìn)行實(shí)時(shí)在線觀測(cè)，那么學(xué)生必然會(huì)對(duì)所學(xué)的理論知識(shí)能有更生動(dòng)的體會(huì)和更深刻的理解，增強(qiáng)學(xué)生的學(xué)習(xí)興趣，提高學(xué)生理論聯(lián)系實(shí)踐的能力。

鑒于學(xué)生在前期課程中已學(xué)習(xí)過可編程邏輯器件FPGA的相關(guān)知識(shí)，而FPGA是一種實(shí)現(xiàn)數(shù)字信號(hào)處理的通用硬件器件，如果能夠通過一種簡(jiǎn)單的操作將數(shù)字信號(hào)處理的理論算法在FPGA器件中得以直接實(shí)現(xiàn)，那么就能起到事半功倍的學(xué)習(xí)效果。

2.2DSPBuilder工具軟件的特點(diǎn)

在數(shù)字信號(hào)處理中Matlab是用作算法開發(fā)和仿真的軟件，而DSPBuilder通過Matlab中的Simulink模塊將Matlab的算法開發(fā)和仿真與硬件描述語(yǔ)言（HDL）的綜合、仿真和Altera開發(fā)工具整合在一起，實(shí)現(xiàn)了這些工具軟件的集成，從而使學(xué)生在進(jìn)行系統(tǒng)級(jí)設(shè)計(jì)、算法設(shè)計(jì)和硬件設(shè)計(jì)時(shí)共享同一個(gè)開發(fā)平臺(tái)，并且不需要過多關(guān)注硬件設(shè)計(jì)方面的知識(shí)和硬件描述語(yǔ)言的編程，同時(shí)，DSPBuilder是作為Matlab中Simulink模塊的一個(gè)工具箱出現(xiàn)[1]，使得學(xué)生可以通過Simulink圖形界面調(diào)用DSPBuilder工具箱中的提供Altera知識(shí)產(chǎn)權(quán)核（IPcore，intellectualpropertcore）MegaCore進(jìn)行DSP系統(tǒng)設(shè)計(jì)，因此學(xué)生只需要掌握Simulink的使用即可，并不需要花過多的精力熟悉DSPBuilder的使用。

2.3DSPBuilder應(yīng)用于教學(xué)實(shí)踐

應(yīng)用DSPBuilder在教學(xué)實(shí)踐中進(jìn)行基于FPGA的DSP系統(tǒng)開發(fā)，整個(gè)設(shè)計(jì)流程是基于Matlab的Simulink模塊，DSPBuilder和QuartusII的，包括從系統(tǒng)描述到硬件實(shí)現(xiàn)都可以在一個(gè)完整的設(shè)計(jì)環(huán)境中完成，構(gòu)成了一個(gè)自頂向下的設(shè)計(jì)流程。它主要分為以下幾步[2，3]：

（1）利用Simulink模塊、DSPBuilder模塊以及IP核模塊Matlab的Simulink模塊中對(duì)DSP系統(tǒng)進(jìn)行建模，只需雙擊系統(tǒng)中的模塊就可以對(duì)該模塊進(jìn)行參數(shù)設(shè)置，同時(shí)可以基于Simulink平臺(tái)仿真驗(yàn)證所搭建DSP系統(tǒng)的功能。

（2）利用DSPBuilder具箱中的SignalCompiler模塊，將Simulink模塊文件（.mdl）轉(zhuǎn)換成RTL級(jí)的VHDL硬件描述語(yǔ)言代碼描述以及用于綜合、仿真、編譯的TCL腳本。

（3）在得到VHDL文件后，設(shè)計(jì)者仍然可以通過SignalCom？鄄piler自動(dòng)調(diào)用綜合工具和編譯工具。目前DSPBuilder自動(dòng)流程中支持的綜合器有QuartusII，Synplify和LeonardoSpectrum。綜合后產(chǎn)生的網(wǎng)表文件送到QuartusII中進(jìn)行編譯優(yōu)化，最后生成編程文件和仿真文件，即利用生成的POF和SOF配置文件對(duì)目標(biāo)器件進(jìn)行編程配置和硬件實(shí)現(xiàn)，同時(shí)生成可分別用于QuartusII的門級(jí)仿真文件和Modelsim的VHDL時(shí)序仿真文件以及配套的VHDL仿真激勵(lì)文件，可用于實(shí)時(shí)測(cè)試DSP系統(tǒng)的工作性能。另外，設(shè)計(jì)者也可以在Simulink外手動(dòng)調(diào)用其他綜合工具和編譯工具。

（4）針對(duì)第二步中生成的VHDL，利用自動(dòng)生成的Modelsim的TCL腳本和仿真激勵(lì)文件所做的仿真為功能仿真，而當(dāng)由QuartusII編譯后生成的VHDL仿真激勵(lì)文件和Modelsim的TCL腳本進(jìn)行的仿真為時(shí)序仿真。

（5）最后將QuartusII生成的配置文件下載到目標(biāo)器件中，形成DSP硬件系統(tǒng)。

2.4教學(xué)實(shí)踐的實(shí)施步驟

（1）教授學(xué)生使用DSPBuilder進(jìn)行基于FPGA的DSP系統(tǒng)開發(fā)的過程。

（2）設(shè)計(jì)出利用DSPBuilder進(jìn)行數(shù)字信號(hào)處理教學(xué)實(shí)踐的典型題目。

（3）讓學(xué)生將Matlab中編寫的數(shù)字信號(hào)處理算法，直接在FPGA器件中得以實(shí)現(xiàn)。

（4）對(duì)信號(hào)的處理結(jié)果進(jìn)行實(shí)時(shí)測(cè)試，解決數(shù)字信號(hào)處理中的實(shí)際問題，切實(shí)做到理論聯(lián)系實(shí)踐。

3.教學(xué)實(shí)踐的效果

在數(shù)字信號(hào)處理的教學(xué)實(shí)踐中，應(yīng)用DSPBui