實(shí)驗(yàn)報(bào)告高頻上交六

一實(shí)驗(yàn)要 實(shí)驗(yàn)?zāi)康募皩?shí)驗(yàn)內(nèi)容（1）（2）（3） 實(shí)驗(yàn)設(shè)備或運(yùn)一實(shí)驗(yàn)要 實(shí)驗(yàn)?zāi)康募皩?shí)驗(yàn)內(nèi)容（1）（2）（3） 實(shí)驗(yàn)設(shè)備或運(yùn)行軟件QuartusII二實(shí)驗(yàn)內(nèi)容及過 實(shí)驗(yàn)設(shè)計(jì)及分析（或者實(shí)驗(yàn)原理VHDLLIBRARYUSEUSEentitycounter10(clk: ::: count:outSTD_LOGIC_vector(3downtoendarchitectureBehavioralofcounter10 cnt:STD_LOGIC_vector(3downto coot:PROCESSIFclr='1'cnt<=ELSIF(clk'EVENTANDclk=IFen='1'IFcnt="1001"cnt<=cnt+ENDENDENDPROCESSIFclr='1'cnt<=ELSIF(clk'EVENTANDclk=IFen='1'IFcnt="1001"cnt<=cnt+ENDENDENDIF(cnt="1001"ANDen='1')endENDcount<=end 實(shí)驗(yàn)步驟及實(shí)驗(yàn)數(shù)據(jù)記首先，參照實(shí)驗(yàn)一完成底層器件通用十進(jìn)制計(jì)程序的輸入及其仿真，仿真的步驟依(2)PROCESSIFclr='1'cnt<=ELSIF(clk'EVENTANDclk=IFen='1'IFcnt="1001"cnt<=cnt+ENDENDENDIFPROCESSIFclr='1'cnt<=ELSIF(clk'EVENTANDclk=IFen='1'IFcnt="1001"cnt<=cnt+ENDENDENDIF(cnt="1001"ANDen='1')endENDcount<=end 實(shí)驗(yàn)步驟及實(shí)驗(yàn)數(shù)據(jù)首先，參照實(shí)驗(yàn)一完成底層器件通用十進(jìn)制計(jì)數(shù)器的VHDL程序的輸入及其行仿真，仿真的步驟依次為（1）(2)(3)(4)設(shè)置參 (3)(4)設(shè)置參 （6）新文件counter10.vhd（7）(8)行為（功能）仿 建立測試基準(zhǔn)波形文件，仿真正確之后，創(chuàng)建模塊window2、FiLe->Creat/Update->CreatSymbolFilesForCurrentFile，最后，按照步驟完成兩位十進(jìn)制計(jì)數(shù)器頂層原理圖的輸入及其行為(3)(4)設(shè)置參 (3)(4)設(shè)置參 （6）新文件counter10.vhd的輸（7）(8)行為（功能）仿 建立測試基準(zhǔn)波形文件，仿真正確之后，創(chuàng)建模塊符window2、FiLe->Creat/Update->CreatSymbolFilesForCurrentFile，RTL最后，按照步驟完成兩位十進(jìn)制計(jì)數(shù)器頂層原理圖的輸入及其行為仿真擇總線形式擇總線形式 （1）（2）（3）（4）加入輸入輸出引腳（擇總線形式（5）（1）（2）（3）（4）加入輸入輸出引腳（擇總線形式（5） 實(shí)驗(yàn)數(shù)據(jù)分 程序完成上述 LIBRARY 程序完成上述 LIBRARYUSEENTITYcounterPORT(clockIN,clearIN,enIN:INcooout:OUT自主探究性實(shí)驗(yàn)：采用元件例化語句，自主探究性實(shí)驗(yàn)：采用元件例化語句，利用vhdl程序完成上述能電路描述 電路原（1）LIBRARYUSEENTITYcounterPORT(clockIN,clearIN,enIN:INcooout:OUTcountout1:OUTSTD_LOGIC_VECTOR(3downtocountout2:OUTSTD_LOGIC_VECTOR(3downtoENDARCHITECTURESTRUOFcounterCOMPONENTcounter10PORT(clk,clrr,enn:INcoo:OUTcount:OUTSTD_LOGIC_VECTOR(3downtoENDCOMPONENTSIGNALcountout1:OUTSTD_LOGIC_VECTOR(3downtocountout2:OUTSTD_LOGIC_VECTOR(3downtoENDARCHITECTURESTRUOFcounterCOMPONENTcounter10PORT(clk,clrr,enn:INcoo:OUTcount:OUTSTD_LOGIC_VECTOR(3downtoENDCOMPONENTSIGNALU0:counter10PORTMAP(clockIN,clearIN,enIN,CLKIN,countout1(3downtoU1:counter10PORTENDLIBRARYUSEUSEentitycounter10Port(clk:clrr:enncoo:outSTD_LOGIC_vector(3downtoendarchitectureBehavioralofcounter10SIGNALcnt:STD_LOGIC_vector(3downtoPROCESScountout1:OUTSTD_LOGIC_VECTOR(3downtocountout2:OUTSTD_LOGIC_VECTOR(3downtoENDARCHITECTURESTRUOFcounterCOMPONENTcounter10PORT(clk,clrr,enn:INcoo:OUTcount:OUTSTD_LOGIC_VECTOR(3downtoENDCOMPONENTSIGNALcountout1:OUTSTD_LOGIC_VECTOR(3downtocountout2:OUTSTD_LOGIC_VECTOR(3downtoENDARCHITECTURESTRUOFcounterCOMPONENTcounter10PORT(clk,clrr,enn:INcoo:OUTcount:OUTSTD_LOGIC_VECTOR(3downtoENDCOMPONENTSIGNALU0:counter10PORTMAP(clockIN,clearIN,enIN,CLKIN,countout1(3downtoU1:counter10PORTENDLIBRARYUSEUSEentitycounter10Port(clk:clrr:enncoo:outSTD_LOGIC_vector(3downtoendarchitectureBehavioralofcounter10 cnt:STD_LOGIC_vector(3downtoPROCESSIFclrr='1'cnt<="0000";ELSIFANDclk=IFenn=IFcnt"1001"cnt+ENDIFclrr='1'cnt<="0000";ELSIFANDclk=IFenn=IFcnt"1001"cnt+ENDENDENDENDcount<=end2實(shí)驗(yàn)步驟及實(shí)驗(yàn)數(shù)據(jù)IFclrr='1'cnt<="0000";ELSIFANDclk=IFenn=IFcnt"1001"cnt+ENDENDIFclrr='1'cnt<="0000";ELSIFANDclk=IFenn=IFcnt"1001"cnt+ENDENDENDENDcount