PADS關(guān)鍵知識(shí)點(diǎn)解答

1.PADS2007為什么每次打開以前的覆銅都看不見，非要重新覆銅，各位大俠請(qǐng)指教。謝謝

這好像是軟件為了節(jié)省內(nèi)存而采取的做法。

其實(shí)也不用重新覆銅，點(diǎn)view------nets,然后確定，就可以顯示覆銅了。

2.flood比較正確的說法應(yīng)該叫灌銅，是指對(duì)用(CopperPour)畫幅出來的閉合區(qū)域根據(jù)設(shè)定

規(guī)則進(jìn)行鋪銅的一個(gè)動(dòng)作。而鋪銅

是指用Copper手動(dòng)畫銅皮。而對(duì)于Flood和Hatch的區(qū)別，

Flooding會(huì)重新計(jì)算灌注區(qū)域并重新計(jì)算當(dāng)前填灌區(qū)域的外形線內(nèi)障礙的所有間距，和一些

注意的間距規(guī)則。Hatching則用來(

用填充線)重新填充當(dāng)前會(huì)話內(nèi)已經(jīng)存在的填灌多邊形，而并不會(huì)重新計(jì)算填充填灌區(qū)域。

每次打開一個(gè)設(shè)計(jì)文件時(shí)，你應(yīng)當(dāng)對(duì)這

個(gè)設(shè)計(jì)進(jìn)行flood或hatch；這些信息是不保存的。大部份情況下，你只要簡單的Hatch一下

就夠了。當(dāng)你對(duì)灌銅多邊形的修改會(huì)

引起規(guī)則沖突時(shí)，或當(dāng)你修改了間距規(guī)則時(shí)，請(qǐng)使用flood。

3.在看?個(gè)四層板的時(shí)候！發(fā)現(xiàn)Split/Mixed層有許多類型為PlaneHatchOutline的區(qū)域。不

知道怎么畫出來的！很著急??！

謝謝！現(xiàn)在明白怎么回事了！

使用planearea畫出輪廓，flood后就會(huì)發(fā)現(xiàn)類型為PlaneHatchOutline區(qū)域。

使用spo.spd無模命令來回切換，就能顯示填充和輪廓！

進(jìn)一步發(fā)現(xiàn):顯示和options->Split/Mixedplane->Mixedplanedisplay對(duì)應(yīng)!

畫Hl輪廓后，spo模式，只有p山neareaoutline。當(dāng)flood后，會(huì)增加hatchoutline,同時(shí)切換

到spd。這是選擇邊框時(shí)，

hatchoutline在最上面，被選擇。這就出現(xiàn)了我的迷惑！總是想MPlaneHatchOutline!

4.關(guān)于快捷顯示單一層

用Z鍵

比如Z1顯示TOP層

Z2顯示第二層

依次類推

PADS2007的router就有此命令

PADS9.0及以上版本的layout和router都有此命令

5powerpcb實(shí)戰(zhàn)技巧:多層板減為雙面板的方法。

有的powerpcb文件不能由正常模式卜減層，我告訴大家一種由多層板減為兩層板的方法：第

一步，在Setup下的板層定義中，將GND及VCC的層定義(ElectricalLayerType)為NoPlane,

OK退出；第二步，在Setup下的PadStacks中刪除所有盲埋孔，OK退出；第三步，在

Setup下的DisplayColors中將頂層和底層關(guān)閉，只留中間兩層；第四步，進(jìn)入ECO模式;

第五步，鼠標(biāo)右鍵，SelectTraces/Pins；第六步，鼠標(biāo)右鍵，SelectAll;第七步，在selup

下的Drillpairs下刪除所有的鉆孔對(duì)；第八步，菜單欄File下選擇Export,保存，在ASCII

OUTPUT對(duì)話框中點(diǎn)擊SELECTAH,不選PCBparameters；最后，powerpcb卜建新文件，

import剛存的那個(gè)文件即可。

不用這么復(fù)雜，出gerber時(shí)只導(dǎo)出你需要的層數(shù)就行了。前提是把所有分配到內(nèi)層的網(wǎng)絡(luò)

取消。

6.AssemblyDrawingTop,AssemblyDrawingBottom有什么作用，一點(diǎn)經(jīng)驗(yàn)也沒有

Too1s->AssemblyVariants對(duì)話框怎么使用？

裝配層，可用于放置結(jié)構(gòu)圖的信息。

出裝配圖時(shí)用，將不需要焊接的器件可delete,試試就知道了

8.copperpour跟planearea區(qū)別

planearea是當(dāng)你當(dāng)層設(shè)置為split/mix屬性時(shí)才需要用到。

如果你的層是設(shè)置為noplane,只能用copperpour.

9.絲印走線都非常細(xì)為什么呢？

10PADS2007層互換問題

前幾天布板時(shí)把底層和頂層搞反了.在樣板回來忖才發(fā)現(xiàn)錯(cuò)了，請(qǐng)問各位大人,有沒有什么方

法可以使底層和頂層在保持走線不變的情況下，使底層和頂層位置互換,各位高手有遇到這

樣的問題沒?能否賜教招,謝謝了??！其實(shí)要換也很簡單

對(duì)于板子對(duì)稱，安裝孔位對(duì)稱的板，哪個(gè)是頂層無所謂，安裝孔位不對(duì)稱，翻過來就沒法安

裝了，解決的辦法很簡單，直接選中板框、安裝孔，直接鏡像，然后再修改安裝孔附近的線

就ok了。

11請(qǐng)問大家MARK點(diǎn)畫法

首先，要明白MASK點(diǎn)的功能。分兩種，一種是板的定位（要求與表貼元件同層），兩個(gè)而

且不對(duì)稱。另一種是元件定位（元件引腳多而且密），也是兩個(gè)。TOP與BOTTOM取決于

你的板在那層表貼，如果雙面貼則都要加。

12pads2007阻焊層開窗問題一規(guī)則檢查時(shí)報(bào)錯(cuò)。請(qǐng)大家?guī)兔Ψ治鲆徊?/p>

圖片上那個(gè)大銅皮是一個(gè)封裝上的?部分，一般是用來散熱的在畫pcb時(shí)，要讓這部分開

窗，所以在soldermask層我又畫一個(gè),?樣的copper，在同一個(gè)地方?？墒俏耶嫼弥?，進(jìn)

行規(guī)則檢查時(shí)，總是報(bào)錯(cuò)，不知道為什么？？？？

封裝上面的copper本來就是開窗的了。沒必要再畫?次。

可是并不是你說的那樣，我本來也認(rèn)為是這樣的，可是打樣回來，發(fā)現(xiàn)沒有開窗，所以只能

在soldermask層再開窗了，結(jié)果就出現(xiàn)規(guī)則報(bào)錯(cuò)

VerifyDesign

Localion:

Close

(15.8006,25.273L1)Clearanceerror

(16.8166,25.273L1)Clearanceerror0DisablePanning[Help]

(17.399,25.8554L1)Clearanceerror

(17,399,27.5064L1)ClearanceerrorCheck

(17.8326,27.94L1)Clearanceerror

(19.5054,27.94L1)Clearanceerror(?)ClearanceStart

(19.939,25.8554LI)ClearanceerrorOConnectivity?--------------------1

(20.5214,25.273L1)ClearanceerrorOHighSpeedI$etyp…J

(21,6644,25.273L1)Clearanceerror

(45,212,25.0934L1]ClearanceerrorOvia[「iewReport.]

(45.6456,25.527L1)Clearanceerror

OPlane|ReportFile…]

Explanation:

OTestPoints

(15.367,24.8394L1)DistancebetweentrackstooPreview..

OFabrication

small:COMPONENTFREECOPPERoverlapping

_Latium

ODesign

Verification

OWireBonds

Errors44

1,打樣回來沒有開窗，是因?yàn)槟愕膅erber沒有設(shè)置正確。

SelectItems-(artOOl.pho)

LayerSelections

Available:Selected:OK|

Prop

Cancel

Preview

Other

I|BoardOutline

I|Connections

□PlatedSlots

□Non-platedSlots

Componentoutlines

I|TopMounted

□BottomMounted

ColorbyNet

SelectedColor

2,DRC檢查時(shí)，取消此項(xiàng)試試

ClearanceCheckingSetup

Check

0Nettoall

HBoardoutline

□Offboardtext

0Keepout

HDrilltodrill

□Partialviadri

QTracewidth

I|Bodytobody

||Placementoutline

I|Latiumerrormarkers

Tip:Clearancechecksarenotperformedagainst

2DlineobjectsoronCAMPlanes

13請(qǐng)教：個(gè)別PAD不需要上錫膏的應(yīng)該怎么操作？

以卜圖中圈子里的元件就是不上助焊的元件

14

怎么在PADSLAYOUT中出這樣焊接用的貼片圖？

用PADSLAYOUT畫出了板子，要給工程拿到加工廠加工，需要出這樣的一個(gè)貼片圖，但不

知PADS中怎樣出。。或如果要經(jīng)什么ORCAD和DXP一起出的話，怎樣弄？請(qǐng)教大蝦，幫個(gè)

*

1Z

要設(shè)置一下:

**1￡■.tDocumentX

Document(jorneAvailableI%|

I($st001026.pho)Bottom

Layer_3|Censl|

DocumentJype

LayeM

iSilkscreenLayer_5

L?yer_6[Eteview|

FabncabonLayerLeyer_7

Other

Summary

OBoardOutline

；Silkscreen(OuOir

.Top:(Unes.Ref.Dss.PartTypes.Ouflines)|E?PFlConnections

SilksaeenTop:(bnes,TextOutlines)

□PlatedSlots

|Pre

□NorrplatedSlots

OutputDeviceComponentouilines

0TopMounted

□Bo?omMounted

PenPhoto

□ColorbyNel

EreviewSelectionsDeviceSetup..

][SelectedColor

Tip.ClickSaveAsDefaultstosavethecurrentseflmgsasthe■■■■■■■■FBaraarrl

defaultsforthisCAMdocumenttypeandoutputdevice廠■??■■■■￡?i□廠廠

15

如何讓一塊Copper助焊而不阻焊？

晶振下面放了?塊銅皮連接到地上，打算將晶振的金屬外殼焊在上面，所以需要將其做成助

焊上錫，不被綠油蓋?。?/p>

在HlGerber時(shí)，阻焊層里選擇copper,則所有的銅皮成助焊了！

我只想要這塊銅皮不被綠油封?。≌?qǐng)問，pads里該如何設(shè)置

在"此塊銅皮"上再畫一個(gè)相同的銅皮，放在soldermask層，出gerber時(shí)，在soldermask這

邊要選上copper就可以了（默認(rèn)是選上的）也可以在做封裝中制作

pastemask只是制作鋼網(wǎng)時(shí)要用到，生成光繪去做板時(shí)不用出

soldermask是反向顯示的，你在這層有銅皮的話，出gerber時(shí)候這塊銅皮在板子上顯示出來的

就是焊錫！

16平面層走線前要設(shè)置好什么從元器件布局層也就是TOPBOTTOM層直接打過孔就連接

到地層/電源層我看了教程資料給平面層分好了網(wǎng)絡(luò)按教程打的孔怎么就沒有義的

標(biāo)示呢我并沒有把SPLIT/MIXEPLANE里的設(shè)置取消顯示

所以應(yīng)該還是有其他設(shè)置沒設(shè)置好吧望各路DX指點(diǎn)下菜鳥

這個(gè)“X”表示是與平面層（plane）相連,所以在CAMPLANE和SPLIT/MIXEPLANE都會(huì)顯示

的！

你也可以讓它不顯示:

pOptions0?E

DraftingGridsSplit/MixedPlaneDieComponent

GlobalDesignRoutingThermalsDimensioningTeardrops

DrilledThermalsNon-drilledThermals

Width：0.381g.254

Min.Spoke：2:Min.Spoke：i2:

PadShape：PadShape:

RoundvRoundv

OOrthogonal；)Orthogonal

。DiagonalDiagonal

(S'FloodOver@FloodOyer

.NoConnect<NoConnect

勾去就不會(huì)顯示XR]RoutedPadThermals

"|[^JShowGeneralPlaneIndict]

0RemoveIsolatedCoppe

mRemoveViolatingThermalSpot

[OK][Cancel]Apply[#lpJ

這里有嗎？

17

問布線角度問題。。

在Options/Design/Linetraceangle里設(shè)置的是Diagonal,布線時(shí)一開始卻是任意角度,

要轉(zhuǎn)角之后才能對(duì)角轉(zhuǎn)，這是怎么回事？哪里設(shè)置有問題？？

這里

?v?71"y，tjpwuM7aa?

18

關(guān)J：封裝、出gerber以及clearance設(shè)置的?吟總結(jié)&問題，請(qǐng)大蝦幫忙~~

1.在PCBdecalEditor中，DisplayColorSetup對(duì)話框顯示如卜：

ColorbyLayer

sS

AssignAll9

n-05

q

E

IApplyToAllLaye-￡<

立

00

□Visibleonly

DTop

2)Bottom

3)Layer_3

4)Layer_4

5)Layer_5

6)Layer_6

OtherConfiguration

Background

Selections

Highlight

:HQ1|(H)TOP」國中

，國。Aabl我房0偷蒙空畫言f

一:一------------■------

該工具欄對(duì)應(yīng)的功能，其中標(biāo)記的圖標(biāo)對(duì)應(yīng)的功能為AddNewLabel

Terminal/2Dline/Text/Copper/CopperCutOut/Keepout/FromLibrary/Wizard/AddNewLabel

做封裝時(shí)，Terminal/2Dline/Text/Copper工具分別對(duì)應(yīng)Designitems中的pads/lines/text

/Copper,Keepout工具對(duì)應(yīng)Outlines中的Keepouto做好封裝在Layout中調(diào)用該封裝時(shí)，

Designitems>Keepout是不能單獨(dú)被選中、操作的，而必須作為一個(gè)component來進(jìn)行操作。

要修改的話也只能進(jìn)入EditDecal才能修改的。而在出gerber時(shí)，Terminal對(duì)應(yīng)的是pads；

2Dline畫的圖形以及Text均對(duì)應(yīng)為Outlines(壇子里行大蝦說過在Layout中l(wèi)ine畫的圖形

對(duì)應(yīng)為outlines,個(gè)人沒有試驗(yàn)出來，因?yàn)閒ilter中沒有選項(xiàng)來讓選中outlines)；Keepout

在Layout中對(duì)應(yīng)的是什么我也還不確定，但是可以肯定的是，在出gerber時(shí);它對(duì)應(yīng)的是

Keepout。

這里有個(gè)問題，就是在做封裝時(shí)，在哪些情況卜是需要做keepoul的？畫keepout時(shí)其準(zhǔn)則

是什么？

至于CopperCutOut,在Layout中還能看到，但是在出gerber時(shí)，不管選中什么都不能導(dǎo)出

該內(nèi)容。

AddNewLabel工具可以添加一些Label,諸如Res.Des.,PartType等Label,這些在Layout

中是可以單獨(dú)選中并操作的，在出gerber時(shí)也是有相應(yīng)對(duì)應(yīng)的。常用的Label主要是Res.Des.

和PartType。其他的Label沒有使用過，所以不是很清楚，所以就不做說明了。

AddHerDecalLabel

Attribute:

|Ref.pe$E

Ref.D%'

FartTvpe

<newuserattr>

<BrowseLib.Attr.>

Rules.Fanout.Alignment

Rules.Fanout.Alignment.Multi-Row

Rules.Fanout.Direction

Rules.Fanout.ViaSpacing

Rules.FanoutSharing.Pin

Rules.FanoutSharing.SMD

Rules.FanoutSharing.Via

Rules.FanoutSharing.Trace

Rules.FanoutNets.Plane

Rules.Fanout.Nets.Signal

Rules.FanoutNets.UnusedPins

Rules.Fanout.Length.Unlimited

Rules.FanoutLength.Maximum

Rules.FanoutAlignmentsGA

Rules.FanoutDirectionBGA

Rules.Fanout.DirectionBGAstaggered

Rules.PadEntry.Side

Rules.PadEntry.Corner

Rules.PadEntry.AnyAngle

Rules.PadEnUy.Soft

Rules.ViaAtSMD

Rules.ViaAtSMD.Fitlnside

Rules.Via^tSMD.Center

Rules.V3tSMD.Ends

Rules.Clearance.!race.Trace

Ryles.qearanFeMg.T’ace:

OK[Cancel]Help

ClearanceRules:Defaixltrules

SamenetTracewidth

MinimumRecommendedMaximum

Clearance

!制![race]Via|1Ead||SMD|iCopper|

[TraceJ6

!奇■!66________

(P?dJ666

[SMD]6666

Other[T例t]6666

Coppei666

illtodrillBodytobody|fioard]8666

1￡riH166666

在封裝設(shè)計(jì)時(shí)，還有DecalRules,這個(gè)有什么好處呢？有在做封裝時(shí)設(shè)置這個(gè)的么？如果

設(shè)置的話，大致都是怎樣設(shè)置的呢？

Layout中相關(guān)的items：

要方卷BQ2abl終的￡f哼西盤?竊

DisplayColorsSetup[-][^C]

SelectedColor

Palette...

DefaultPalette

ColorbyLayer

DesignitemsLabelsOutlines

.

名

穹s

AssignAll號(hào)w

QNo

F國q

s篦cl￡2￡-J

ApplyToAllLayers我理晏號(hào)遒各色Hd1w=8s

回

叼

0EH回0

IIVisibleonly回回回回回回回

H■■■

DTop0二

?■■■

2)BoUom0■■

3)Layer_3回?

4)Layer_4回

5)Layer_5

6)Layer_60

OtherConfiguration

BackgroundBoardOutlinerJ

SelectionsConnection

Highlight

他們?cè)诔鰃erber時(shí)的所對(duì)應(yīng)的很明了，所以就不說了。

2.Layout中DesignRules中clearence設(shè)置相關(guān)

Samenet部分在手冊(cè)中已經(jīng)有了說明，如下.圖所示：

Table15-1.ClearanceCategories

ClearanceMinimumSpacingBetween

ViatoViaTwoviasinthesamenet

SMDtoCornerSurfacemountpadandthefirsttracebendpoint

SMDtoViaSurfacemountpadandescapevia

TracetoCornerTraceandthebendpointofanothertrace

Example:AtracesplitsataT-junctionandoneofthetwotraceshasabend

PadtoCornerThroughholepadandthefirsttracebendpoint

Clearance部分就要說明一卜.了。

首先得了解trace、via、pad>smd^text^copperboard、drill在Layout中指的是哪些對(duì)象,

只有明白了這個(gè)，才能設(shè)置好想要的clearance。

Trace、via都很明了，而pad指的是插件的焊盤(throughholepad),smd指的是貼片的焊

盤(surfacemountpad),text、copperboard也很明了。最后那個(gè)drill我還沒有明白它指

的是什么。

表格中已經(jīng)包含了大部分的對(duì)象之間的間距規(guī)則設(shè)置。除了lines沒有做出說明外，其他的

都已經(jīng)做了說明。但是要注意的是，text與copper之間的間距是遵照text與trace之間的規(guī)

則。如下圖所示。

W:10建班25

突然想起在verifydesign時(shí)，設(shè)置的clearance值對(duì)在封裝中添加的line/text/copper

也是有影響的，所以一般建議把line/text畫到絲印層等相關(guān)層上去

Location:

[2917.5,1817.5L1)ClearanceegIClearErrors

LJ(2917.5,1866L1)Clearanceerror

(2932.5,1832.5L1)Clearanceerror

□DisablePanninc

(2916J816L1)Clearanceerror

(2925,1817.5L1)ClearanceerrorCheck

(2938.75J863.75L1)Clearanceerror

C18(2938.75J855.77L1)Clearanceerror⑥Clearance

OConnectivityf

OHighSpeed1

MaximumviaI

'-'count

OElane

Explanation:

O工estPoints

(2917.5,1817.5L1)Distancebetweenpadandtrack

OFabrication

toosmall:C19.LCOMPONENTFREETEXToverlapping

囹

檢查間距時(shí)，發(fā)現(xiàn)在一些元件的text處和我的布線交叉時(shí)，會(huì)報(bào)間距太小等錯(cuò)誤!

而當(dāng)我打開該pcb元件封裝時(shí)，發(fā)現(xiàn)這些text是在top的位置；而我把這些text

改到頂層絲印層時(shí)，就沒有錯(cuò)誤了（在封裝中添加的text也是如此，而且這種text

在layout是outline類型的，要想在絲印層顯示出來，必須設(shè)置好絲印層outline

的顯示顏色）

我發(fā)現(xiàn)每次更改過tool—verifydesign—clearance—setup中的一些check后，

檢查，再改回原來的設(shè)置，居然報(bào)的錯(cuò)誤數(shù)目相差很多，有時(shí)候NoError,有時(shí)3

個(gè)，有時(shí)15個(gè)，有時(shí)60多個(gè)。錯(cuò)誤基本都處在元件外框的text標(biāo)識(shí)和走線的重

疊處。

報(bào)錯(cuò)誤如下：

(xxx,yyyLI)distancebetweentrackstoosmall:COMPONENTSFREETEXT,TRACE

(aaa,bbb)distanceislessthan0.1524

(xxx,yyyLI)distancebetweentrackstoosmall:COMPONENTSFREETEXT,TRACE

(aaa,bbb)overlapping

我個(gè)人覺得，每次在完成布局之后還是要去檢查一下bodytobody的間距問題，因?yàn)闀?huì)出現(xiàn),

兩個(gè)元件重疊而被忽視的問題，到時(shí)候等到出圖了還是沒有發(fā)現(xiàn)，后果就嚴(yán)重了。bodyto

body指的是原件邊框和元件邊框的間距(注意：特指邊框在和pad是同一層的，也就是，

如果邊框不畫在元件層，是drc檢查不出來的，所以要求做庫的規(guī)范化)。

18請(qǐng)教如何在板框四個(gè)邊導(dǎo)出一樣大小的圓角

tools/options/design/miter下面選擇Arc,確定，然后返回板框，在夾角那里選中兩條邊，右

鍵選擇addmiter,四個(gè)角都輸入相同的角度即可。

19

Reuse要符合的條件:

Reuse和被reuse部分必須有相同的以下的部分：

相同的Part

type^相同或相似的網(wǎng)絡(luò)、相同的DECAL封裝。對(duì)于相同的Parttype的要求：