電子技術(shù)基礎(chǔ)面試題

第第頁電子技術(shù)基礎(chǔ)面試題

1.硬件工程師的主要職責是什么?

數(shù)字電路和模擬電路的區(qū)分。在硬件設(shè)計是應當留意什么?

2.總線是什么概念?什么原理?常用的總線有哪些?

各種存儲器的具體性能介紹、設(shè)計要點及選型.

描述反饋電路的概念，列舉他們的應用。

反饋，就是在電子系統(tǒng)中，把輸出回路中的電量輸入到輸入回路中去。

反饋的類型有：電壓串聯(lián)負反饋、電流串聯(lián)負反饋、電壓并聯(lián)負反饋、電流并聯(lián)負反饋。

負反饋的優(yōu)點：降低放大器的增益靈敏度，轉(zhuǎn)變輸入電阻和輸出電阻，改善放大器的線性和非線性失真，有效地擴展放大器的通頻帶，自動調(diào)整作用。

電壓負反饋的特點：電路的輸出電壓趨向于維持恒定。

電流負反饋的特點：電路的輸出電流趨向于維持恒定。

3、有源濾波器和無源濾波器的區(qū)分

無源濾波器：這種電路主要有無源元件R、L和C組成

有源濾波器：集成運放和R、C組成，具有不用電感、體積小、重量輕等優(yōu)點。

集成運放的開環(huán)電壓增益和輸入阻抗均很高，輸出電阻小，構(gòu)成有源濾波電路后還具有肯定的電壓放大和緩沖作用。但集成運放帶寬有限，所以目前的有源濾波電路的工作頻率難以做得很高。

同步電路和異步電路的區(qū)分是什么?

同步電路：存儲電路中全部觸發(fā)器的時鐘輸入端都接同一個時鐘脈沖源，因而全部觸發(fā)器的狀態(tài)的改變都與所加的時鐘脈沖信號同步。

異步電路：電路沒有統(tǒng)一的時鐘，有些觸發(fā)器的時鐘輸入端與時鐘脈沖源相連，這有這些觸發(fā)器的狀態(tài)改變與時鐘脈沖同步，而其他的觸發(fā)器的狀態(tài)改變不與時鐘脈沖同步。

什么是線與規(guī)律，要實現(xiàn)它，在硬件特性上有什么詳細要求?

將兩個門電路的輸出端并聯(lián)以實現(xiàn)與規(guī)律的功能成為線與。

在硬件上，要用OC門來實現(xiàn)，同時在輸出端口加一個上拉電阻。

由于不用OC門可能使灌電流過大，而燒壞規(guī)律門。

上拉電阻阻值的選擇原那么包括:

1、從節(jié)省功耗及芯片的灌電流技能考慮應當足夠大;電阻大，電流小。

2、從確保足夠的驅(qū)動電流考慮應當足夠小;電阻小，電流大。

3、對于高速電路，過大的上拉電阻可能邊沿變平緩。綜合考慮

以上三點,通常在1k到10k之間選取。對下拉電阻也有類似道理

//OC門電路需要加上拉電阻，以提高輸出的搞電平值。

OC門電路要輸出“1”時才需要加上拉電阻不加根本就沒有高電平

在有時我們用OC門作驅(qū)動(例如掌握一個LED)灌電流工作時就可以不加上拉電阻

OC門可以實現(xiàn)“線與”運算

OC門就是集電極開路輸出

總之加上拉電阻能夠提高驅(qū)動技能。

如何解決亞穩(wěn)態(tài)。(飛利浦-大唐筆試)?

亞穩(wěn)態(tài)是指觸發(fā)器無法在某個規(guī)定時間段內(nèi)達到一個可確認的狀態(tài)。當一個觸發(fā)器進入亞穩(wěn)態(tài)時，既無法猜測該單元的輸出電平，也無法猜測何時輸出才能穩(wěn)定在某個正確的電平上。在這個穩(wěn)定期間，觸發(fā)器輸出一些中間級電平，或者可能處于振蕩狀態(tài)，并且這種無用的輸出電平可以沿信號通道上的.各個觸發(fā)器級聯(lián)式傳播下去。

解決方法：

1降低系統(tǒng)時鐘頻率

2用反應更快的FF

3引入同步機制，防止亞穩(wěn)態(tài)傳播

4改善時鐘質(zhì)量，用邊沿改變快速的時鐘信號

關(guān)鍵是器件運用比較好的工藝和時鐘周期的裕量要大。亞穩(wěn)態(tài)寄存用d只是一個方法，有時候通過not，buf等都能達到信號過濾的效果

3.NorFlash和NandFlash的區(qū)分是什么?

4.SDRAM/SRAM/SSRAM區(qū)分是什么?SDRAM、DDR;SDRAM(125/133MHz)的PCB設(shè)計閱歷與精髓;

SRAM：靜態(tài)RAM

DRAM：動態(tài)RAM

SSRAM：SynchronousStaticRandomAccessMemory同步靜態(tài)隨機訪問存儲器。它的一種類型的SRAM。SSRAM的全部訪問都在時鐘的上升/下降沿啟動。地址、數(shù)據(jù)輸入和其它掌握信號均于時鐘信號相關(guān)。這一點與異步SRAM不同，異步SRAM的訪問獨立于時鐘，數(shù)據(jù)輸入和輸出都由地址的改變掌握。

SDRAM：SynchronousDRAM同步動態(tài)隨機存儲器

如何在總體設(shè)計階段避開涌現(xiàn)致命性錯誤?

晶振與時鐘