第13章門電路和組合邏輯電路

第13章門電路和組合邏輯電路13.1

基本門電路及其組合13.3

CMOS門電路13.2

TTL門電路13.4

組合邏輯電路的分析和設(shè)計(jì)13.5

加法器13.6

編碼器13.7

譯碼器和數(shù)字顯示*13.8

半導(dǎo)體存儲器和可編程邏輯器件*13.9

應(yīng)用舉例1.掌握基本門電路的邏輯功能、邏輯符號、真值表和邏輯表達(dá)式。了解TTL門電路、CMOS門電路的特點(diǎn);3.會分析和設(shè)計(jì)簡單的組合邏輯電路;理解加法器、編碼器、譯碼器等常用組合邏輯電路的工作原理和功能;5.學(xué)會數(shù)字集成電路的使用方法。本章要求：2.會用邏輯代數(shù)的基本運(yùn)算法則化簡邏輯函數(shù);第13章門電路和組合邏輯電路一類稱為模擬信號，它是指時間上和數(shù)值上的變化都是連續(xù)平滑的信號，如圖(a)中的正弦信號，處理模擬信號的電路稱為模擬電路。電子電路中的信號分為兩大類：另一類稱為數(shù)字信號，它是指時間上和數(shù)值上的變化都是不連續(xù)的，如圖(b)中的信號，處理數(shù)字信號的電路稱為數(shù)字電路。(b)(a)13.1基本門電路及其組合

邏輯門電路是數(shù)字電路中最基本的邏輯元件。

所謂門就是一種開關(guān)，它能按照一定的條件去控制信號的通過或不通過。門電路的輸入和輸出之間存在一定的邏輯關(guān)系(因果關(guān)系)，所以門電路又稱為邏輯門電路。13.1.1邏輯門電路的基本概念

基本邏輯關(guān)系為“與”、“或”、“非”三種。下面通過例子說明邏輯電路的概念及“與”、“或”、“非”的意義。220V+-設(shè)：開關(guān)斷開、燈不亮用邏輯“0”表示，開關(guān)閉合、燈亮用邏輯“1”表示。邏輯表達(dá)式：

Y=A?B1.“與”邏輯關(guān)系“與”邏輯關(guān)系是指當(dāng)決定某事件的條件全部具備時，該事件才發(fā)生。000101110100ABYBYA狀態(tài)表BY220VA+-2.“或”邏輯關(guān)系

“或”邏輯關(guān)系是指當(dāng)決定某事件的條件之一具備時，該事件就發(fā)生。邏輯表達(dá)式：

Y=A+B狀態(tài)表000111110110ABY3.“非”邏輯關(guān)系

“非”邏輯關(guān)系是否定或相反的意思。邏輯表達(dá)式：Y=A狀態(tài)表101AY0Y220VA+-R由電子電路實(shí)現(xiàn)邏輯運(yùn)算時，它的輸入和輸出信號都是用電位（或稱電平）的高低表示的。高電平和低電平都不是一個固定的數(shù)值，而是有一定的變化范圍。門電路是用以實(shí)現(xiàn)邏輯關(guān)系的電子電路，與前面所講過的基本邏輯關(guān)系相對應(yīng)。

門電路主要有：與門、或門、非門、與非門、或非門、異或門等。13.1.2分立元件基本邏輯門電路

電平的高低一般用“1”和“0”兩種狀態(tài)區(qū)別，若規(guī)定高電平為“1”，低電平為“0”則稱為正邏輯。反之則稱為負(fù)邏輯。若無特殊說明，均采用正邏輯。100VUCC高電平低電平1.二極管“與”門電路

(1)電路(2)工作原理輸入A、B、C全為高電平“1”，輸出Y為“1”。輸入A、B、C不全為“1”，輸出Y

為“0”。0V0V0V0V0V3V+U12VRDADCABYDBC3V3V3V0V00000010101011001000011001001111ABYC“與”門邏輯狀態(tài)表0V3V1.二極管“與”門電路(3)邏輯關(guān)系：“與”邏輯即：有“0”出“0”，

全“1”出“1”Y=ABC邏輯表達(dá)式：

邏輯符號：&ABYC00000010101011001000011001001111ABYC“與”門邏輯狀態(tài)表2.二極管“或”門電路

(1)電路0V0V0V0V0V3V3V3V3V0V00000011101111011001011101011111ABYC“或”門邏輯狀態(tài)表3V3V-U12VRDADCABYDBC(2)工作原理輸入A、B、C全為低電平“0”，輸出Y為“0”。輸入A、B、C有一個為“1”，輸出Y

為“1”。2.二極管“或”門電路(3)邏輯關(guān)系：“或”邏輯即：有“1”出“1”，

全“0”出“0”Y=A+B+C邏輯表達(dá)式：邏輯符號：ABYC>100000011101111011001011101011111ABYC“或”門邏輯狀態(tài)表3.晶體管“非”門電路+UCC-UBBARKRBRCYT

1

0截止飽和(2)邏輯表達(dá)式：Y=A“0”10“1”

(1)電路“0”“1”AY“非”

門邏輯狀態(tài)表邏輯符號1AY1.與非門電路有“0”出“1”，全“1”出“0”“與”門&ABCY&ABC“與非”門00010011101111011001011101011110ABYC“與非”門邏輯狀態(tài)表Y=ABC邏輯表達(dá)式：1Y“非”門13.1.3

基本邏輯門電路的組合2.或非門電路Y&ABC“或非”門1Y20.2.3

基本邏輯門電路的組合“或”門ABC>1有“1”出“0”，全“0”出“1”00010010101011001000011001001110ABYC“或非”門邏輯狀態(tài)表Y=A+B+C邏輯表達(dá)式：例：根據(jù)輸入波形畫出輸出波形ABY1有“0”出“0”，全“1”出“1”有“1”出“1”，全“0”出“0”&ABY1>1ABY2Y2ABC&1&D>1Y3.與或非門電路13.1.3

基本邏輯門電路的組合Y=A.B+C.D邏輯表達(dá)式：>1&&YABCD邏輯符號13.2TTL門電路(三極管—三極管邏輯門電路)

TTL門電路是雙極型集成電路，與分立元件相比，具有速度快、可靠性高和微型化等優(yōu)點(diǎn)，目前分立元件電路已被集成電路替代。下面介紹集成“與非”門電路的工作原理、特性和參數(shù)。T5Y

R3R5AB

CR4R2R1T3T4T2+5VT1輸入級中間級輸出級13.2.1TTL“與非”門電路1.電路E2E3E1B等效電路C多發(fā)射極三極管T5Y

R3R5AB

CR4R2R1T3T4T2+5VT1(1)輸入全為高電平“1”(3.6V)時2.工作原理4.3VT2、T5飽和導(dǎo)通鉗位2.1VE結(jié)反偏截止“0”(0.3V)

負(fù)載電流（灌電流）輸入全高“1”,輸出為低“0”1VT1R1+UccT4T5YR3R5AB

CR4R2R1T3T4T2+5VT12.工作原理1VT2、T5截止

負(fù)載電流（拉電流）(2)輸入端有任一低電平“0”(0.3V)(0.3V)“1”“0”輸入有低“0”輸出為高“1”流過E結(jié)的電流為正向電流5VVY

5-0.7-0.7

=3.6V有“0”出“1”全“1”出“0”“與非”邏輯關(guān)系00010011101111011001011101011110ABYC“與非”門邏輯狀態(tài)表Y=ABC邏輯表達(dá)式：Y&ABC“與非”門74LS00、74LS20管腳排列示意圖&&1211109814133456712&&UCC4B4A4Y3B3A3Y1B1A1Y2B2A2YGND(a)74LS001211109814133456712&&UCC2D3C2BNC2A2Y1B1ANC1D1C1YGND74LS20(b)13.2.2三態(tài)輸出“與非”門當(dāng)控制端為高電平“1”時，實(shí)現(xiàn)正常的“與非”邏輯關(guān)系

Y=A?B“1”控制端DE1.電路D截止T5Y

R3R5AB

R4R2R1T3T4T2+5VT113.2.2三態(tài)輸出“與非”門“0”控制端DET5Y

R3R5AB

R4R2R1T3T4T2+5VT11.電路導(dǎo)通1V1V當(dāng)控制端為低電平“0”時，輸出Y處于開路狀態(tài)，也稱為高阻狀態(tài)。&YEBA邏輯符號

0

高阻0

0

1

1

0

1

11

1

0

111

1

10

表示任意態(tài)13.2.2三態(tài)輸出“與非”門三態(tài)輸出“與非”狀態(tài)表ABEY功能表輸出高阻三態(tài)門應(yīng)用：可實(shí)現(xiàn)用一條總線分時傳送幾個不同的數(shù)據(jù)或控制信號?！?”“0”“0”如圖所示：總線&A1B1E1&A2B2E2&A3B3E3A1

B113.3.1CMOS非門電路AYT2+UDDT1N溝道P溝道GGDSSPMOS管NMOS管CMOS管負(fù)載管驅(qū)動管(互補(bǔ)對稱管)A=“1”時，T1導(dǎo)通，

T2截止，Y=“0”A=“0”時，T1截止，

T2導(dǎo)通，Y=“1”Y=A13.3CMOS門電路T4

與T3并聯(lián)，T1

與T2串聯(lián)；

當(dāng)AB都是高電平時,T1

與T2同時導(dǎo)通，T4與T3同時截止；輸出Y為低電平。

當(dāng)AB中有一個是低電平時，T1與T2中有一個截止，T4與T3中有一個導(dǎo)通,輸出Y為高電平。13.3.2CMOS與非門電路ABT4T3T1T2+UDDY1.電路2.工作原理BT4T3T1T2AY

當(dāng)AB中有一個是高電平時，T1

與

T2中有一個導(dǎo)通，T4

與T3中有一個截止，輸出Y為低電平。

當(dāng)AB都是低電平時，T1

與T2同時截止，T4與T3同時導(dǎo)通；輸出Y為高電平。13.3.3CMOS或非門電路1.電路2.工作原理CMOS電路優(yōu)點(diǎn)(1)靜態(tài)功耗低（每門只有0.01mW,TTL每門10mW)(2)抗干擾能力強(qiáng)(3)扇出系數(shù)大(4)允許電源電壓范圍寬(3~18V)TTL電路優(yōu)點(diǎn)(1)速度快(2)抗干擾能力強(qiáng)(3)帶負(fù)載能力強(qiáng)13.4.1邏輯代數(shù)

邏輯代數(shù)（又稱布爾代數(shù)），它是分析設(shè)計(jì)邏輯電路的數(shù)學(xué)工具。雖然它和普通代數(shù)一樣也用字母表示變量，但變量的取值只有“0”，“1”兩種，分別稱為邏輯“0”和邏輯“1”。這里“0”和“1”并不表示數(shù)量的大小，而是表示兩種相互對立的邏輯狀態(tài)。

邏輯代數(shù)所表示的是邏輯關(guān)系，而不是數(shù)量關(guān)系。這是它與普通代數(shù)的本質(zhì)區(qū)別。13.4組合邏輯電路的分析和設(shè)計(jì)1.常量與變量的關(guān)系一、邏輯代數(shù)運(yùn)算法則2.邏輯代數(shù)的基本運(yùn)算法則自等律0-1律重疊律還原律互補(bǔ)律交換律2.邏輯代數(shù)的基本運(yùn)算法則普通代數(shù)不適用！證:結(jié)合律分配律A+1=1

AA=A.110011111100反演律列狀態(tài)表證明：AB00011011111001000000吸收律(1)A+AB=A(2)A(A+B)=A對偶式對偶關(guān)系：

將某邏輯表達(dá)式中的與(?)換成或

(+)，或(+)換成與(?)，得到一個新的邏輯表達(dá)式，即為原邏輯式的對偶式。若原邏輯恒等式成立，則其對偶式也成立。證明：A+AB=A（3）（4）對偶式（5）（6）對偶式二、邏輯函數(shù)的表示方法(1)邏輯狀態(tài)表ABCY00000100000111100001111010101011(2)邏輯式1)常采用與-或表達(dá)式的形式；

2)在狀態(tài)表中選出使函數(shù)值為1

的變量組合；

3)變量值為1

的寫成原變量，為0

的寫成反變量，得到其值為1

的乘積項(xiàng)組合。

4)將這些乘積項(xiàng)加起來(邏輯或)得到與-或邏輯函數(shù)式。(3)邏輯圖由邏輯式得到邏輯圖ABC&>111Y&三、邏輯函數(shù)的化簡

由邏輯狀態(tài)表直接寫出的邏輯式及由此畫出的邏輯圖，一般比較復(fù)雜；若經(jīng)過簡化，則可使用較少的邏輯門實(shí)現(xiàn)同樣的邏輯功能。從而可節(jié)省器件，降低成本，提高電路工作的可靠性。利用邏輯代數(shù)變換，可用不同的門電路實(shí)現(xiàn)相同的邏輯功能。化簡方法公式法卡諾圖法例1：化簡1.應(yīng)用邏輯代數(shù)運(yùn)算法則化簡（1）并項(xiàng)法例2：化簡（2）配項(xiàng)法例3：化簡（3）加項(xiàng)法（4）吸收法吸收例4：化簡例5：化簡吸收吸收吸收吸收2.應(yīng)用卡諾圖化簡卡諾圖:是與變量的最小項(xiàng)對應(yīng)的按一定規(guī)則排列的方格圖，每一小方格填入一個最小項(xiàng)。（1）最小項(xiàng)：對于n輸入變量有2n種組合,其相應(yīng)的乘積項(xiàng)也有2n個，則每一個乘積項(xiàng)就稱為一個最小項(xiàng)。其特點(diǎn)是每個輸入變量均在其中以原變量和反變量形式出現(xiàn)一次，且僅一次。如：三個變量，有8種組合，最小項(xiàng)就是8個，卡諾圖也相應(yīng)有8個小方格。在卡諾圖的行和列分別標(biāo)出變量及其狀態(tài)。

(2)卡諾圖BA0101二變量BCA0010011110三變量二進(jìn)制數(shù)對應(yīng)的十進(jìn)制數(shù)編號AB00011110CD00011110四變量任意兩個相鄰最小項(xiàng)之間只有一個變量改變(2)卡諾圖（a)根據(jù)狀態(tài)表畫出卡諾圖如:ABC00100111101111將輸出變量為“1”的填入對應(yīng)的小方格,為“0”的可不填。

0000

A

B

C

Y0011010101101001101011001111(2)卡諾圖（b)根據(jù)邏輯式畫出卡諾圖ABC00100111101111將邏輯式中的最小項(xiàng)分別用“1”填入對應(yīng)的小方格。如果邏輯式中最小項(xiàng)不全，可不填。如:注意：如果邏輯式不是由最小項(xiàng)構(gòu)成，一般應(yīng)先化為最小項(xiàng)，或按例7方法填寫。(3)應(yīng)用卡諾圖化簡邏輯函數(shù)ABC00100111101111例6.用卡諾圖表示并化簡。解：

(a)將取值為“1”的相鄰小方格圈成圈;步驟1.卡諾圖2.合并最小項(xiàng)3.寫出最簡“與或”邏輯式(b)所圈取值為“1”的相鄰小方格的個數(shù)應(yīng)為2n，(n=0,1,2…)(3)應(yīng)用卡諾圖化簡邏輯函數(shù)ABC00100111101111解：三個圈最小項(xiàng)分別為：

合并最小項(xiàng)

寫出簡化邏輯式卡諾圖化簡法：保留一個圈內(nèi)最小項(xiàng)的相同變量，而消去相反變量。00ABC100111101111解：寫出簡化邏輯式多余AB00011110CD000111101111相鄰例6.應(yīng)用卡諾圖化簡邏輯函數(shù)(1)(2)解：寫出簡化邏輯式AB00011110CD000111101例7.應(yīng)用卡諾圖化簡邏輯函數(shù)111111111含A均填“1”注意：1.圈的個數(shù)應(yīng)最少2.每個“圈”要最大3.每個“圈”至少要包含一個未被圈過的最小項(xiàng)。13.4.2

組合邏輯電路的分析

組合邏輯電路：任何時刻電路的輸出狀態(tài)只取決于該時刻的輸入狀態(tài)，而與該時刻以前的電路狀態(tài)無關(guān)。組合邏輯電路框圖X1XnX2Y2Y1Yn......組合邏輯電路輸入輸出13.4.2組合邏輯電路的分析

(1)由邏輯圖寫出輸出端的邏輯表達(dá)式(2)運(yùn)用邏輯代數(shù)化簡或變換(3)列邏輯狀態(tài)表(4)分析邏輯功能已知邏輯電路確定邏輯功能分析步驟：例1：分析下圖的邏輯功能

(1)寫出邏輯表達(dá)式Y(jié)=Y2Y3=AABBAB...AB..AB.A..ABBY1AB&&&&YY3Y2(2)應(yīng)用邏輯代數(shù)化簡Y=AABBAB...=AAB+BAB..=AB+AB反演律=A(A+B)+B(A+B)..反演律=AAB+BAB..

(3)列邏輯狀態(tài)表Y=AB+AB=AB邏輯式

(4)分析邏輯功能輸入相同輸出為“0”，輸入相異輸出為“1”，稱為“異或”邏輯關(guān)系。這種電路稱“異或”門。

=1ABY邏輯符號ABY001100111001(1)寫出邏輯式例2：分析下圖的邏輯功能A

B.Y=ABAB

.A?B化簡A

B

=AB+AB&&11BAY&

(2)列邏輯狀態(tài)表Y=AB+AB(3)分析邏輯功能

輸入相同輸出為“1”,輸入相異輸出為“0”,稱為“判一致電路”(“同或門”)

,可用于判斷各輸入端的狀態(tài)是否相同。=AB邏輯式

=1ABY邏輯符號=ABABY001100100111例3：分析下圖的邏輯功能Y&&1BA&C101AA寫出邏輯式：=AC+BCY=AC?BC設(shè)：C=1封鎖打開選通A信號BY&&1BA&C001設(shè)：C=0封鎖選通B信號打開例3：分析下圖的邏輯功能B寫出邏輯式：=AC+BCY=AC?BC13.4.3組合邏輯電路的設(shè)計(jì)根據(jù)邏輯功能要求邏輯電路設(shè)計(jì)

(1)由邏輯要求，列出邏輯狀態(tài)表

(2)由邏輯狀態(tài)表寫出邏輯表達(dá)式

(3)簡化和變換邏輯表達(dá)式

(4)畫出邏輯圖設(shè)計(jì)步驟如下：例1：設(shè)計(jì)一個三人(A、B、C)表決電路。每人有一按鍵，如果贊同，按鍵，表示“1”；如不贊同，不按鍵，表示“0”。表決結(jié)果用指示燈表示，多數(shù)贊同，燈亮為“1”，反之燈不亮為“0”。

(1)列邏輯狀態(tài)表

(2)寫出邏輯表達(dá)式取Y=“1”(或Y=“0”)列邏輯式取Y=“1”對應(yīng)于Y=1，若輸入變量為“1”，則取輸入變量本身(如A)；若輸入變量為“0”則取其反變量(如A)。

0000

A

B

C

Y0010010001111000101111011111(3)用“與非”門構(gòu)成邏輯電路在一種組合中，各輸入變量之間是“與”關(guān)系各組合之間是“或”關(guān)系

0000

A

B

C

Y0010010001111000101111011111ABC00011110011111三人表決電路&

&

ABCY&&&&ABCC例2：設(shè)計(jì)一個三變量奇偶檢驗(yàn)器。

要求:

當(dāng)輸入變量A、B、C中有奇數(shù)個同時為“1”時，輸出為“1”，否則為“0”。用“與非”門實(shí)現(xiàn)。

(1)列邏輯狀態(tài)表

(2)寫出邏輯表達(dá)式

0000

A

B

C

Y0011010101101001101011001111(3)用“與非”門構(gòu)成邏輯電路ABC00100111101111解：

(4)邏輯圖YCBA01100111110&&&&&&&&1010例3:

某工廠有A、B、C三個車間和一個自備電站，站內(nèi)有兩臺發(fā)電機(jī)G1和G2。G1的容量是G2的兩倍。如果一個車間開工，只需G2運(yùn)行即可滿足要求；如果兩個車間開工，只需G1運(yùn)行，如果三個車間同時開工，則G1和G2均需運(yùn)行。試畫出控制G1和G2運(yùn)行的邏輯圖。

設(shè)：A、B、C分別表示三個車間的開工狀態(tài)：

開工為“1”，不開工為“0”；

G1和

G2運(yùn)行為“1”，不運(yùn)行為“0”。(1)根據(jù)邏輯要求列狀態(tài)表

首先假設(shè)邏輯變量、邏輯函數(shù)取“0”、“1”的含義。邏輯要求：如果一個車間開工，只需G2運(yùn)行即可滿足要求；如果兩個車間開工，只需G1運(yùn)行，如果三個車間同時開工，則G1和G2均需運(yùn)行。開工“1”不開工“0”運(yùn)行“1”不運(yùn)行“0”(1)根據(jù)邏輯要求列狀態(tài)表0111001010001101101001010011100110111000ABC

G1G2(2)由狀態(tài)表寫出邏輯式ABC00100111101111或由卡圖諾可得相同結(jié)果

(3)化簡邏輯式可得：10100101001110011011100001110010ABC

G1

G210001101(4)用“與非”門構(gòu)成邏輯電路

由邏輯表達(dá)式畫出卡諾圖，由卡圖諾可知，該函數(shù)不可化簡。ABC00100111101111(5)畫出邏輯圖ABCABC&&&&&&&&&G1G213.5

加法器十進(jìn)制：0~9十個數(shù)碼，“逢十進(jìn)一”。在數(shù)字電路中，常用的組合電路有加法器、編碼器、譯碼器、數(shù)據(jù)分配器和多路選擇器等。下面幾節(jié)分別介紹這幾種典型組合邏輯電路的基本結(jié)構(gòu)、工作原理和使用方法。在數(shù)字電路中，為了把電路的兩個狀態(tài)(“1”態(tài)和“0”態(tài))與數(shù)碼對應(yīng)起來，采用二進(jìn)制。二進(jìn)制：0，1兩個數(shù)碼，“逢二進(jìn)一”。13.5

加法器加法器:

實(shí)現(xiàn)二進(jìn)制加法運(yùn)算的電路進(jìn)位如：0

0

0

0

11+10101010不考慮低位來的進(jìn)位半加器實(shí)現(xiàn)要考慮低位來的進(jìn)位全加器實(shí)現(xiàn)13.5.1半加器

半加：實(shí)現(xiàn)兩個一位二進(jìn)制數(shù)相加，不考慮來自低位的進(jìn)位。AB兩個輸入表示兩個同位相加的數(shù)兩個輸出SC表示半加和表示向高位的進(jìn)位邏輯符號：半加器：COABSC

半加器邏輯狀態(tài)表邏輯表達(dá)式邏輯圖&=1ABSCA

B

S

C000001101010110113.5.2全加器輸入Ai表示兩個同位相加的數(shù)BiCi-1表示低位來的進(jìn)位輸出表示本位和表示向高位的進(jìn)位CiSi全加：實(shí)現(xiàn)兩個一位二進(jìn)制數(shù)相加，且考慮來自低位的進(jìn)位。邏輯符號：

全加器：AiBiCi-1SiCiCO

CI(1)列邏輯狀態(tài)表(2)寫出邏輯式Ai

Bi

Ci-1

Si

Ci

0000000110010100110110010101011100111111半加器構(gòu)成的全加器>1BiAiCi-1SiCiCO

CO

邏輯圖&=1>1AiCiSiCi-1Bi&&13.6

編碼器

把二進(jìn)制碼按一定規(guī)律編排，使每組代碼具有一特定的含義，稱為編碼。具有編碼功能的邏輯電路稱為編碼器。

n

位二進(jìn)制代碼有2n

種組合，可以表示2n

個信息。要表示N個信息所需的二進(jìn)制代碼應(yīng)滿足

2n

N將十進(jìn)制數(shù)0~9編成二進(jìn)制代碼的電路1.確定二進(jìn)制代碼的位數(shù)13.6.1二–

十進(jìn)制編碼器表示十進(jìn)制數(shù)4位10個編碼器高低電平信號二進(jìn)制代碼

列編碼表：四位二進(jìn)制代碼可以表示十六種不同的狀態(tài)，其中任何十種狀態(tài)都可以表示0~9十個數(shù)碼，最常用的是8421碼。8421BCD碼編碼表000輸出輸入Y1Y2Y00(I0)1(I1)2(I2)3(I3)4(I4)5(I5)6(I6)7(I7)8(I8)9(I9)Y30001110100001111000110110000000000111二、列編碼表

三、寫出表達(dá)式：十鍵8421碼編碼器的邏輯圖+5V&Y3&Y2&Y1&Y0I0I1I2I3I4I5I6I7I8I91K

×10S001S12S23S34S45S56S67S78S89S9001100

當(dāng)有兩個或兩個以上的信號同時輸入編碼電路，電路只能對其中一個優(yōu)先級別高的信號進(jìn)行編碼。即允許幾個信號同時有效，但電路只對其中優(yōu)先級別高的信號進(jìn)行編碼，而對其它優(yōu)先級別低的信號不予理睬。13.6.2優(yōu)先編碼器74LS4147編碼器功能表I9Y0I8I7I6I5I4I3I2I1Y1Y2Y3

1111111111111輸入(低電平有效)輸出(8421反碼)0

011010

0111

110

10001110

100111110

1010111110

10111111110

110011111110

11011111111101110例:74LS147集成優(yōu)先編碼器(10線-4線)74LS147引腳圖低電平有效1615141312111091234567874LS414713.7

譯碼器和數(shù)字顯示譯碼是編碼的反過程，它是將代碼的組合譯成一個特定的輸出信號。13.7.1二進(jìn)制譯碼器8個3位譯碼器二進(jìn)制代碼高低電平信號狀態(tài)表

例：三位二進(jìn)制譯碼器（輸出高電平有效）輸入ABCY0Y1Y2Y3Y4Y5Y6Y70001000000000101000000010001000000110001000010000001000101000001001100000001011100000001輸出寫出邏輯表達(dá)式Y(jié)0=ABCY1=ABCY2=ABCY3=ABCY7=ABCY4=ABCY6=ABCY5=ABC&&…&當(dāng)G1=1、G2A=S2B

=0

時，才正常譯碼。1G1G2AG2B>13．譯碼器邏輯圖1C

AAB

11B

C

雙3/8線譯碼器A、B、C是輸入端Y0~Y7是輸出端G是使能端13.7.2

二-十進(jìn)制顯示譯碼器

在數(shù)字電路中，常常需要把運(yùn)算結(jié)果用十進(jìn)制數(shù)顯示出來，這就要用顯示譯碼器。二十進(jìn)制代碼譯碼器驅(qū)動器顯示器gfedcba

1.半導(dǎo)體數(shù)碼管

由七段發(fā)光二極管構(gòu)成例：共陰極接法a

b

c

d

e

f

g

01100001101101低電平時發(fā)光高電平時發(fā)光共陽極接法abcgdef+dgfecbagfedcba共陰極接法abcdefg

2.七段譯碼顯示器Q3Q2Q1Q0agfedcb譯碼器二十進(jìn)制代碼(共陰極)100101111117個4位七段顯示譯碼器狀態(tài)表gfedcbaQ3Q2Q1Q0a

b

c

d

efg000011111100000101100001001011011012001111110013010001100114010110