數(shù)字電路基礎(chǔ)課件

數(shù)字電路基礎(chǔ)

1.1邏輯代數(shù)的基本運(yùn)算5V(V)0t(ms)1020304050數(shù)字信號在電路中常表現(xiàn)為突變的電壓或電流。

一、基本概念1、數(shù)字信號的特點(diǎn)數(shù)字信號——在時(shí)間上和數(shù)值上均是離散的。如電子表的秒信號，生產(chǎn)線上記錄零件個數(shù)的記數(shù)信號等。

有兩種邏輯體制：

正邏輯體制規(guī)定：高電平為邏輯1，低電平為邏輯0。

負(fù)邏輯體制規(guī)定：低電平為邏輯1，高電平為邏輯0。

下圖為采用正邏輯體制所表的示邏輯信號：2、正邏輯與負(fù)邏輯

數(shù)字信號是一種二值信號，用兩個電平（高電平和低電平）分別來表示兩個邏輯值（邏輯1和邏輯0）。

邏輯0

邏輯0

邏輯0

邏輯1

邏輯1

3、在數(shù)字電路中，輸入信號是“條件”，輸出信號是“結(jié)果”，因此輸入、輸出之間存在一定的因果關(guān)系，稱其為邏輯關(guān)系。它可以用邏輯表達(dá)式、圖形和真值表來描述。

一、基本邏輯運(yùn)算設(shè)：開關(guān)閉合=“1”

開關(guān)不閉合=“0”

燈亮，L=1

燈不亮，L=0

二、基本邏輯運(yùn)算

與邏輯——只有當(dāng)決定一件事情的條件全部具備之后，這件事情才會發(fā)生。1．與運(yùn)算與邏輯表達(dá)式：AB燈L不閉合不閉合閉合閉合不閉合閉合不閉合閉合不亮不亮不亮亮0101BLA0011輸入0001輸出

與邏輯真值表2．或運(yùn)算或邏輯表達(dá)式：

L＝A+B

或邏輯——當(dāng)決定一件事情的幾個條件中，只要有一個或一個以上條件具備，這件事情就發(fā)生。AB燈L不閉合不閉合閉合閉合不閉合閉合不閉合閉合不亮亮亮亮0101BLA0011輸入0111輸出

或邏輯真值表3．非運(yùn)算非邏輯表達(dá)式：

非邏輯——某事情發(fā)生與否，僅取決于一個條件，而且是對該條件的否定。即條件具備時(shí)事情不發(fā)生；條件不具備時(shí)事情才發(fā)生。A燈L閉合不閉合不亮亮LA0110非邏輯真值表

三、其他常用邏輯運(yùn)算2．或非

——由或運(yùn)算和非運(yùn)算組合而成。

1．與非

——

由與運(yùn)算和非運(yùn)算組合而成。0101BLA0011輸入1110輸出

“與非”真值表0101BLA0011輸入1000輸出

“或非”真值表3．異或

異或是一種二變量邏輯運(yùn)算，當(dāng)兩個變量取值相同時(shí)，邏輯函數(shù)值為0；當(dāng)兩個變量取值不同時(shí)，邏輯函數(shù)值為1。0101BLA0011輸入0110輸出

“異或”真值表異或的邏輯表達(dá)式為：

四、邏輯函數(shù)及其表示方法解：第一步：設(shè)置自變量和因變量。第二步：狀態(tài)賦值。

對于自變量A、B、C設(shè)：同意為邏輯“1”，不同意為邏輯“0”。

對于因變量L設(shè)：事情通過為邏輯“1”，沒通過為邏輯“0”。（一）、邏輯函數(shù)的建立例1.1

三個人表決一件事情，結(jié)果按“少數(shù)服從多數(shù)”的原則決定，試建立該邏輯函數(shù)。第三步：根據(jù)題義及上述規(guī)定列出函數(shù)的真值表。000001010011100101110111ABC00010111

L三人表決電路真值表

一般地說，若輸入邏輯變量A、B、C…的取值確定以后，輸出邏輯變量L的值也唯一地確定了，就稱L是A、B、C的邏輯函數(shù)，寫作：

L=f（A，B，C…）

邏輯函數(shù)與普通代數(shù)中的函數(shù)相比較，有兩個突出的特點(diǎn)：（1）邏輯變量和邏輯函數(shù)只能取兩個值0和1。（2）函數(shù)和變量之間的關(guān)系是由“與”、“或”、“非”三種基本運(yùn)算決定的。

（二）、邏輯函數(shù)的表示方法例1.2

列出下列函數(shù)的真值表：

1．真值表——將輸入邏輯變量的各種可能取值和相應(yīng)的函數(shù)值排列在一起而組成的表格。

2．函數(shù)表達(dá)式——由邏輯變量和“與”、“或”、“非”三種運(yùn)算符所構(gòu)成的表達(dá)式。

由真值表可以轉(zhuǎn)換為函數(shù)表達(dá)式。例如，由“三人表決”函數(shù)的真值表可寫出邏輯表達(dá)式：解：該函數(shù)有兩個變量，有4種取值的可能組合，將他們按順序排列起來即得真值表。

反之，由函數(shù)表達(dá)式也可以轉(zhuǎn)換成真值表。真值表00011011AB1001

L

3．邏輯圖——由邏輯符號及它們之間的連線而構(gòu)成的圖形。例1.4

寫出如圖所示邏輯圖的函數(shù)表達(dá)式。由函數(shù)表達(dá)式可以畫出邏輯圖。解：可用兩個非門、兩個與門和一個或門組成。由邏輯圖也可以寫出表達(dá)式。解：例1.3、畫出下列函數(shù)的邏輯圖：

1．2邏輯代數(shù)的定律和運(yùn)算規(guī)則一、邏輯代數(shù)的基本公式二、邏輯代數(shù)的基本規(guī)則1.代入規(guī)則

對于任何一個邏輯等式，以某個邏輯變量或邏輯函數(shù)同時(shí)取代等式兩端任何一個邏輯變量后，等式依然成立。

例如，在反演律中用BC去代替等式中的B，則新的等式仍成立：2.對偶規(guī)則

將一個邏輯函數(shù)L進(jìn)行下列變換：

·→＋，＋→·

0→1，1→0

所得新函數(shù)表達(dá)式叫做L的對偶式，用L`表示。對偶規(guī)則的基本內(nèi)容是：如果兩個邏輯函數(shù)表達(dá)相等，它們的對偶式也一定相等?；竟街械墓絣和公式2就互為對偶式。

3.反演規(guī)則將一個邏輯函數(shù)L進(jìn)行下列變換：

·→＋，＋→·

；

0→1，1→0；

原變量→反變量，反變量→原變量。

所得新函數(shù)表達(dá)式叫做L的反函數(shù)，用L表示。

利用反演規(guī)則，可以非常方便地求得一個函數(shù)的反函數(shù)。例2.3求以下函數(shù)的反函數(shù)：解：在應(yīng)用反演規(guī)則求反函數(shù)時(shí)要注意以下兩點(diǎn)：（1）保持運(yùn)算的優(yōu)先順序不變，必要時(shí)加括號表明，如例三。（2）變換中，幾個變量（一個以上）的公共非號保持不變，如例四。1.3邏輯函數(shù)的代數(shù)化簡法一、邏輯函數(shù)式的常見形式

一個邏輯函數(shù)的表達(dá)式不是唯一的，可以有多種形式，并且能互相轉(zhuǎn)換。例如：其中，與—或表達(dá)式是邏輯函數(shù)的最基本表達(dá)形式。二、邏輯函數(shù)的最簡“與—或表達(dá)式”的標(biāo)準(zhǔn)（1）與項(xiàng)最少，即表達(dá)式中“+”號最少。（2）每個與項(xiàng)中的變量數(shù)最少，即表達(dá)式中“·”號最少。三、用代數(shù)法化簡邏輯函數(shù)1、并項(xiàng)法。運(yùn)用公式，將兩項(xiàng)合并為一項(xiàng)，消去一個變量。2、吸收法。運(yùn)用吸收律A+AB=A，消去多余的與項(xiàng)。如（3）消去法。（4）配項(xiàng)法。在化簡邏輯函數(shù)時(shí)，要靈活運(yùn)用上述方法，才能將邏輯函數(shù)化為最簡。

1.4邏輯函數(shù)的卡諾圖化簡法

）

一、最小項(xiàng)的定義與性質(zhì)二、邏輯函數(shù)的最小項(xiàng)表達(dá)式

任何一個邏輯函數(shù)表達(dá)式都可以轉(zhuǎn)換為一組最小項(xiàng)之和，稱為最小項(xiàng)表達(dá)式。

例4.1：將以下邏輯函數(shù)轉(zhuǎn)換成最小項(xiàng)表達(dá)式：解：=m7+m6+m3+m1例4.2將下列邏輯函數(shù)轉(zhuǎn)換成最小項(xiàng)表達(dá)式：解：=m7+m6+m3+m5=∑m（3,5,6,7）三、卡諾圖1．相鄰最小項(xiàng)

如果兩個最小項(xiàng)中只有一個變量互為反變量，其余變量均相同，則稱這兩個最小項(xiàng)為邏輯相鄰，簡稱相鄰項(xiàng)。

例如，最小項(xiàng)ABC和就是相鄰最小項(xiàng)。如果兩個相鄰最小項(xiàng)出現(xiàn)在同一個邏輯函數(shù)中，可以合并為一項(xiàng)，同時(shí)消去互為反變量的那個量。如2.卡諾圖最小項(xiàng)的定義：

n個變量的邏輯函數(shù)中，包含全部變量的乘積項(xiàng)稱為最小項(xiàng)。n變量邏輯函數(shù)的全部最小項(xiàng)共有2n個。用小方格來表示最小項(xiàng)，一個小方格代表一個最小項(xiàng)，然后將這些最小項(xiàng)按照相鄰性排列起來。即用小方格幾何位置上的相鄰性來表示最小項(xiàng)邏輯上的相鄰性。3．卡諾圖的結(jié)構(gòu)（1）二變量卡諾圖（2）三變量卡諾圖（3）四變量卡諾圖仔細(xì)觀察可以發(fā)現(xiàn)，卡諾圖具有很強(qiáng)的相鄰性：（1）直觀相鄰性，只要小方格在幾何位置上相鄰（不管上下左右），它代表的最小項(xiàng)在邏輯上一定是相鄰的。（2）對邊相鄰性，即與中心軸對稱的左右兩邊和上下兩邊的小方格也具有相鄰性。四、用卡諾圖表示邏輯函數(shù)1．從真值表到卡諾圖2．從邏輯表達(dá)式到卡諾圖（1）如果表達(dá)式為最小項(xiàng)表達(dá)式，則可直接填入卡諾圖。

（2）如表達(dá)式不是最小項(xiàng)表達(dá)式，但是“與—或表達(dá)式”，可將其先化成最小項(xiàng)表達(dá)式，再填入卡諾圖。也可直接填入。五、邏輯函數(shù)的卡諾圖化簡法1．卡諾圖化簡邏輯函數(shù)的原理:（1）2個相鄰的最小項(xiàng)結(jié)合，可以消去1個取值不同的變量而合并為l項(xiàng)。（2）4個相鄰的最小項(xiàng)結(jié)合，可以消去2個取值不同的變量而合并為l項(xiàng)。（3）8個相鄰的最小項(xiàng)結(jié)合，可以消去3個取值不同的變量而合并為l項(xiàng)。總之，2n個相鄰的最小項(xiàng)結(jié)合，可以消去n個取值不同的變量而合并為l項(xiàng)。2．用卡諾圖合并最小項(xiàng)的原則（畫圈的原則）

（1）盡量畫大圈，但每個圈內(nèi)只能含有2n（n=0,1,2,3……）個相鄰項(xiàng)。要特別注意對邊相鄰性和四角相鄰性。（2）圈的個數(shù)盡量少。（3）卡諾圖中所有取值為1的方格均要被圈過，即不能漏下取值為1的最小項(xiàng)。（4）在新畫的包圍圈中至少要含有1個末被圈過的1方格，否則該包圍圈是多余的。3．用卡諾圖化簡邏輯函數(shù)的步驟：（1）畫出邏輯函數(shù)的卡諾圖。（2）合并相鄰的最小項(xiàng)，即根據(jù)前述原則畫圈。（3）寫出化簡后的表達(dá)式。每一個圈寫一個最簡與項(xiàng)，規(guī)則是，取值為l的變量用原變量表示，取值為0的變量用反變量表示，將這些變量相與。然后將所有與項(xiàng)進(jìn)行邏輯加，即得最簡與—或表達(dá)式例用卡諾圖化簡邏輯函數(shù)：

L（A,B,C,D）=∑m（0,2,3,4,6,7,10,11,13,14,15）

解：（1）由表達(dá)式畫出卡諾圖。

（2）畫包圍圈，合并最小項(xiàng)，

得簡化的與—或表達(dá)式:例4.8某邏輯函數(shù)的真值表如表3所示，用卡諾圖化簡該邏輯函數(shù)。解：（1）由真值表畫出卡諾圖。（2）畫包圍圈合并最小項(xiàng)。有兩種畫圈的方法：（a）：寫出表達(dá)式：（b）：寫出表達(dá)式：通過這個例子可以看出，一個邏輯函數(shù)的真值表是唯一的，卡諾圖也是唯一的，但化簡結(jié)果有時(shí)不是唯一的。

4．卡諾圖化簡邏輯函數(shù)的另一種方法——圈0法例4.9已知邏輯函數(shù)的卡諾圖如圖所示，分別用“圈1法”和“圈0法”寫出其最簡與—或式。解：（1）用圈1法畫包圍圈，得：（2）用圈0法畫包圍圈，得：

六、具有無關(guān)項(xiàng)的邏輯函數(shù)的化簡1．無關(guān)項(xiàng)——在有些邏輯函數(shù)中，輸入變量的某些取值組合不會出現(xiàn)，或者一旦出現(xiàn)，邏輯值可以是任意的。這樣的取值組合所對應(yīng)的最小項(xiàng)稱為無關(guān)項(xiàng)、任意項(xiàng)或約束項(xiàng)。帶有無關(guān)項(xiàng)的邏輯函數(shù)的最小項(xiàng)表達(dá)式為：L=∑m（）+∑d（）2．具有無關(guān)項(xiàng)的邏輯函數(shù)的化簡化簡具有無關(guān)項(xiàng)的邏輯函數(shù)時(shí)，要充分利用無關(guān)項(xiàng)可以當(dāng)0也可以當(dāng)1的特點(diǎn)，盡量擴(kuò)大卡諾圈，使邏輯函數(shù)更簡。

例10：不考慮無關(guān)項(xiàng)時(shí)，表達(dá)式為：考慮無關(guān)項(xiàng)時(shí)，表達(dá)式為:注意:在考慮無關(guān)項(xiàng)時(shí)，哪些無關(guān)項(xiàng)當(dāng)作1，哪些無關(guān)項(xiàng)當(dāng)作0，要以盡量擴(kuò)大卡諾圈、減少圈的個數(shù)，使邏輯函數(shù)更簡為原則。本章小結(jié)1．邏輯運(yùn)算中的三種基本運(yùn)算是與、或、非運(yùn)算。2．描述邏輯關(guān)系的函數(shù)稱為邏輯函數(shù)。邏輯函數(shù)中的變量和函數(shù)值都只能取0或1兩個值。3．常用的邏輯函數(shù)表示方法有真值表、函數(shù)表達(dá)式、邏輯圖等，它們之間可以任意地相互轉(zhuǎn)換。4．邏輯代數(shù)是分析和設(shè)計(jì)邏輯電路的工具。應(yīng)熟記基本公式與基本規(guī)則。5．可用兩種方法化簡邏輯函數(shù)，公式法和卡諾圖法。公式法是用邏輯代數(shù)的基本公式與規(guī)則進(jìn)行化簡，必須熟記基本公式和規(guī)則并具有一定的運(yùn)算技巧和經(jīng)驗(yàn)?？ㄖZ圖法是基于合并相鄰最小項(xiàng)的原理進(jìn)行化簡的，特點(diǎn)是簡單、直觀，不易出錯，有一定的步驟和方法可循。

集成門電路2.1概述

門電路：邏輯門電路是夠?qū)崿F(xiàn)各種基本邏輯關(guān)系的電路，簡稱“門電路”或邏輯元件。最基本的門電路是與門、或門和非門。利用與、或、非門就可以構(gòu)成各種邏輯門。在邏輯電路中,邏輯事件的是與否用電路電平的高、低來表示。若用1代表低電平、0代表高電平，則稱為正邏輯。相反為負(fù)邏輯。集成門按內(nèi)部有源器件的不同可分為兩大類：一類為雙極型晶體管集成電路，主要有晶體管TTL邏輯、射極耦合邏輯ECL和集成注入邏輯I2L等幾種類型；另一類為單極型MOS集成電路，包括NMOS、PMOS和CMOS等幾種類型。常用的是TTL和CMOS集成電路。集成門電路按其集成度又可分為：小規(guī)模集成電路(SSI)、中規(guī)模集成電路（MSI）、大規(guī)模集成電路（LSI）和超大規(guī)模集成電路（VLSI）。2.2TTL集成門電路

主要內(nèi)容：2.2.1TTL與非門的工作原理2.2.2TTL與非門的外特性與參數(shù)2.2.3TTL與非門產(chǎn)品介紹2.2.4TTL與非門的改進(jìn)電路2.2.5.TTL門電路的其他類型2.2.6TTL集成門電路使用注意事項(xiàng)2.2TTL集成門電路TTL集成與非門電路在實(shí)際中應(yīng)用非常廣泛。舉例：圖是一個由與非門構(gòu)成的多數(shù)表決器ABCY00000101001110010111011100010111多路表決器真值表2.2.1TTL與非門的工作原理1.電路組成如圖所示，它由輸入級、中間級和輸出級三部分組成。

TTL集成與非門電路圖及邏輯符號(2)中間級。中間級由T2、R2和R3組成。T2的集電極和發(fā)射極輸出兩個相位相反的信號，作為T3和T5的驅(qū)動信號。

(3)輸出級。輸出級由T3、T4、T5和R4、R5組成，這種電路形式稱為推拉式電路。2.工作原理

(1)輸入全部為高電平。當(dāng)輸入A、B、C均為高電平，即UIH=3.6V時(shí)，T1的基極電位足以使T1的集電結(jié)和T2、T5的發(fā)射結(jié)導(dǎo)通。而T2的集電極壓降可以使T3導(dǎo)通，但它不能使T4導(dǎo)通。T5由T2提供足夠的基極電流而處于飽和狀態(tài)。因此輸出為低電平:

A=0時(shí)TTL與非門各點(diǎn)電壓

UO=UOL=UCE5≈0.3

V

(2)輸入至少有一個為低電平。當(dāng)輸入至少有一（A端）為低電平，即UIL=0.3V時(shí)，T1與A端連接的發(fā)射結(jié)正向?qū)?，從圖中可知，T1集電極電位UC1使T2、T5均截止，而T2的集電極電壓足以使T3，T4導(dǎo)通。因此輸出為高電平：

UO=UOH≈UCC-UBE3-UBE4=5-0.7-0.7=3.6V

A=B=C=1時(shí)TTL與非門各點(diǎn)電壓

2.2.2TTL與非門的外特性與參數(shù)

1.電壓傳輸特性

TTL與非門電壓傳輸特性是表示輸出電壓UO隨輸入電壓UI變化的一條曲線，電壓傳輸特性曲線大致分為四段：如圖所示。

TTL與非門電壓傳輸特性

（a）測試電路示意圖（b）曲線

AB段稱截止區(qū)

0≤UI＜0.6V，U0≈3.6VBC段稱線性區(qū)

0.6≤UI＜1.3V，U0線性下降CD段稱轉(zhuǎn)折區(qū)

1.3V≤UI＜1.4V，U0急劇下降DE段稱飽和區(qū)

UI≥1.4V，U0≈0.3V

2.主要參數(shù)（1）輸出高電平UOH和輸出低電平UOL。電壓傳輸特性曲線截止區(qū)的輸出電壓為UOH，飽和區(qū)的輸出電壓為UOL。一般產(chǎn)品規(guī)定UOH≥2.4V，UOL＜0.4V。

（2）閾值電壓Uth。電壓傳輸特性曲線轉(zhuǎn)折區(qū)中點(diǎn)所對應(yīng)的輸入電壓為Uth，也稱門檻電壓。一般TTL與非門的Uth≈1.4V。

（3）關(guān)門電平UOFF和開門電平UON。保證輸出電平為額定高電平（2.7V左右）時(shí)，允許輸入低電平的最大值，稱為關(guān)門電平UOFF。通常UOFF≈1V,一般產(chǎn)品要求UOFF≥0.8V。保證輸出電平達(dá)到額定低電平（0.3V）時(shí)，允許輸入高電平的最小值，稱為開門電平UON。通常UON≈1.4V，一般產(chǎn)品要求UON≤1.8V（4）噪聲容限UNL、UNH。在實(shí)際應(yīng)用中，由于外界干擾、電源波動等原因，可能使輸入電平UI偏離規(guī)定值。為了保證電路可靠工作，應(yīng)對干擾的幅度有一定限制，稱為噪聲容限。它是用來說明門電路抗干擾能力的參數(shù)。

低電平噪聲容限是指在保證輸出為高電平的前提下，允許疊加在輸入低電平UIL上的最大正向干擾（或噪聲）電壓。用UNL表示:

UNL=UOFF-UIL

高電平噪聲容限是指在保證輸出為低電平的前提下，允許疊加在輸入高電平UIH上的最大負(fù)向干擾（或噪聲）電壓。用UNH表示：

UNH=UIH-UON

(5)輸入短路電流IIS。當(dāng)UI=0時(shí)，流經(jīng)這個輸入端的電流稱為輸入短路電流IIS。在如圖所示電路中

IIS=

≈-1.4mA

輸入短路電流的典型值約為-1.5mA。

(6)輸入漏電流IIH。當(dāng)UI＞Uth時(shí),流經(jīng)輸入端的電流稱為輸入漏電流IIH，即T1倒置工作時(shí)的反向漏電流。其值很小，約為10μA。

(7)扇出系數(shù)N。扇出系數(shù)是以同一型號的與非門作為負(fù)載時(shí)，一個與非門能夠驅(qū)動同類與非門的最大數(shù)目，通常N≥8。（8）平均延遲時(shí)間tpd。平均延遲時(shí)間指輸出信號滯后于輸入信號的時(shí)間，它是表示開關(guān)速度的參數(shù)，如圖所示IIS的計(jì)算圖延遲時(shí)間

從輸入波形上升沿的中點(diǎn)到輸出波形下降沿中點(diǎn)之間的時(shí)間稱為導(dǎo)通延遲時(shí)間tPHL；從輸入波形下降沿的中點(diǎn)到輸出波形上升沿的中點(diǎn)之間的時(shí)間稱為截止延遲時(shí)間tPLH,所以TTL與非門平均延遲時(shí)間為

tpd=(tPHL+tPLH)

一般,TTL與非門tpd為3～40ns。2.2.3

TTL與非門產(chǎn)品介紹

常用TTL門電路型號型號

邏輯功能74LS0074LS1074LS2074LS30

四-2輸入與非門三-3輸入與非門二-4輸入與非門

8輸入與非門74LS00、74LS20管腳圖

TTL器件型號組成的符號及意義

第1部分

第2部分第3部分第4部分

第5部分型號前級工作溫度符號范圍器件系列器件品種封裝形式符號意義符號意義符號意義符號意義符號意義CTSN中國制造的TTL類美國TEXAS公司5474-55～+125V

0～+70℃

HSLSASALSFAS標(biāo)準(zhǔn)高速肖特基低功能肖特基先進(jìn)肖特基先進(jìn)低功能肖特基快捷肖特基阿拉伯?dāng)?shù)字器件功能WBFDPJ陶瓷扁平封裝扁平全密封扁平陶瓷雙列直播塑料雙列直播黑陶瓷雙列直播2.2.4

TTL與非門的改進(jìn)電路

各種系列的TTL門電路LS系列TTL門tpd＜5ns，而功耗2mW，因而得到廣泛應(yīng)用。我國TTL集成電路目前有CT54/74(普通)、CT54/74H(高速)、CT54/74S（肖特基）和CT54/74LS(低功耗）等四個系列國家標(biāo)準(zhǔn)的集成門電路。它們的主要性能指如表2.4所示。在TTL門電路中，無論是哪一種系列，只器件品名相同,那么器件功能就相同，只是性能不同。TTL各系列集成門電路主要性能指標(biāo)

電路型號參數(shù)名稱CT74系列CT74H系列CT745系列CT74LS系列電源電壓/V5555UOH(MIN)/V2.42.42.52.5UOL(MAX)/V0.40.40.50.5邏輯擺幅3.33.33.43.4每門功耗1022192每門傳輸延時(shí)10639.5最高工作頻率355012545扇出系數(shù)10101020抗干擾能力一般一般好好

2.2.5

TTL門電路的其他類型TTL門電路除與非門之外，還有許多種門電路，

1.集電極開路門（OC門）在實(shí)際使用中，可直接將幾個邏輯門的輸出端相連，這種輸出直接相連，實(shí)現(xiàn)輸出與功能的方式稱為線與。圖所示為實(shí)現(xiàn)線與功能的電路。即

Y=Y1·Y2但是普通TTL與非門的輸出端是不允許直接相連的，因?yàn)楫?dāng)一個門的輸出為高電平（Y1），另一個為低電平（Y2）時(shí)，將有一個很大的電流從UCC經(jīng)Y1到Y(jié)2，到導(dǎo)通門的T5管，因功耗過大而損壞該門電路。如圖所示。

T5的集電極是斷開的，必須經(jīng)外接電阻RL接通電源后，電路才能實(shí)現(xiàn)與非邏輯及線與功能。圖是實(shí)現(xiàn)線與邏輯的OC門，其邏輯表達(dá)式為

外接電阻RL的選取。假設(shè)有n個OC門接成線與的形式，其輸出負(fù)載為m個TTL與非門，如圖所示。

當(dāng)所有OC門都為截止?fàn)顟B(tài)時(shí)，輸出電壓UO為高電平，為保證輸出的高電平不低于規(guī)定值，RL不能太大。根據(jù)上圖（a）所示的情況，RL的最大值為

式中,n為OC門并聯(lián)的個數(shù)，m為并聯(lián)負(fù)載門的個數(shù)，IOH為OC門輸出管截止時(shí)的漏電流，IIH為負(fù)載門輸入端為高電平時(shí)的輸入漏電流。

當(dāng)有一個OC門處于導(dǎo)通狀態(tài)時(shí)，輸出電壓UO為低電平。而且應(yīng)保證在最不利的情況下，所有負(fù)載電流全部流入唯一的一個導(dǎo)通門時(shí)，輸出低電平仍低于規(guī)定值。根據(jù)上圖所示的情況，RL的最小值為

式中,ILmax是導(dǎo)通OC門所允許的最大漏電流，IIS為負(fù)載門的輸入短路電流。綜合以上兩種情況，RL的選取應(yīng)滿足：

RLmin＜RL＜RLmax

為了減少負(fù)載電流的影響，RL值應(yīng)選接近RLmin的值。三態(tài)門電路、符號圖

2.三態(tài)門（TSL門）三態(tài)門，是指邏輯門的輸出除有高、低電平兩種狀態(tài)外，還有第三種狀態(tài)——高阻狀態(tài)（或稱禁止?fàn)顟B(tài)）的門電路，簡稱TSL(TristateLogic)門。電路如圖所示。

E為控制端或稱使能端。當(dāng)E＝1時(shí)，二極管D截止，TSL門與TTL門功能一樣：

當(dāng)E＝0時(shí)，T1處于正向工作狀態(tài)，促使T2、T5截止，同時(shí),通過二極管D使T3基極電位鉗制在１V左右，致使T4也截止。這樣T4、T5都截止，輸出端呈現(xiàn)高阻狀態(tài)。

TSL門中控制端E除高電平有效外，還有為低電平有效的，這時(shí)的電路符號上圖(c)所示。

表2.5一種TSL門的真值表

控制端

輸入

輸出EABF1111000011011××1110

高阻態(tài)

三態(tài)門的主要用途是實(shí)現(xiàn)多個數(shù)據(jù)或控制信號的總線傳輸，如圖所示。

2.2.6

TTL集成門電路使用注意事項(xiàng)

在使用TTL集成門電路時(shí)，應(yīng)注意以下事項(xiàng)：

(1)電源電壓（UCC）應(yīng)滿足在標(biāo)準(zhǔn)值5V+10%的范圍內(nèi)。(2)TTL電路的輸出端所接負(fù)載，不能超過規(guī)定的扇出系數(shù)。

(3)注意TTL門多余輸入端的處理方法。

1.與非門與非門多余輸入端的三種處理方法如圖所示。

或非門多余輸入端的處理方法

(a)接地;(b)通過R接地;（c）與使用輸入端并聯(lián)

2.或非門

或非門多余輸入端的三種處理方法如圖所示。2.3CMOS集成門電路主要內(nèi)容：2.3.1CMOS門電路2.3.2CMOS門電路系列及型號的命名法2.3.3CMOS門集成電路使用注意事項(xiàng)2.3.4CMOS門電路的連接2.3

CMOS集成門電路

MOS集成邏輯門是采用MOS管作為開關(guān)元件的數(shù)字集成電路。它具有工藝簡單、集成度高、抗干擾能力強(qiáng)、功耗低等優(yōu)點(diǎn)，MOS門有PMOS、NMOS和CMOS三種類型，CMOS電路又稱互補(bǔ)MOS電路，它突出的優(yōu)點(diǎn)是靜態(tài)功耗低、抗干擾能力強(qiáng)、工作穩(wěn)定性好、開關(guān)速度高，是性能較好且應(yīng)用較廣泛的一種電路。與TTL集成電路相比，CMOS電路具有如下特點(diǎn)：制造工藝較簡單，集成度和成品率較高。功耗低。電源電壓范圍寬。輸入阻抗高，扇出系數(shù)大。抗干擾能力強(qiáng)。當(dāng)配備適當(dāng)?shù)木彌_器后，能與現(xiàn)有的大多數(shù)邏輯電路兼容

2.3.1

CMOS門電路

1.與非門

圖是一個兩輸入的CMOS與非門電路。當(dāng)A、B兩個輸入端均為高電平時(shí)，T1、T2導(dǎo)通，T3、T4截止，輸出為低電平。當(dāng)A、B兩個輸入端中只要有一個為低電平時(shí)，T1、T2中必有一個截止，T3、T4中必有一個導(dǎo)通，輸出為高電平。電路的邏輯關(guān)系為

2.或非門

CMOS或非門電路如圖所示。當(dāng)A、B兩個輸入端均為低電平時(shí)，T1、T2截止，T3、T4導(dǎo)通，輸出Y為高電平；當(dāng)A、B兩個輸入中有一個為高電平時(shí)，T1、T2中必有一個導(dǎo)通，T3、T4中必有一個截止，輸出為低電平。電路的邏輯關(guān)系為3.

CMOS傳輸門

傳輸門是數(shù)字電路用來傳輸信號的一種基本單元電路。其電路和符號如圖所示，

當(dāng)控制信號C=1（UDD）(=0)時(shí)，輸入信號UI接近于UDD，則UGS1≈-UDD，故T1截止，T2導(dǎo)通；如輸入信號UI接近0，則T1導(dǎo)通，T2截止；如果UI接近UDD/2，則T1、T2同時(shí)導(dǎo)通。所以，傳輸門相當(dāng)于接通的開關(guān)，通過不同的管子連續(xù)向輸出端傳送信號。反之，當(dāng)C=0（=1）時(shí)，只要UI在0～UDD之間，則T1、T2都截止，傳輸門相當(dāng)于斷開的開關(guān)。因?yàn)镸OS管的結(jié)構(gòu)是對稱的，源極和漏極可以互換使用，所以CMOS傳輸門具有雙向性，又稱雙向開關(guān)，用TG表示。2.3.2

CMOS門電路系列及型號的命名法

CMOS邏輯門器件有三大系列:4000系列、74C××系列和硅氧化鋁系列。

1.4000系列表2.5列出了4000系列CMOS器件型號組成符號及意義。

表2.6CMOS器件型號組成符號及意義第1部分第2部分第3部分第4部分產(chǎn)品制造單位器件系列器件品種工作溫度范圍符號意義符號意義符號意義符號意義CCCDTC中國制造的類型美國無線電公司產(chǎn)品日本東芝公司產(chǎn)品4045145系列符號阿拉伯?dāng)?shù)字器件功能CERM0～70℃

-40～85℃

-55～85℃

-55～125℃

幾家國外公司CMOS產(chǎn)品代號

國別公司名稱

簡稱型號前綴美國美國無線電公司摩托羅拉公司國家半導(dǎo)體公司德克薩斯儀器公司RCAMOTANSCTICD××MC××CD××TP××日本東芝公司日立公司富士通公司TOSJTC××HD××MB××荷蘭飛利浦公司HFE××加拿大密特爾公司MD××2.74C××系列

74C××系列有：普通74C××系列、高速CMOS74HC××/HCT××系列及先進(jìn)的CMOS74AC××/ACT××系列。

2.3.3CMOS集成電路使用注意事項(xiàng)

TTL電路的使用注意事項(xiàng)，一般對CMOS電路也適用。因CMOS電路容易產(chǎn)生柵極擊穿問題，所以要特別注意以下幾點(diǎn)：

(1)避免靜電損失。存放CMOS電路不能用塑料袋，要用金屬將管腳短接起來或用金屬盒屏蔽。工作臺應(yīng)當(dāng)用金屬材料覆蓋并應(yīng)良好接地。焊接時(shí)，電烙鐵殼應(yīng)接地。

(2)多余輸入端的處理方法。CMOS電路的輸入阻抗高，易受外界干擾的影響，所以CMOS電路的多余輸入端不允許懸空。多余輸入端應(yīng)根據(jù)邏輯要求或接電源DD(與非門、與門），或接地（或非門、或門），或與其他輸入端連接。

2.3.4

CMOS電路與TTL電路的連接

1.TTL電路驅(qū)動CMOS電路

(1)當(dāng)TTL電路驅(qū)動4000系列和HC系列CMOS時(shí)，如電源電壓UCC與UDD均為5V時(shí)，TTL與CMOS電路的連接如圖所示。UCC與UDD不同時(shí)，TTL與CMOS電路的連接方法如圖（b）所示。還可采用專用的CMOS電平轉(zhuǎn)移器（如CC4502、CC40109等）完成TTL對CMOS電路的接口，電路如圖（c）所示。

(2)當(dāng)TTL電路驅(qū)動HCT系列和ACT系列的CMOS門電路時(shí)，因兩類電路性能兼容，故可以直接相連，不需要外加元件和器件。

2.

CMOS電路驅(qū)動TTL電路

為了實(shí)現(xiàn)CMOS和TTL電路的連接，可經(jīng)過CMOS“接口”電路，如圖所示。

【思考題】

1.

CMOS門電路有什么優(yōu)、缺點(diǎn)？

2.

TTL與CMOS邏輯如何解決“接口”問題？本章小結(jié)1.目前普遍使用的數(shù)字集成電路基本上有兩大類：一類是雙極型數(shù)字集成電路,TTL、HTL、IL、ECT都屬于此類電路；另一類是金屬氧化物半導(dǎo)體（MOS）數(shù)字集成電路。

2.在雙極型數(shù)字集成電路中，TTL與非門電路在工業(yè)控制上應(yīng)用最廣泛，是本章介紹的重點(diǎn)。對該電路要著重了解其外部特性和參數(shù)，以及使用時(shí)的注意事項(xiàng)。

3.在MOS數(shù)字集成電路中，CMOS電路是重點(diǎn)。由于MOS管具有功耗小、輸入阻抗高、集成度高等優(yōu)點(diǎn)，在數(shù)字集成電路中逐漸被廣泛采用。

觸發(fā)器4.1概述組合邏輯電路在任一時(shí)刻的輸出信號僅僅與當(dāng)時(shí)的輸入信號有關(guān)；而時(shí)序邏輯電路在任一時(shí)刻的輸出信號不僅與當(dāng)時(shí)的輸入信號有關(guān)，而且與電路原來的狀態(tài)有關(guān)。從結(jié)構(gòu)上看，組合邏輯電路僅由若干邏輯門組成，沒有存儲電路，因而無記憶能力；而時(shí)序邏輯電路除包含組合電路外，還含有存儲電路，因而有記憶功能。組合邏輯電路的基本單元是門電路；時(shí)序邏輯電路的基本單元是觸發(fā)器。觸發(fā)器的基本特點(diǎn)具有兩個能自行保持的穩(wěn)定狀態(tài)，用來表示邏輯狀態(tài)的0和1，或二進(jìn)制數(shù)的0和1。根據(jù)不同的輸入信號可以置成1或0狀態(tài)。在輸入信號消失以后，能將獲得的新狀態(tài)保存下來。觸發(fā)器的分類按動作特點(diǎn)分：基本RS觸發(fā)器同步RS觸發(fā)器主從觸發(fā)器邊沿觸發(fā)器按功能分：RS觸發(fā)器JK觸發(fā)器D觸發(fā)器T觸發(fā)器4.2觸發(fā)器的電路結(jié)構(gòu)和動作特點(diǎn)

4.2.1基本RS觸發(fā)器的電路結(jié)構(gòu)與動作特點(diǎn)1、電路結(jié)構(gòu)＆＆SQG1G2RQ邏輯電路低電平有效兩與非門構(gòu)成“有0出1，全1為0”＆＆SQG1G2RQ邏輯表達(dá)式Qn現(xiàn)態(tài)Qn+1次態(tài)Q=1，Q=0，“1”態(tài)Q=0，Q=1，“0”態(tài)翻轉(zhuǎn)：“0”態(tài)→“1”態(tài)或“1”態(tài)→“0”態(tài)＆＆SQG1G2RQS=0，R=1，Qn+1=1，Qn+1=0，置“1”Qn=010Qn=1Qn+1=1Qn+1=0＆＆SQG1G2RQS=0，R=1，Qn+1=1，Qn+1=0，置“1”Qn=110Qn=0Qn+1=1Qn+1=0＆＆SQG1G2RQQn=001Qn=1Qn+1=0Qn+1=1S=1，R=0，Qn+1=0，Qn+1=1，置“0”＆＆SQG1G2RQS=1，R=0，Qn+1=0，Qn+1=1，置“0”Qn=101Qn=0Qn+1=0Qn+1=1＆＆SQG1G2RQS=1，R=1，Qn+1=Qn

，保持Qn=011Qn=1Qn+1=0Qn+1=1＆＆SQG1G2RQS=1，R=1，Qn+1=Qn，保存Qn=111Qn=0Qn+1=1Qn+1=0＆＆SQG1G2RQS=0，R=0，Qn+1=Qn+1=1，不定Qn=000Qn=1Qn+1=1Qn+1=1＆＆SQG1G2RQS=0，R=0，Qn+1=Qn+1=1，不定Qn=100Qn=0Qn+1=1Qn+1=1基本RS觸發(fā)器的邏輯功能S=0，R=1，Qn+1=1，Qn+1=0，置“1”S=1，R=0，Qn+1=0，Qn+1=1，置“0”S=1，R=1，Qn+1=Qn

，保持S=0，R=0，Qn+1=Qn+1=1，不定S置“1”端R置“0”端功能表SRQnQn+1功能000╳不定001╳0101置“1”01111000置“0”10101100保持1111卡諾圖基本RS觸發(fā)器的特性方程Qn+1=S+RQnR+S=1(約束方程)簡化功能表RSQn+1功能00╳不定010置“0”101置“1”11Qn保持邏輯符號RSQQ動作特點(diǎn)

基本RS觸發(fā)器的輸出端Q和狀態(tài)由輸入信號R和S來決定，當(dāng)輸入信號R和S發(fā)生變化時(shí)，輸出端Q和的狀態(tài)作相應(yīng)的變化。波形圖RSQQ4.2.2同步RS觸發(fā)器的電路結(jié)構(gòu)與動作特點(diǎn)

觸發(fā)器的翻轉(zhuǎn)不是由輸入信號控制，而是由外加的時(shí)鐘脈沖控制。

1、電路結(jié)構(gòu)邏輯電路RCP＆G3＆G4S＆＆S′QG1G2R′QRCP＆G3＆G4S＆＆S′=1QG1G2R′=1QCP=0時(shí)，S′=1，R′=1，Q的狀態(tài)保持不變。00CP=1時(shí)，S′=S，R′=R，Q的狀態(tài)由R、S決定。RCP＆G3＆G4S＆＆S′=SQG1G2R′=RQ11SRS′=SR′=R功能0011保持0110置“0”1001置“1”1100不定高電平有效。CP=1時(shí)，S′=S，R′=R，Q的狀態(tài)由R、S的狀態(tài)決定。CP=0時(shí)，S′=1，R′=1，Q的狀態(tài)保持不變?；綬S觸發(fā)器的翻轉(zhuǎn)由輸入信號控制；同步RS觸發(fā)器的翻轉(zhuǎn)由時(shí)鐘脈沖控制，屬于電平觸發(fā)，即在CP=1期間都可以觸發(fā)翻轉(zhuǎn)；CP=1期間，若R、S有多次變化，Q也會多次翻轉(zhuǎn)，即會“空翻”。邏輯功能SRQnQn+1功能0000不變00110100置“0”01101001置“1”1011110╳不定111╳卡諾圖SRQn0100╳11╳0100011110特性方程Qn+1=S+RQnR·S=0(約束方程)邏輯符號RSQCQ動作特點(diǎn)

輸入信號在CP=0期間保持不變，在CP=1的全部時(shí)間內(nèi)RS的變化都將引起觸發(fā)器狀態(tài)的相應(yīng)改變，即在CP=1期間輸入信號發(fā)生多次變化，觸發(fā)器的狀態(tài)也可能發(fā)生多次翻轉(zhuǎn)，這降低了電路抵御干擾信號的能力。波形圖QQSRCP波形圖SRCPQQ4.2.3主從觸發(fā)器的電路結(jié)構(gòu)和動作特點(diǎn)一、電路結(jié)構(gòu)與工作原理主從RS觸發(fā)器的電路結(jié)構(gòu)主從RS觸發(fā)器的工作原理CP=1時(shí)，主觸發(fā)器打開，和的狀態(tài)由R、S決定，從觸發(fā)器關(guān)閉，Q、的狀態(tài)不變；CP由1變0時(shí)，主觸發(fā)器關(guān)閉，從觸發(fā)器打開，Q、的狀態(tài)分別等于此時(shí)的和的狀態(tài)；CP=0時(shí)，主觸發(fā)器關(guān)閉，和的狀態(tài)保持不變，Q、的狀態(tài)也不變；主從JK觸發(fā)器電路結(jié)構(gòu)

KJQCPQ主從JK觸發(fā)器的邏輯符號

JK觸發(fā)器的特性方程RS觸發(fā)器的特性方程：

Qn+1=S+RQnR·S=0(約束方程)由圖可得：

S=JQnR=KQn

主從JK觸發(fā)器的特性方程：

Qn+1=JQn+KQnJK觸發(fā)器的邏輯功能J=1、K=0時(shí)，Qn+1=1，置“1”；J=0、K=1時(shí)，Qn+1=0，置“0”；J=0、K=0時(shí)，Qn+1=Qn，保持；J=1、K=1時(shí)，Qn+1=Qn，計(jì)數(shù)。JK觸發(fā)器的功能表

JK功能0000保持00110100置“0”01101001置“1”10111101計(jì)數(shù)1110主從觸發(fā)器的動作特點(diǎn)觸發(fā)器的翻轉(zhuǎn)分兩步動作。第一步，在CP=1的期間主觸發(fā)器接受輸入端的信號，被置成相應(yīng)的狀態(tài)，而從觸發(fā)器不動；第二步，CP下降沿到來時(shí)從觸發(fā)器按照主觸發(fā)器的狀態(tài)翻轉(zhuǎn)，使Q、Q相應(yīng)地改變狀態(tài)。因?yàn)橹饔|發(fā)器本身是一個同步RS觸發(fā)器，所以在CP=1的全部時(shí)間里輸入信號都將對主觸發(fā)器起控制作用。主從JK觸發(fā)器有一次變化現(xiàn)象，即在CP=1期間，Q和Q的狀態(tài)只能變化一次。主從JK觸發(fā)器的一次變化現(xiàn)象在CP=1期間，JK發(fā)生了多次變化，Q主只變化一次，所以在CP下降沿到來時(shí)，Q狀態(tài)與此時(shí)的Q主相同，并不是由此時(shí)的JK狀態(tài)決定。這就是一次變化現(xiàn)象。主從JK觸發(fā)器的波形圖4.2.4邊沿觸發(fā)器的電路結(jié)構(gòu)和動作特點(diǎn)

利用傳輸延遲時(shí)間的邊沿觸發(fā)器

(a)電路結(jié)構(gòu)(b)邏輯符號工作原理

CP=0時(shí)，Q3=Q4=1，Q1=Q2=0，Q不變；CP由0變1時(shí)，觸發(fā)器不翻轉(zhuǎn)，為接受輸入信號作準(zhǔn)備。由于與非門G3、G4的平均延遲時(shí)間比與或非門G1、G2構(gòu)成的基本觸發(fā)器的平均延遲時(shí)間要長，GA、GD門先打開，此時(shí)Q3=Q4=1，CP=1，所以Q依然不變。CP由1變0時(shí)觸發(fā)翻轉(zhuǎn)。

Q3、Q4狀態(tài)由J、K決定，CP由1變0時(shí)，GA、GD門關(guān)閉，Q1=Q2=0，GB、GC門打開，Q由Q3、Q4決定，觸發(fā)器翻轉(zhuǎn)。CP=0以后，G3、G4又被封鎖。維持阻塞D邊沿觸發(fā)器RDQSDDCQ電路結(jié)構(gòu)RD

直接置0端

SD

直接置1端

低電平有效

邏輯符號工作原理CP=0時(shí)，Q3=Q4=1，Q不變，觸發(fā)器處于穩(wěn)態(tài)，同時(shí)，Q6=D，Q5=D，接受輸入信號D；CP由0變1時(shí)，觸發(fā)器翻轉(zhuǎn)，Q4=Q6=D，Q3=Q5=D，使Q=D；CP=1時(shí)，輸入信號被封鎖。若Q4=0，則經(jīng)1線封鎖G6；若Q3=0時(shí)通過3線封鎖Q4，通過2線封鎖G5，所以，此時(shí)Q3、Q4、Q5、Q6的狀態(tài)與D無關(guān)?？傊?，該觸發(fā)器在CP正跳沿前接受輸入信號，正跳沿時(shí)翻轉(zhuǎn)，正跳沿后輸入被封鎖。D觸發(fā)器的功能表D功能000置“0”010101置“1”111邊沿觸發(fā)器的動作特點(diǎn)邊沿觸發(fā)器的次態(tài)僅取決于CP信號的上升沿或下降沿到達(dá)時(shí)輸入端的邏輯狀態(tài)，而在這以前或以后，輸入信號的變化對觸發(fā)器的狀態(tài)沒有影響。這種特點(diǎn)有效的提高了觸發(fā)器電路的抗干擾能力，因而也提高了電路的工作可靠性。邊沿D觸發(fā)器的波形圖邊沿JK觸發(fā)器的波形圖4.3.1觸發(fā)器按邏輯功能的分類

觸發(fā)器功能表示形式：

功能表

特性方程

狀態(tài)轉(zhuǎn)換圖按邏輯功能分類：RS觸發(fā)器JK觸發(fā)器D觸發(fā)器T觸發(fā)器RS觸發(fā)器的功能表JK功能0000保持00110100置“0”01101001置“1”10111101計(jì)數(shù)1110RS觸發(fā)器特性方程和狀態(tài)轉(zhuǎn)換圖Qn+1=S+RQnR·S=0(約束方程)

JK觸發(fā)器的功能表JK功能0000保持00110100置“0”01101001置“1”10111101計(jì)數(shù)1110JK觸發(fā)器特性方程和狀態(tài)轉(zhuǎn)換圖K=1Qn+1=JQn+KQnD觸發(fā)器的功能表D功能000置“0”010101置“1”111D觸發(fā)器特性方程和狀態(tài)轉(zhuǎn)換圖Qn+1=DT觸發(fā)器功能表T功能000保持011101計(jì)數(shù)110T觸發(fā)器特性方程和狀態(tài)轉(zhuǎn)換圖Qn+1=TQn+TQn4.3.2觸發(fā)器的電路結(jié)構(gòu)與邏輯功能的關(guān)系觸發(fā)器的邏輯功能和電路結(jié)構(gòu)是兩個不同的概念。所謂邏輯功能，是指觸發(fā)器的次態(tài)和現(xiàn)態(tài)及輸入信號之間在穩(wěn)態(tài)下的邏輯關(guān)系，這種邏輯關(guān)系可以用功能表、特性方程或狀態(tài)轉(zhuǎn)換圖給出。根據(jù)邏輯功能的不同特點(diǎn)，我們把觸發(fā)器分成了RS、JK、T、D等幾種類型。而基本RS觸發(fā)器、同步RS觸發(fā)器、主從觸發(fā)器、邊沿觸發(fā)器等是指電路結(jié)構(gòu)的不同形式。由于電路結(jié)構(gòu)的不同，其動作特點(diǎn)也不同。集成維持阻塞D觸發(fā)器

D觸發(fā)器的功能表

74LS74管腳排列圖

集成負(fù)邊沿JK觸發(fā)器

JK觸發(fā)器的功能表74LS112管腳排列圖

4.4.2觸發(fā)器的相互轉(zhuǎn)換JK觸發(fā)器轉(zhuǎn)換為D、T觸發(fā)器D觸發(fā)器轉(zhuǎn)換為JK觸發(fā)器本章小結(jié)1.觸發(fā)器是數(shù)字系統(tǒng)中極為重要的基本邏輯單元。它有兩個穩(wěn)定狀態(tài)，在外加觸發(fā)信號的作用下，可以從一種穩(wěn)定狀態(tài)轉(zhuǎn)換到另一種穩(wěn)定狀態(tài)。當(dāng)外加信號消失后，觸發(fā)器仍維持其狀態(tài)不變，因此，觸發(fā)器具有記憶功能，每個觸發(fā)器只能記憶（存儲）一位二進(jìn)制數(shù)碼。2.按動作特點(diǎn)不同，可以把觸發(fā)器分為基本RS觸發(fā)器、同步觸發(fā)器、主從觸發(fā)器和邊沿觸發(fā)器?；綬S觸發(fā)器的輸出端Q和狀態(tài)由輸入信號R和S來決定，當(dāng)輸入信號R和S發(fā)生變化時(shí)，輸出端Q和的狀態(tài)作相應(yīng)的變化。同步觸發(fā)器的輸入信號在CP=1的全部時(shí)間內(nèi)的變化都將引起觸發(fā)器狀態(tài)的相應(yīng)改變，即在CP=1期間輸入信號發(fā)生多次變化，觸發(fā)器的狀態(tài)也可能發(fā)生多次翻轉(zhuǎn)。主從觸發(fā)器的翻轉(zhuǎn)分兩步動作：第一步，在CP=1期間主觸發(fā)器接受輸入端的信號，被置成相應(yīng)的狀態(tài)，而從觸發(fā)器不動；第二步，CP下降沿到來時(shí)從觸發(fā)器按照主觸發(fā)器的狀態(tài)翻轉(zhuǎn)。主從JK觸發(fā)器存在一次變化現(xiàn)象。邊沿觸發(fā)器的次態(tài)僅取決于CP信號的上升沿或下降沿到達(dá)時(shí)輸入端的輸入信號，而在這以前或以后，輸入信號的變化對觸發(fā)器的狀態(tài)沒有影響。3.觸發(fā)器按功能可分為RS、JK、D、T、T′幾種。其邏輯功能可用功能表（真值表）、特性方程、狀態(tài)圖、邏輯符號圖和波形圖（時(shí)序圖）來描述。類型不同而功能相同的觸發(fā)器，其功能表、狀態(tài)圖、特性方程均相同，只是邏輯符號圖和時(shí)序圖不同。4.常用的TTL型集成觸發(fā)器有：雙JK負(fù)邊沿觸發(fā)器74LS112、雙D正邊沿觸發(fā)器74LS74。

時(shí)序邏輯電路

5.1概述

時(shí)序邏輯電路由組合電路和存儲電路兩部分構(gòu)成。按觸發(fā)脈沖輸入方式的不同，時(shí)序電路可分為同步時(shí)序電路和異步時(shí)序電路。同步時(shí)序電路是指各觸發(fā)器狀態(tài)的變化受同一個時(shí)鐘脈沖控制；而在異步時(shí)序電路中，各觸發(fā)器狀態(tài)的變化不受同一個時(shí)鐘脈沖控制。5.1.1時(shí)序電路的分析方法

分析步驟：寫相關(guān)方程式——時(shí)鐘方程、驅(qū)動方程和輸出方程。求各個觸發(fā)器的狀態(tài)方程。求出對應(yīng)狀態(tài)值——列狀態(tài)表、畫狀態(tài)圖和時(shí)序圖。歸納上述分析結(jié)果，確定時(shí)序電路的功能。例1分析如圖所示的時(shí)序電路的邏輯功能。

5.2同步計(jì)數(shù)器計(jì)數(shù)器是用來實(shí)現(xiàn)累計(jì)電路輸入CP脈沖個數(shù)功能的時(shí)序電路。在計(jì)數(shù)功能的基礎(chǔ)上，計(jì)數(shù)器還可以實(shí)現(xiàn)計(jì)時(shí)、定時(shí)、分頻和自動控制等功能，應(yīng)用十分廣泛。計(jì)數(shù)器按照CP脈沖的輸入方式可分為同步計(jì)數(shù)器和異步計(jì)數(shù)器。計(jì)數(shù)器按照計(jì)數(shù)規(guī)律可分為加法計(jì)數(shù)器、減法計(jì)數(shù)器和可逆計(jì)數(shù)器。計(jì)數(shù)器按照計(jì)數(shù)的進(jìn)制可分為二進(jìn)制計(jì)數(shù)器（N=2n）和非二進(jìn)制計(jì)數(shù)器（N≠2n），其中,N代表計(jì)數(shù)器的進(jìn)制數(shù)，n代表計(jì)數(shù)器中觸發(fā)器的個數(shù)。5.2.1同步計(jì)數(shù)器1.同步二進(jìn)制計(jì)數(shù)器2.同步二進(jìn)制計(jì)數(shù)器的連接規(guī)律和特點(diǎn)連接規(guī)律：所有CP接在一起，上升沿或下降沿均可。加法計(jì)數(shù)

J0=K0=1Ji=Ki=

n-1≥i≥1

減法計(jì)數(shù)

J0=K0=1Ji=Ki=

n-1≥i≥13.同步非二進(jìn)制計(jì)數(shù)器例2分析如圖所示同步非二進(jìn)制計(jì)數(shù)器的邏輯功能。5.3異步計(jì)數(shù)器異步二進(jìn)制計(jì)數(shù)器異步三位二進(jìn)制計(jì)數(shù)器電路2.異步二進(jìn)制計(jì)數(shù)器的規(guī)律和特點(diǎn)

連接規(guī)律：(1)各觸發(fā)器接成計(jì)數(shù)狀態(tài)

JK觸發(fā)器：Ji=Ki=1T觸發(fā)器：Ti=1D觸發(fā)器：D=Qi(2)CP的連接方法：CP0=CP

加法計(jì)數(shù)：下降沿觸發(fā)CPi=Qi-1(i≥1)

上升沿觸發(fā)CPi=Qi-1(i≥1)

減法計(jì)數(shù)：下降沿觸發(fā)CPi=Qi-1(i≥1)

上升沿觸發(fā)CPi=Qi-1(i≥1)5.4集成計(jì)數(shù)器1.集成同步計(jì)數(shù)器74LS161

74LS161管腳排列圖

74LS161邏輯功能表CRLDCTPCTTCPQ3Q2Q1Q00╳╳╳╳000010╳╳↑D3D2D1D0110╳╳Q3Q2Q1Q011╳0╳Q3Q2Q1Q01111↑計(jì)數(shù)當(dāng)復(fù)位端CR=0時(shí)，輸出Q3Q2Q1Q0全為零，實(shí)現(xiàn)異步清零功能（又稱復(fù)位功能）。當(dāng)LD=1時(shí)，預(yù)置控制端=0，并且CP=CP↑時(shí)，Q3Q2Q1Q0=D3D2D1D0，實(shí)現(xiàn)同步預(yù)置數(shù)功能。當(dāng)CR=LD=1且CTP·CTT=0時(shí)，輸出Q3Q2Q1Q0保持不變。當(dāng)CR=LD=CTP=CTT=1，CP=CP↑時(shí)，實(shí)現(xiàn)計(jì)數(shù)功能。集成異步計(jì)數(shù)器74LS290

集成計(jì)數(shù)器74LS290邏輯電路圖74LS290邏輯功能表11╳╳╳╳10010╳11╳╳0000╳011╳╳0000CP0二進(jìn)制0CP五進(jìn)制CP8421十進(jìn)制CP5421十進(jìn)制S9(1)、S9(2)稱為置“9”端，R0(1)、R0(2)稱為置“0”端；CP0、CP1端為計(jì)數(shù)時(shí)鐘輸入端，Q3Q2Q1Q0為輸出端，NC表示空腳。置“9”功能：當(dāng)S9

(1)=S9(2)=1時(shí)，不論其他輸入端狀態(tài)如何，計(jì)數(shù)器輸出Q3Q2Q1Q0=1001，而(1001)2=(9)10，故又稱異步置數(shù)功能。置“0”功能：當(dāng)S9(1)和S9(2)不全為1，并且R0(1)=R0(2)=1時(shí)，不論其他輸入端狀態(tài)如何，計(jì)數(shù)器輸出Q3Q2Q1Q0=0000，故又稱異步清零功能或復(fù)位功能。計(jì)數(shù)功能：當(dāng)S9(1)和S9(2)不全為1，并且R0(1)和R0(2)不全為1，輸入計(jì)數(shù)脈沖CP時(shí)，計(jì)數(shù)器開始計(jì)數(shù)。5.4.2用集成計(jì)數(shù)器構(gòu)成任意進(jìn)制計(jì)數(shù)器用現(xiàn)有的M進(jìn)制集成計(jì)數(shù)器構(gòu)成N進(jìn)制計(jì)數(shù)器時(shí)，如果M>N，則只需一片M進(jìn)制計(jì)數(shù)器；如果M<N，則要用多片M進(jìn)制計(jì)數(shù)器。

1）反饋清零法

2）反饋置數(shù)法

3）級聯(lián)法反饋清零法反饋清零法是利用芯片的復(fù)位端和門電路，跳越M-N個狀態(tài)，從而獲得N進(jìn)制計(jì)數(shù)器的。例一、用74LS161構(gòu)成十進(jìn)制計(jì)數(shù)器。反饋清零法構(gòu)成十進(jìn)制計(jì)數(shù)器（a）構(gòu)成電路（b）計(jì)數(shù)過程（即狀態(tài)圖）

因?yàn)槭钱惒角辶愣?，雖然用1010清零，但是1010的狀態(tài)持續(xù)時(shí)間很短，可認(rèn)為不出現(xiàn)，所以十進(jìn)制的狀態(tài)應(yīng)從0000——1001。

例二、用74LS290構(gòu)成六進(jìn)制計(jì)數(shù)器。（用反饋清零法）CP1和Q0相接構(gòu)成十進(jìn)制計(jì)數(shù)器，然后利用異步清零端R0(1)和R0(2)反饋清零。

R0(1)和R0(2)是異步清零端，故雖然用0110清零，但0110不出現(xiàn)，所以六進(jìn)制的狀態(tài)應(yīng)從0000——0101。反饋置數(shù)法

反饋置數(shù)法適用于具有預(yù)置數(shù)功能的集成計(jì)數(shù)器。對于具有同步預(yù)置數(shù)功能的計(jì)數(shù)器而言，在其計(jì)數(shù)過程中，可以將它輸出的任何一個狀態(tài)通過譯碼，產(chǎn)生一個預(yù)置數(shù)控制信號反饋至預(yù)置數(shù)控制端，在下一個CP脈沖作用后，計(jì)數(shù)器就會把預(yù)置數(shù)輸入端的狀態(tài)置入輸出端。預(yù)置數(shù)控制信號消失后，計(jì)數(shù)器就從被置入的狀態(tài)開始重新計(jì)數(shù)。還有一種方法是計(jì)數(shù)到1111狀態(tài)時(shí)產(chǎn)生的進(jìn)位信號譯碼后，反饋到預(yù)置數(shù)控制端實(shí)現(xiàn)反饋置數(shù)。例三、用74LS161構(gòu)成七進(jìn)制計(jì)數(shù)器。（用反饋置數(shù)法）

預(yù)置數(shù)法構(gòu)成七進(jìn)制計(jì)數(shù)器（同步預(yù)置）（a）構(gòu)成電路;（b）計(jì)數(shù)過程（即狀態(tài)圖）

因?yàn)槭峭街脭?shù)端，所以用0110反饋清零時(shí)，0110狀態(tài)可以正常出現(xiàn)，即七進(jìn)制的狀態(tài)應(yīng)該從0000——0110。

例四、利用進(jìn)位端反饋置數(shù)法，用74LS161構(gòu)成九進(jìn)制計(jì)數(shù)器。預(yù)置數(shù)法構(gòu)成九進(jìn)制計(jì)數(shù)器（同步預(yù)置）（a）構(gòu)成電路;（b）計(jì)數(shù)過程（即狀態(tài)圖）級聯(lián)法適用于M<N，需要多片集成塊，方法是：先將n片計(jì)數(shù)器級聯(lián)組成最大計(jì)數(shù)值N＞M的計(jì)數(shù)器，然后采用整體清0或整體置數(shù)的方法實(shí)現(xiàn)模M計(jì)數(shù)器。例五、用74LS161構(gòu)成二十四進(jìn)制計(jì)數(shù)器。先將兩片74LS161構(gòu)成二百五十六進(jìn)制計(jì)數(shù)器，然后用二十四（00011000）整體清零即可構(gòu)成二十四進(jìn)制計(jì)數(shù)器，二十四進(jìn)制的狀態(tài)從00000000——00010111。用74LS161芯片構(gòu)成二十四進(jìn)制計(jì)數(shù)器例六、將74LS290構(gòu)成十進(jìn)制以內(nèi)任意計(jì)數(shù)器。二進(jìn)制計(jì)數(shù)器：CP由CP0端輸入，Q0端輸出，如圖（a）所示。五進(jìn)制計(jì)數(shù)器：CP由CP1端輸入，Q3Q2Q1端輸出，如圖（b）所示。十進(jìn)制計(jì)數(shù)器（8421碼）：Q0和CP1相連，以CP0為計(jì)數(shù)脈沖輸入端，Q3Q2Q1Q0端輸出，如圖（c）所示。十進(jìn)制計(jì)數(shù)器（5421碼）：Q3和CP0相連，以CP1為計(jì)數(shù)脈沖輸入端，Q0Q3Q2Q1端輸出，如圖（d）所示。74LS290構(gòu)成二進(jìn)制、五進(jìn)制和十進(jìn)制計(jì)數(shù)器例五、用74LS290構(gòu)成二十四進(jìn)制計(jì)數(shù)器。

先將兩片74LS290構(gòu)成一百進(jìn)制計(jì)數(shù)器，然后用二十四（00100100）整體清零構(gòu)成二十四進(jìn)制計(jì)數(shù)器，二十四進(jìn)制的狀態(tài)從00000000——00100011（23）。用74LS290芯片構(gòu)成二十四進(jìn)制計(jì)數(shù)器5.5寄存器5.5.1數(shù)據(jù)寄存器數(shù)據(jù)寄存器又稱數(shù)據(jù)緩沖儲存器或數(shù)據(jù)鎖存器，其功能是接受、存儲和輸出數(shù)據(jù)，主要由觸發(fā)器和控制門組成。n個觸發(fā)器可以儲存n位二進(jìn)制數(shù)據(jù)。數(shù)據(jù)寄存器按其接受數(shù)據(jù)的方式又分為雙拍式和單拍式兩種。1.雙拍式數(shù)據(jù)寄存器雙拍式三位數(shù)據(jù)寄存器2.單拍式數(shù)據(jù)寄存器單拍式四位二進(jìn)制數(shù)據(jù)寄存器5.5.2移位寄存器

移位寄存器除了接受、存儲、輸出數(shù)據(jù)以外，同時(shí)還能將其中寄存的數(shù)據(jù)按一定方向進(jìn)行移動。移位寄存器有單向和雙向移位寄存器之分。1.

單向移位寄存器單向移位寄存器只能將寄存的數(shù)據(jù)在相鄰位之間單方向移動。按移動方向分為左移移位寄存器和右移移位寄存器兩種類型。右移移位寄存器電路2.雙向移位寄存器X是工作方式控制端。當(dāng)X=0時(shí)，實(shí)現(xiàn)數(shù)據(jù)右移寄存功能；當(dāng)X=1時(shí)，實(shí)現(xiàn)數(shù)據(jù)左移寄存功能；DSL是左移串行輸入端，而DSR是右移串行輸入端。

3.移位寄存器的應(yīng)用

1）實(shí)現(xiàn)數(shù)據(jù)傳輸方式的轉(zhuǎn)換在數(shù)字電路中，數(shù)據(jù)的傳送方式有串行和并行兩種，而移位寄存器可實(shí)現(xiàn)數(shù)據(jù)傳送方式的轉(zhuǎn)換。

2）構(gòu)成移位型計(jì)數(shù)器環(huán)形計(jì)數(shù)器環(huán)形計(jì)數(shù)器是將單向移位寄存器的串行輸入端和串行輸出端相連，構(gòu)成一個閉合的環(huán)，如圖5.24(a)所示。實(shí)現(xiàn)環(huán)形計(jì)數(shù)器時(shí)，必須設(shè)置適當(dāng)?shù)某鯌B(tài)，且輸出Q3Q2Q1Q0端初始狀態(tài)不能完全一致(即不能全為“1”或“0”)，這樣電路才能實(shí)現(xiàn)計(jì)數(shù),環(huán)形計(jì)數(shù)器的進(jìn)制數(shù)N與移位寄存器內(nèi)的觸發(fā)器個數(shù)n相等，即N=n，狀態(tài)變化如圖5.28(b)所示(電路中初態(tài)為0100)。圖5.24環(huán)形計(jì)數(shù)器

(a)邏輯電路圖；(b)狀態(tài)圖扭環(huán)形計(jì)數(shù)器圖5.25扭環(huán)形計(jì)數(shù)器

(a)邏輯電路圖(b)狀態(tài)圖4.集成移位寄存器74LS194管腳排列圖74LS194的功能表

S1S0功能0╳╳╳清零100╳保持101右移110左移111并行輸入利用74LS194實(shí)現(xiàn)串-并行轉(zhuǎn)換

脈沖產(chǎn)生與變換電路

6.1概述

555定時(shí)器是電子工程領(lǐng)域中廣泛使用的一種中規(guī)模集成電路，它將模擬與邏輯功能巧妙地組合在一起，具有結(jié)構(gòu)簡單、使用電壓范圍寬、工作速度快、定時(shí)精度高、驅(qū)動能力強(qiáng)等優(yōu)點(diǎn)。