超大規(guī)模集成電路課程設(shè)計2-4譯碼器

./集成電路專項實踐任務(wù)書學(xué)生__專業(yè)__電子指導(dǎo)X金根工作單位：信息工程學(xué)院題目:2-4譯碼器設(shè)計初始條件：計算機(jī)、ORCAD軟件、L-EDIT軟件要求完成的主要任務(wù):〔包括集成電路專項實踐工作量與其技術(shù)要求,以與說明書撰寫等具體要求〕1、集成電路專項實踐工作量：1周2、技術(shù)要求：〔1〕學(xué)習(xí)ORCAD軟件和L-EDIT軟件?！?〕設(shè)計一個2-4譯碼器電路?！?〕利用ORCAD軟件和L-EDIT軟件對該電路進(jìn)行系統(tǒng)設(shè)計、電路設(shè)計和版圖設(shè)計,并進(jìn)行相應(yīng)的設(shè)計、模擬和仿真工作。3、查閱至少5篇參考文獻(xiàn)。按《XX理工大學(xué)課程設(shè)計工作規(guī)X》要求撰寫設(shè)計報告書。全文用A4紙打印,圖紙應(yīng)符合繪圖規(guī)X。時間安排：2015.6.19布置集成電路專項實踐任務(wù)、選題；講解集成電路專項實踐具體實施計劃與課程設(shè)計報告格式的要求；集成電路專項實踐答疑事項。201-6.20學(xué)習(xí)ORCAD軟件和L-EDIT軟件,查閱相關(guān)資料,復(fù)習(xí)所設(shè)計內(nèi)容的基本理論知識。201-6.25對2-4譯碼器電路進(jìn)行設(shè)計仿真工作,完成集成電路專項實踐報告的撰寫。2015.6.30提交集成電路專項實踐報告,進(jìn)行答辯。指導(dǎo)教師簽名：年月日系主任〔或責(zé)任教師〕簽名：年月日摘要譯碼器是組合邏輯電路中的重要器件,實現(xiàn)編碼的逆過程。分為顯示譯碼和變量譯碼兩類。其中變量譯碼輸入較少,而輸出較多,一般分為2n譯碼和8421BCD譯碼,2-4譯碼器屬于前一種,有兩個輸入,四個輸出。本文記敘了2-4譯碼器原理圖的輸入和仿真以與版圖的設(shè)計。關(guān)鍵詞：集成電路,譯碼器,CMOS目錄摘要21軟件說明42電路設(shè)計過程52.12-4譯碼器電路設(shè)計52.22-4譯碼器仿真與分析73版圖設(shè)計83.1與非門版圖設(shè)計83.2反相器版圖設(shè)計93.3整體版圖設(shè)計114總結(jié)與體會125參考文獻(xiàn)131軟件說明本次課程設(shè)計主要使用了ORCAD軟件,進(jìn)行原理圖的輸入和仿真,版圖設(shè)計則運(yùn)用了L-EDIT軟件。ORCAD是一個混合名詞,反映了軟件的發(fā)源地：俄勒岡〔Oregon〕+計算機(jī)輔助設(shè)計〔CAD〕。它一套在個人電腦的電子設(shè)計自動化套裝軟件,能夠?qū)崿F(xiàn)繪制電路原理圖以與制作PCB和可編程邏輯設(shè)計提供連續(xù)性的仿真信息,是當(dāng)今世界最流行的原理圖輸入軟件之一。專門用來讓電子工程師設(shè)計電路圖與相關(guān)圖表,設(shè)計印刷電路板所用的印刷圖,以與電路的模擬之用。L-EDIT軟件是TannerEDA軟件公司出品的一個IC設(shè)計和驗證的高性能軟件系統(tǒng)模塊,具有高效率、交互式等特點(diǎn),強(qiáng)大而且完善的功能包括從IC設(shè)計到輸出,以與最后的加工服務(wù)。本次課設(shè)運(yùn)用它完成了相應(yīng)的版圖設(shè)計任務(wù)。2電路設(shè)計過程2.12-4譯碼器電路設(shè)計變量譯碼器是一個將n個輸入變?yōu)?的n次方個輸出的組合邏輯電路,2-4譯碼器有兩個輸入,4個輸出,由反相器和與非門構(gòu)成,AB輸入取不同組合時,每個輸出為零的情況僅有一次,即為最小項輸出。其原理圖如下圖1,A1為1時,A2為0,B1為1時,B2為0,B2A2輸入分別為00、01、10、11時,對應(yīng)輸出最小項Y0、Y1、Y2。在用ORCAD進(jìn)行原理圖輸入時,輸入A1的周期設(shè)置為1s,輸入B1的周期設(shè)置為2s。在原理圖輸入環(huán)節(jié)中,曾發(fā)現(xiàn)了一個問題,一開始對于輸入端分別設(shè)置為A、A’、B、B’,結(jié)果第一次仿真生成網(wǎng)表時,顯示"abadnameonU1A",后來對原理圖進(jìn)行修改,生成網(wǎng)表成功。修改后的原理圖如下圖1所示,數(shù)字時鐘信號源直接接A2和B2,同時經(jīng)過反相器接A1和B1,從而實現(xiàn)B2A2四種組合00、01、10、11的輸入,四個與非門組成Y0Y1Y2Y3四個輸出,2-4譯碼器電路基本設(shè)計環(huán)節(jié)完成。接下來是原理圖的仿真分析,若瞬態(tài)分析圖與真值表相對應(yīng),則電路能實現(xiàn)其基本邏輯功能,設(shè)計成功。2-4譯碼器真值表如表1所示。圖SEQ圖\*ARABIC12-4譯碼器原理圖2-4譯碼器真值表：表SEQ表\*ARABIC12-4譯碼器真值表輸入輸出B2A2Y3Y2Y1Y00011100111011010111101112.22-4譯碼器仿真與分析下圖為譯碼器的瞬態(tài)分析圖：圖22-4譯碼器瞬態(tài)仿真圖由圖2可知,B2A2輸入為00時,輸只有Y0輸出為低電平；B2A2輸入為01時,只有Y1輸出為低電平；B2A2輸入為10時,只有Y2輸出為低電平；B2A2輸入為11時,只有Y3輸出為低電平,與真值表一致,設(shè)計成功。由瞬態(tài)仿真圖可知,電路沒有明顯時延現(xiàn)象,原理圖中設(shè)置器件參數(shù)時,數(shù)字時鐘信號源的delay設(shè)置為0,因此輸入無時延為正?，F(xiàn)象。輸出沒有明顯時延,可能是因為該電路具有良好的對稱性,器件造成的時延較小,無法從仿真圖上明顯展示出來。3版圖設(shè)計3.1與非門版圖設(shè)計圖3為與非門原理圖,分別由兩個PMOS和兩個NMOS組成,用CMOS實現(xiàn)反相器電路,PMOS和NMOS管進(jìn)行全互補(bǔ)連接方式,柵極相連作為輸入,電路上面是兩個PMOS并聯(lián),PMOS的漏極與下面NMOS的漏極相連作為輸出,POMS管的源極和襯底相連接高電平,NMOS管的源極與襯底相連接低電平。在該電路圖中,前一級為在該電路圖中,前一級為一個正常的輸出電路,后一級為一個反相器,對前一級的輸出取反。當(dāng)A,B輸入低電平時,下面兩個NMOS截止,上面兩個PMOS導(dǎo)通,輸出為1,經(jīng)反相器取反后,輸出為0；當(dāng)A,B輸入為0,1時,與地相連的NMOS導(dǎo)通,與A相連的PMOS導(dǎo)通,此時輸出仍為1,取反后輸出為0；當(dāng)A,B輸入為1,0時,與A相連的NMOS導(dǎo)通,與B相連的PMOS導(dǎo)通,此時輸出為1,取反后為0；只有當(dāng)A,B輸入均為1,1時,下面兩個NMOS同時導(dǎo)通,輸出為0,經(jīng)反相器取反后,輸出為1。圖3與非門原理圖圖4與非門版圖版圖設(shè)計如下圖4所示,用L-Edit版圖繪制軟件對與門電路進(jìn)行版圖繪制。首先要進(jìn)行一些參數(shù)的設(shè)置,設(shè)置完成后點(diǎn)擊左側(cè)的工具欄可以對應(yīng)畫出相應(yīng)的結(jié)構(gòu)。本設(shè)計中主要是繪制有源區(qū)avtive,柵極A,B,Nselect和Pselect,接觸孔contact以與metal1和輸出Y,電源Vdd和地Gnd,根據(jù)設(shè)計規(guī)則,可以畫出版圖。版圖畫好后,點(diǎn)擊DRC,檢查電路版圖是否正確,然后生成網(wǎng)表。3.2反相器版圖設(shè)計CMOS具有功耗小、抗干擾能力強(qiáng)、傳輸特性好和集成度高等特點(diǎn)。其工作原理簡單,當(dāng)輸入為高電平時,PMOS截止,相當(dāng)于一個無窮到的PMOS截止電阻,NMOS導(dǎo)通,相當(dāng)于一個有限的NMOS導(dǎo)通電阻,二者共同構(gòu)成一個串聯(lián)分壓電路,U0輸出為低電平；當(dāng)輸入為低電平時,同理,PMOS導(dǎo)通,相當(dāng)于一個有限的PMOS導(dǎo)通電阻,NMOS截止,相當(dāng)于一個無窮大的截止電阻,兩者構(gòu)成分壓電路,此時輸出為高電平。由此輸出總是輸入反相的,實現(xiàn)倒相原理。反相器的原理圖和版圖如下所示。圖5反相器原理圖圖6反相器版圖版圖的繪制與上述與非門的版圖繪制XX小異,先進(jìn)行參數(shù)設(shè)置,然后利用工具欄繪制相應(yīng)的結(jié)構(gòu),最后進(jìn)行DRC檢測并生成網(wǎng)表。其實也可以直接引用畫好的PMOS或NMOS構(gòu)成CMOS,這樣方便得多。3.3整體版圖設(shè)計整體版圖設(shè)計如圖7所示,DRC檢測如圖8所示。圖72-4譯碼器版圖圖8DRC檢測如圖7所示,版圖設(shè)計使用的Lambda法則。紅色為信號線,上下兩根藍(lán)色分別為電源線和地線。在版圖設(shè)計中,遇到最多的問題就是線與線之間的距離太近,這個時候就應(yīng)該修正距離重新畫。4總結(jié)與體會通過本次課程設(shè)計,我掌握了ORCAD和L-EDIT軟件的用法,對于原理圖輸入與仿真更為熟悉,能畫出相應(yīng)的版圖。經(jīng)過一周的學(xué)習(xí)和調(diào)試,我對版圖工藝有了進(jìn)一步的了解。再借助典型器件特性的探討,tanner軟件模擬電路的原理圖繪制,熟悉了tanner軟件在此方面的應(yīng)用,而且最重要的是增強(qiáng)了我對學(xué)習(xí)的信心。這一周的設(shè)計讓我明白,紙上得來終覺淺,覺知此事要躬行的道理。設(shè)計過程中,我遇到一個難題,就是電路與版圖不匹配,版圖是經(jīng)過DRC驗證無誤的,電路也是出了波形的,可是就是對不上。經(jīng)過仔細(xì)的檢查,我發(fā)現(xiàn)問題出在版圖上,DRC只是檢驗尺寸的合理性,它與電路圖沒有必然聯(lián)系,而且我的輸入輸出接反了,導(dǎo)致不過關(guān),修改后,終于匹配了。我們在書本上所學(xué)得理論知識只是給實踐做指導(dǎo),理論必須應(yīng)用于實踐。綜合運(yùn)用所學(xué)的知識完成了設(shè)計任務(wù),使我更進(jìn)一步熟悉了專業(yè)知識,并深入掌握仿真方法和工具、同時為畢業(yè)設(shè)計打下基礎(chǔ)。這次課設(shè)培養(yǎng)了綜合運(yùn)用所學(xué)知識的能力,獨(dú)立分析和解決工程技術(shù)問題的能力；培養(yǎng)了在理論計算、制圖、運(yùn)用標(biāo)準(zhǔn)和規(guī)X、查閱設(shè)計手冊與資料以與應(yīng)用工具等方面的能力,逐步樹立正確的設(shè)計思想。同時我要感謝我的指導(dǎo)老師X老師以與熱心幫助我的同學(xué)們。在此過程中,我遇到過很多困難,比如,雖然原理圖十分簡單,可是在輸入時我還是不小心犯下錯誤導(dǎo)致不能仿真,可是我沒有放棄,從網(wǎng)表文件中找到錯誤所在并修改,最終仿真成功。對于版圖設(shè)計,一開始十分生疏,后來通過不斷演練和請教同學(xué),我成功畫好了版圖,很有成就感。經(jīng)過這次課程設(shè)計,我的軟件使用能力得到了很大的提升,對于我這是最有意義的。5參考文獻(xiàn)[1]楊之廉等：《超大規(guī)模集成電路設(shè)計方法學(xué)導(dǎo)論》〔第2版〕,清華大學(xué)出版；[2]Martin,K.：《DigitalIntegratedCircuitDesign》,電子工業(yè),20xx出版；[3]權(quán)海洋：《超大規(guī)模集成電路設(shè)計與實踐》,XX電子科技大學(xué),20xx出版；[4]李飛虎.基于OrCAD/Pspice9的電路優(yōu)化設(shè)計.裝備制造與技術(shù),2010,〔5〕[5]鐘文耀,X美珠.CMOS電路模擬與設(shè)計—基于Hspice.全華科技圖書股份XX印行,2011；[6]高美蓉.基于Pspice的電路性能分析方法的研究與應(yīng)用.數(shù)字技術(shù)與應(yīng)用,2012,〔9〕[7]高保嘉：《MOSVLSI分析與設(shè)計》,電子工業(yè),20xx出版；本科生課程設(shè)計成績評定表姓名朱慧性別女專業(yè)、班級電子科學(xué)與技術(shù)1202班課程設(shè)計題目：2-4譯碼器設(shè)計課程設(shè)計答辯或質(zhì)疑記錄：仿真圖為什么沒由延時？答：因為在設(shè)置參數(shù)時數(shù)字時鐘信號源的delay設(shè)置為0,而且電路具有良好的對稱性,器件的延時很小