2021年計算機組成原理考試重點以及題庫總結(jié)

計算機構(gòu)成原理考試重點以及題庫總結(jié)第一章重點一：計算機系統(tǒng)由硬件和軟件兩某些構(gòu)成，軟件又分為系統(tǒng)軟件和應(yīng)用軟件。重點二：馮諾依曼機構(gòu)成與特點馮諾依曼機由控制器、運算器、存儲器、輸入設(shè)備和輸出設(shè)備五某些構(gòu)成。數(shù)據(jù)和指令存儲在存儲器，按地址訪存。指令和數(shù)據(jù)用二進制表達。指令由操作碼和地址碼構(gòu)成。存儲程序以運算器為中心重點三：區(qū)別存儲字、存儲字長、機器字長、CPI、MIPS、FLOPS存儲字：存儲單元中二進制代碼組合。存儲字長：存儲單元中二進制代碼位數(shù)。機器字長：CPU一次能解決數(shù)據(jù)位數(shù)，與CPU中寄存器位數(shù)關(guān)于CPI：執(zhí)行一條指令所需時鐘周期數(shù)MIPS：每秒執(zhí)行百萬條指令FLOPS：每秒浮點運算次數(shù)題庫中相應(yīng)習(xí)題：1、存儲字是指（）A、存儲在一種存儲單元中二進制代碼組合B、存儲在一種存儲單元中二進制代碼位數(shù)C、存儲單元個數(shù)D、機器指令位數(shù)2、存儲字長是指（）A、存儲在一種存儲單元中二進制代碼組合B、存儲在一種存儲單元中二進制代碼位數(shù)C、存儲單元個數(shù)D、機器指令位數(shù)3、電子計算機發(fā)展已經(jīng)經(jīng)歷了四代，四代計算機重要元器件分別是（）A、電子管、晶體管、中小規(guī)模集成電路、激光器件B、晶體管、中小規(guī)模集成電路、激光器件、光介質(zhì)C、電子管、晶體管、中小規(guī)模集成電路、大規(guī)模集成電路D、電子管、數(shù)碼管、中小規(guī)律集成電路、激光器件4、完整計算機系統(tǒng)應(yīng)涉及（）A運算器、存儲器、控制器B外部設(shè)備和主機C主機和應(yīng)用程序D配套硬件設(shè)備和軟件系統(tǒng)5、下列（）不屬于系統(tǒng)程序。A數(shù)據(jù)庫系統(tǒng)B操作系統(tǒng)C編譯程序D以上三種都屬于系統(tǒng)程序6、下列（）屬于應(yīng)用軟件。A操作系統(tǒng)B編譯程序C連接程序D文本解決7、下列選項中，描述浮點數(shù)操作速度指標(biāo)是（）A、MIPSB、CPIC、IPCSD、MFLOPS第三章重點一：總線分類，系統(tǒng)總線分類。按照連接部件不同，總線分為片內(nèi)總線、系統(tǒng)總線、通信總線。按照傳播信息不同，系統(tǒng)總線分為地址總線、數(shù)據(jù)總線、控制總線。按照傳播方式不同，通信總線分為串行通信總線、并行通信總線。長距離傳播普通用串行通信總線。重點二：總線判優(yōu)3種方式以及特點。集中式總線判優(yōu)分為鏈式查詢、計數(shù)器定期查詢、獨立查詢3種。1.鏈式查詢方式對電路敏感，離總線控制部件越近，設(shè)備優(yōu)先級越高2.計數(shù)器查詢方式：當(dāng)祈求總線設(shè)備地址與計數(shù)器一致時，獲得總線使用權(quán)。當(dāng)計數(shù)器從0開始，設(shè)備優(yōu)先級就按0、1、2、3…….、n順序降序排列，也就是設(shè)備號越小優(yōu)先級越高。重點三：比特率和波特率計算比特率：單位時間內(nèi)傳播二進制有效信息位數(shù)。波特率：單位時間內(nèi)傳播二進制信息總位數(shù)。在異步串行傳播系統(tǒng)中，假設(shè)每秒傳播120個數(shù)據(jù)幀，其字符格式規(guī)定包括1個起始位，7個數(shù)據(jù)位，1個奇校驗位，1個終結(jié)位，則波特率和比特率為？比特率：120*7=840bps波特率：120*（1+7+1+1）=1200bps題庫中相應(yīng)習(xí)題：1.在鏈式查詢方式下，越接近控制器設(shè)備（）A、得到總線使用權(quán)機會越多，優(yōu)先級越高B、得到總線使用權(quán)機會越少，優(yōu)先級越低C、得到總線使用權(quán)機會越多，優(yōu)先級越低得到總線使用權(quán)機會越少，優(yōu)先級越高2.在異步串行傳播系統(tǒng)中，假設(shè)每秒傳播120個數(shù)據(jù)幀，其字符格式規(guī)定包括1個起始位，7個數(shù)據(jù)位，1個奇校驗位，1個終結(jié)位，則比特率為（）。A、1200波特B、120波特C、10波特D、840波特3在三種集中式總線裁決中，（）方式對電路故障最敏感A、鏈式查詢B、計數(shù)器定期查詢C、獨立祈求D、都同樣4.在計數(shù)器定期查詢方式下，若計數(shù)從0開始，則（

）。A、設(shè)備號小優(yōu)先級越高B、每個設(shè)備使用總線機會相等C、設(shè)備號大優(yōu)先級越高以上說法均不對的5.在異步串行傳播系統(tǒng)中，假設(shè)每秒傳播120個數(shù)據(jù)幀，其字符格式規(guī)定包括1個起始位，7個數(shù)據(jù)位，1個奇校驗位，1個終結(jié)位，則波特率為（）。A、1200波特B、120波特C、10波特D、840波特第四章重點一：ram和rom特點與區(qū)別ram可讀可寫，斷電丟失信息。Rom只讀。重點二：各種存儲設(shè)備之間性能比較寄存器、主存、cache、外存之間速度、容量、價格比較。重點三：動態(tài)ram三種刷新方式動態(tài)ram刷新方式有3種，集中式、分散式、異步式。重點四：緩存命中率影響因素緩存命中率和緩存容量與塊長有關(guān)。重點五：漢明碼關(guān)于計算（依照原始代碼長度求插入檢測位位數(shù)、求漢明嗎）原始代碼長度插入檢測位位數(shù)122~435~114重點六：關(guān)于存儲小計算（計算數(shù)據(jù)線地址線根數(shù)、計算小芯片個數(shù)）重點七：緩存地址映射(大題類型)重點八：CPU與存儲連接（大題類型）相應(yīng)題庫習(xí)題：1.構(gòu)成32M×8位存儲器，需要1M×4位存儲芯片（）片。A8B、16C、32D、642.計算機存儲系統(tǒng)是指（）ARAMB、ROMC、主存儲器D、Cache、主存儲器和外存儲器3.如下器件中存取速度最快是（）A、CacheB、主存C、寄存器D、磁盤4.在下列幾種存儲器中，CPU可直接訪問是（）A、主存儲器B、磁盤C、磁帶D、光盤5.在存儲器層次構(gòu)造中，存儲器從速度最快到最慢排列順序是（）A、寄存器-主存-Cache-輔存B、寄存器-主存-輔存-CacheC寄存器-Cache-輔存-主存D、寄存器-Cache-主存-輔存6.計算機存儲器采用分級方式是為了（）。A、減少主機箱體積B、解決容量、價格、速度三者之間矛盾C保存大量數(shù)據(jù)以便D、操作以便7.動態(tài)RAM特點是（）A、工作中存儲內(nèi)容動態(tài)地變化B、工作中需要動態(tài)地變化訪存地址C、每隔一定期間刷新一遍D每次讀出后需依照原存內(nèi)容所有刷新一遍8.DRAM刷新是以（）為單位進行A、存儲單元B、行C、列D、存儲元9.某SRAM芯片，其存儲容量為64K×16位，該芯片地址線和數(shù)據(jù)線數(shù)目為（）A、64、16B、16、64C、64、8D、16、1610.4片16K×8位存儲芯片，可設(shè)計為（）容量存儲器A、32K×16位B、16K×16位C、32K×8位D、8K×16位11.設(shè)CPU地址總線有24根，數(shù)據(jù)總線有32根，用512K×8位RAM芯片構(gòu)成該機主存儲器，則該機主存最多需要（）片這樣存儲芯片。A、256B、512C、64D、12812．已知預(yù)發(fā)送信息為9位，若采用基本漢明校驗編碼，則需加入（）位檢測位。A、4B、5C、6D、913.和靜態(tài)RAM相比，動態(tài)RAM具備（）長處A、容量能隨應(yīng)用任務(wù)需要動態(tài)變化B、成本低、功耗低C、掉電后內(nèi)容不會丟失D、內(nèi)容不需要再生14.某計算機主存容量為64KB，其中ROM區(qū)為4KB，別的為RAM區(qū)，按字節(jié)編址。現(xiàn)用2K×8位ROM芯片和4K×4位RAM芯片來設(shè)計該存儲器，則需要上述規(guī)則ROM芯片數(shù)和RAM芯片數(shù)分別是（）A、1、15B、2、15C、1、30D、2、3015.用存儲容量為16K×1位存儲器芯片來構(gòu)成一種64K×8位存儲器，則在字方向和位方向上分別擴展了（）倍A、4和2B、8和4C、2和4D、4和816.下列因素中，與Cache命中率無關(guān)是（）A、Cache塊大小B、Cache容量C、主存存取時間D、以上都無關(guān)17.存儲芯片容量是8K×16，則其容量也可用字節(jié)表達為（）。A、8KBB、16KBC、32KBD、128KB18.一種8位計算機系統(tǒng)以16位來表達地址，則該計算機系統(tǒng)有（）個地址空間。A256B65535C65536D13107219．對于128*128矩陣存儲芯片進行刷新時，若存取周期為0.5μs，刷新周期為2ms，則下列選項中，錯誤（）。A集中刷新死區(qū)時間為64μsB分散刷新沒有死區(qū)時間C異步刷新每隔15s刷新一行D三種刷新方式中，異步刷新效率最高20、假設(shè)主存容量為512K*16位，Cache容量為2K*16位，塊長為4個16位字，訪存地址為字地址。（1）在直接映射關(guān)系下，設(shè)計主存地址格式。（2）在全相聯(lián)映射關(guān)系下，設(shè)計主存地址格式。（3）在二路組相聯(lián)映射關(guān)系下，設(shè)計主存地址格式。（4）在四路組相聯(lián)映射關(guān)系下，設(shè)計主存地址格式。21、假設(shè)主存容量為512K*16位，Cache容量為2K*16位，塊長為4個16位字，訪存地址為字節(jié)地址。（1）在直接映射關(guān)系下，設(shè)計主存地址格式。（2）在全相聯(lián)映射關(guān)系下，設(shè)計主存地址格式。（3）在二路組相聯(lián)映射關(guān)系下，設(shè)計主存地址格式。（4）在四路組相聯(lián)映射關(guān)系下，設(shè)計主存地址格式。22、設(shè)CPU有16根地址線，8根數(shù)據(jù)線，用表達訪存信號（低電平有效），用作讀/寫控制信號（高電平為讀，低電平為寫），既有下列存儲芯片：1K*4位RAM、2K*8位RAM、4K*8位RAM、2K*8位ROM、4K*8位ROM、8K*8位ROM及74138譯碼器和各種門電路。畫出CPU與存儲器連接圖，規(guī)定主存地址空間分派：6000H~6FFFH為系統(tǒng)程序區(qū)；7000H~7FFFH為顧客程序區(qū)。（1）合理選取上述存儲芯片，闡明各選幾片。（2）詳細畫出存儲芯片片選邏輯圖。23、設(shè)CPU有16根地址線，8根數(shù)據(jù)線，用表達訪存信號（低電平有效），用作讀/寫控制信號（高電平為讀，低電平為寫），用16K×8位存儲芯片構(gòu)成該CPU最大存儲空間。共需幾片存儲芯片？畫出CPU與主存連接圖。24、按配偶原則配備1011和1101漢明碼。第六章重點：求原反補移碼、0原反補移碼、移位運算、定點加減法（大題題型）、浮點加減法（大題題型）、溢出判斷。1、十進制數(shù)89相應(yīng)二進制數(shù)是（）A、1011001B、1011100C、1001010D、10011012、若二進制數(shù)為1111.101，則相應(yīng)十進制數(shù)為（）A、15.625B、15.5C、14.625D、14.53、補碼定點整數(shù)10010101右移一位后值為（）A、01001010B、010010101C、10001010D、110010104、在下列關(guān)于補碼和移碼關(guān)系論述中，（）是不對的A、相似位數(shù)補碼和移碼表達具備相似數(shù)據(jù)表達范疇B、零補碼和移碼表達相似C、同一種數(shù)補碼和移碼表達，其數(shù)值某些相似，符號相反D、普通用移碼表達浮點數(shù)階碼，而補碼表達定點整數(shù)5、計算機內(nèi)減法是用（）來實現(xiàn)A、將被減數(shù)加到減數(shù)上B、從被減數(shù)中減去減數(shù)C、補數(shù)相加D、從減數(shù)中減去被減數(shù)6、在機器數(shù)（）中，零表達形式是唯一。A、原碼B、補碼C、補碼和移碼D、原碼和反碼7、設(shè)機器數(shù)采用補碼表達（含1位符號位），若寄存器內(nèi)容為9BH，則相應(yīng)十進制數(shù)為（）A、-27B、-97C、-101D、1558、一種16位無符號二進制數(shù)表達范疇是（）A、0~65536B、0~65535C、-32768~32767D、-32768~327689、計算機內(nèi)部定點數(shù)大多用補碼表達，如下是某些關(guān)于補碼特點論述I、零表達是唯一II、符號位可以和數(shù)值某些一起參加運算III、和其真值相應(yīng)關(guān)系簡樸、直觀IV、減法可以用加法來實現(xiàn)在以上論述中，（）是補碼表達特點A、I和IIB、I和IIIC、I和II和IIID、I和II和IV10、原碼定點整數(shù)01010101左移2位后值為（）A、01000111B、01010100C、01000110D、0101010111、兩補碼相加，采用1位符號位，則當(dāng)（）時，表達到果溢出A、最高位有進位B、最高位進位和次高位進位異或成果為0C、最高位為1D、最高位進位和次高位進位異或成果為112、原碼乘法是（）A、先取操作數(shù)絕對值相乘，符號位單獨解決B、用原碼表達操作數(shù)，然后直接相乘C、被乘數(shù)用原碼表達，乘數(shù)取絕對值，然后相乘乘數(shù)用原碼表達，被乘數(shù)取絕對值，然后相乘13、設(shè)機器字長為8位（含1位符號位），X=+53，Y=-67，計算[X-Y]補和[X+Y]補，并還原成真值。14、設(shè)有浮點數(shù)X=25×（9/16），Y=23×（–5/16），階碼用5位（含2位符號位）補碼表達，尾數(shù)用6位（含2位符號位）補碼表達。（1）寫出X與Y浮點數(shù)表達。（2）求真值X+Y=？規(guī)定寫出完整浮點運算環(huán)節(jié)。第七章重點一：擴展碼技術(shù)（課本例7.1）重點二：指令尋址方式指令尋址有兩種，順序?qū)ぶ泛吞D(zhuǎn)尋址。順序?qū)ぶ酚蓀c加1實現(xiàn)，跳躍尋址由跳轉(zhuǎn)指令實現(xiàn)。重點三：十種數(shù)據(jù)尋址特點，EA求法，訪存次數(shù)。（大題）及時尋址：形式地址A就是操作數(shù)，指令執(zhí)行階段不訪存，及時數(shù)為補碼形式，可正可負。直接尋址：EA=A，執(zhí)行階段訪問一次存儲器隱含尋址：指令字中少了一種地址字段，可縮短指令字長。加法指令，操作數(shù)隱藏在ACC中。一次間接尋址：有效地址EA住在形式地址A所指向存儲單元中。執(zhí)行指令階段2次訪存。慣用在子程序返回。寄存器尋址：EA=Ri有效地址即為寄存器編號，執(zhí)行階段不訪存，只訪問寄存器，執(zhí)行速度快寄存器間接尋址：EA=(Ri)有效地址在寄存器中，執(zhí)行階段1次訪存，慣用在循環(huán)程序基址尋址：EA=(BR)+ABR為基址寄存器，BR內(nèi)容不變，形式地址A可變變址尋址：EA=(IX)+AIX為變址寄存器，IX內(nèi)容可變，形式地址A不變，慣用在解決數(shù)組問題相對尋址：EA=(PC)+A廣泛用于轉(zhuǎn)移指令重點四：RISC、CISC題庫中相應(yīng)習(xí)題1、單地址指令中為了完畢兩個數(shù)算術(shù)運算，除地址碼指明一種操作數(shù)外，另一種數(shù)采用（）方式A、及時尋址B、隱含尋址C、間接尋址D、基址尋址2、假定指令中地址碼所給出是操作數(shù)有效地址，則該指令采用（）尋址方式A、及時B、直接C、基址D、相對3、寄存器尋址方式中，操作數(shù)處在（）中。A、通用寄存器B、主存C、程序計數(shù)器D、堆棧4、偏移尋址通過將某個寄存器內(nèi)容與一種形式地址相加而生成有效地址。下列尋址方式中，不屬于偏移尋址方式是（）A、間接尋址B、基址尋址C、相對尋址D、變址尋址5、某指令系統(tǒng)指令長為8位，每一種地址碼3位，用擴展操作碼技術(shù)。若指令系統(tǒng)具備2條二地址指令，10條零地址指令，則最多有（）條一地址指令A(yù)、20B、14C、10D、66、如下幾種尋址方式中，（）方式取操作數(shù)最快A、直接尋址B、寄存器尋址C、相對尋址D、變址尋址7、（）方式便于數(shù)組解決A、間接尋址B、變址尋址C、相對尋址D、基址尋址8、設(shè)指令中地址碼為A，變址寄存器為X，基址寄存器為B，程序計數(shù)器為PC，則變址加間接尋址方式操作數(shù)有效地址EA為（）A、（X）+（A）B、（X+B）C、（（X）+A）D、（A）+（PC）9、假設(shè)某條指令一種操作數(shù)采用變址尋址方式，變址寄存器內(nèi)容為8H，指令中給出形式地址為1200H，地址為1200H內(nèi)存單元中內(nèi)容為12FCH，地址為12FCH內(nèi)存單元內(nèi)容為38B8H，則該操作數(shù)有效地址為（）A、1200HB、1208HC、12FCHD、38B8H10、下列關(guān)于RISC論述中，錯誤是（）A、RISC普遍采用微程序控制器B、RISC大多數(shù)指令在一種時鐘周期內(nèi)完畢C、RISC內(nèi)部通用寄存器數(shù)量相對CISC多D、RISC指令數(shù)、尋址方式和指令格式種類相比CISC少11、對于CISC機和RISC機，如下說法錯誤是（）A、RISC機指令條數(shù)比CISC機少B、RISC機器指令平均字長比CISC機器指令平均字長短C、對大多數(shù)計算任務(wù)來說，RISC機器程序所用指令條數(shù)比CISC機器少D、RISC機器和CISC機器都在發(fā)展12、基址寄存器內(nèi)容為3000H，變址寄存器內(nèi)容為02B0H，指令地址碼為002BH，程序計數(shù)器（存儲當(dāng)前正在執(zhí)行指令地址）內(nèi)容為4500H，且存儲器內(nèi)存儲內(nèi)容如下：地址內(nèi)容002BH3500H302BH3500H32B0H5600H32DBH2800H3500H2600H452BH2500H（1）若采用基址尋址方式，則取出操作數(shù)是什么？（3）若采用變址尋址（不考慮基址）方式，操作數(shù)有效地址是什么？（3）若采用及時尋址方式，取出操作數(shù)是什么？（4）若采用存儲器間接尋址（不考慮基址）方式，取出操作數(shù)是什么？（5）若相對尋址用于轉(zhuǎn)移指令，則轉(zhuǎn)移地址是多少？13、假設(shè)指令字長為16位，操作數(shù)地址碼為6位，指令有零地址和一地址兩種格式。（1）設(shè)操作碼固定，零地址指令有512種，則一地址指令最多有幾種？（2）采用擴展操作碼技術(shù)，零地址指令有512種，則一地址指令最多有幾種？第八、九、十章重點一：CPU功能與構(gòu)造CPU構(gòu)造：控制器、運算器、中斷系統(tǒng)、寄存器CPU功能：指令控制、操作控制、時間控制、數(shù)據(jù)加工、解決中斷重點二：CPU中寄存器作用通用寄存器、數(shù)據(jù)寄存器、地址寄存器、狀態(tài)寄存器重點三：指令周期概念指令周期：取出并執(zhí)行一條指令所需所有時間，即CPU完畢一條指令時間。重點四：影響流水線性能因素數(shù)據(jù)有關(guān)、構(gòu)造有關(guān)、控制有關(guān)重點五：計算流水線加速比、吞吐率、效率（參照例8.1）重點六：多級時序、控制方式（課本385～389頁）機器周期：以訪問一次存儲器時間為基準將一種機器周期提成若干個時間相等時間段（節(jié)拍、狀態(tài)、時鐘周期）時鐘周期是控制計算機操作最小單位時間一種指令周期包括若干個機器周期，一種機器周期包括若干個時鐘周期一種節(jié)拍寬度正好等于一種時鐘周期CPU控制方式分為同步控制、異步、聯(lián)合、人工。同步控制中，每個機器周期中節(jié)拍數(shù)（時鐘周期）可以不等，這采用是不定長同步控制。重點七：MIPS計算某計算機CPU主頻為8Mhz，每個機器周期平均含2個時鐘周期，每條指令指令周期平均含2.5個機器周期，試問該機平均指令執(zhí)行速度為多少MIPS？解：由于主頻為8MHz，因此時鐘周期為1/8=0.125us，機器周期為0.125×2=0.25us，指令周期為0.625us。平均指令執(zhí)行速度為1/0.625=1.6MIPS重點八：組合邏輯控制單元和微程序控制單元特點和區(qū)別重點九：微程序控制單元基本構(gòu)成控制存儲器（CM）：存儲所有微程序?？卮娴刂芳拇嫫鳎–MAR）：存儲欲讀出微指令地址?？卮鏀?shù)據(jù)寄存器（CMDR）：存儲從控制存儲器讀出微指令。重點九：微指令編碼方式（直接編碼、字段直接編碼）某機微指令格式中，共有8個控制字段，每個字段可分別激活5，8，3，1種控制信號。分別采用直接編碼和字段直接編碼方式設(shè)計微指令操作控制字段，并闡明兩種方式操作控制字段各取幾位。直接編碼：所需位數(shù)為5+8+3+1=17位。（直接編碼方式，所求操作控制字段總位數(shù)等于控制信號總數(shù)）字段直接編碼：由于每個字段都需要一種空狀態(tài)，因此每個字段可以激活狀態(tài)分別為6、9、4、2種。6種狀態(tài)需要3位二進制表達。9種狀態(tài)需要4位二進制表達。4種狀態(tài)需要2位二進制表達。2種狀態(tài)需要1位二進制表達。因而，所需位數(shù)為3+4+2+1=10位。重點十：微操作加節(jié)拍（大題類型）題庫中相應(yīng)習(xí)題：1、某機微指令格式若包括5個控制字段，每字段可分別激活5、8、3、1、7種控制信號，在采用字段直接編碼方式設(shè)計中，操作控制字段共需（）位。A、25B、12C、13D、242、CPU是指（）。A、運算器B、控制器C、運算器和控制器D、運算器、控制器和主存3、狀態(tài)寄存器用來存儲（）。A、算術(shù)運算成果B、邏輯運算成果C、運算類型D、算術(shù)邏輯運算指令及測試指令成果狀態(tài)4、控制器功能是（）。A、產(chǎn)生時序信號B、從主存取出一條指令C、完畢指令操作碼譯碼D、從主存取出指令，完畢指令操作碼譯碼，并產(chǎn)生關(guān)于操作控制信號，以解釋執(zhí)行該指令。5、指令周期是指（）A、CPU從主存取出一條指令時間B、CPU執(zhí)行一條指令時間C、CPU從主存取出一條指令加上執(zhí)行這條指令時間D、時鐘周期時間6、從取指令開始到指令執(zhí)行完畢所需時間，稱之為（）A、時鐘周期B、機器周期C、訪存周期D、指令周期7、由于CPU內(nèi)部操作速度較快，而CPU訪問一次存儲器時間較長，因而機器周期普通由（）來擬定A、指令周期B、存取周期C、間址周期D、中斷周期8、以硬連線方式構(gòu)成控制器也稱為（）A、組合邏輯控制器B、微程序控制器C、存儲邏輯控制器D、運算器9、微程序控制器速度比硬布線控制器慢，重要是由于（）A、增長了從磁盤存儲器讀取微指令時間B、增長了從主存讀取微指令時間C、增長了從指令寄存器讀取微指令時間D、