門電路與組合邏輯電路

關(guān)于門電路與組合邏輯電路9.1數(shù)字電路概述9.1.1脈沖信號和數(shù)字信號電子電路中的信號模擬信號數(shù)字信號隨時(shí)間連續(xù)變化的信號時(shí)間和幅度都是離散的如：正弦波、鋸齒波信號等如：脈沖信號等第2頁,共190頁，2024年2月25日，星期天1.脈沖信號的參數(shù)AtWtftr脈沖幅度：A脈沖寬度：tW脈沖前沿：tr脈沖后沿：tf脈沖周期：T脈沖頻率：f=1/TT0.9A0.5A0.1A第3頁,共190頁，2024年2月25日，星期天正脈沖：躍變后的電位比躍變前高0V3V（-3V）（0V）負(fù)脈沖：躍變后的電位比躍變前低0V-3V（3V）（0V）正、負(fù)脈沖信號第4頁,共190頁，2024年2月25日，星期天脈沖信號產(chǎn)品數(shù)量的統(tǒng)計(jì)。數(shù)字表盤的讀數(shù)。數(shù)字電路信號：tu脈沖信號2、數(shù)字信號第5頁,共190頁，2024年2月25日，星期天研究數(shù)字電路時(shí)注重電路輸出、輸入間的邏輯關(guān)系，因此不能采用模擬電路的分析方法。主要的工具是邏輯代數(shù)，電路的功能用邏輯狀態(tài)表（真值表）、邏輯表達(dá)式及波形圖表示。在數(shù)字電路中，三極管工作在開關(guān)狀態(tài)，即工作在飽和和截止?fàn)顟B(tài)。第6頁,共190頁，2024年2月25日，星期天晶體管的開關(guān)作用晶體管工作的區(qū)域（1）截止區(qū)特點(diǎn)：（1）集電結(jié)、發(fā)射結(jié)反偏（2）基極電流IB=0（3）集電極電流Ic=0CEBUo+uccUi(4)輸出電壓Uo=UccUCE=Ucc

好象開關(guān)斷開一樣第7頁,共190頁，2024年2月25日，星期天（2）放大區(qū)特點(diǎn)：（1）發(fā)射結(jié)正偏、集電結(jié)反偏（2）基極電流、集電極電流成線性關(guān)系

Ic=βIBCEBUo+uccUi(3)輸出電壓Uo=Ucc-IcRc第8頁,共190頁，2024年2月25日，星期天（3）飽和區(qū)特點(diǎn)：（1）發(fā)射結(jié)正偏、集電結(jié)正偏（2）基極電流、集電極電流不成線性關(guān)系

Ic<βIB(4)輸出電壓Uo=0(3)集射極電壓（即飽和管壓降）UCE=0.3CEBUo+uccUiUCE=0好象開關(guān)閉和一樣第9頁,共190頁，2024年2月25日，星期天R1R2AF+uccuAtuFt+ucc0.3V三極管的開關(guān)特性：截止飽和第10頁,共190頁，2024年2月25日，星期天

UiUoKUccRK開------Uo=1,輸出高電平K合------Uo=0,輸出低電平可用三極管代替第11頁,共190頁，2024年2月25日，星期天十進(jìn)制：以十為基數(shù)的計(jì)數(shù)體制表示數(shù)的十個數(shù)碼：0、1、2、3、4、5、6、7、8、9遵循逢十進(jìn)一的規(guī)律157=常用數(shù)制位權(quán)：10n9.1.2二進(jìn)制第12頁,共190頁，2024年2月25日，星期天二進(jìn)制：以二為基數(shù)的計(jì)數(shù)體制表示數(shù)的兩個數(shù)碼：0、1遵循逢二進(jìn)一的規(guī)律（1001）B==(9)D位權(quán)：2n第13頁,共190頁，2024年2月25日，星期天優(yōu)缺點(diǎn)用電路的兩個狀態(tài)---開、關(guān)來表示二進(jìn)制數(shù)，數(shù)碼的存儲和傳輸簡單、可靠。位數(shù)較多，使用不便；不合人們的習(xí)慣，輸入時(shí)將二進(jìn)制轉(zhuǎn)換成二進(jìn)制，運(yùn)算結(jié)果輸出時(shí)再轉(zhuǎn)換成十進(jìn)制數(shù)。第14頁,共190頁，2024年2月25日，星期天二進(jìn)制與十進(jìn)制之間的轉(zhuǎn)換二進(jìn)制轉(zhuǎn)換為十進(jìn)制按權(quán)展開（1011）B==(11)D012321212021+

++

十進(jìn)制轉(zhuǎn)換為二進(jìn)制求商取余(25)D=(11001)B十進(jìn)制與二進(jìn)制之間的轉(zhuǎn)換，可以用二除十進(jìn)制數(shù)，余數(shù)是二進(jìn)制數(shù)的第0位（K0

），然后依次用二除所得的商，余數(shù)依次是第一位（K1

）、第二位（K2

）、……。第15頁,共190頁，2024年2月25日，星期天225

余1

K0122

余0

K162

余0

K232

余1

K312

余1

K40轉(zhuǎn)換過程：(25)D=(11001)B高位低位第16頁,共190頁，2024年2月25日，星期天二—十進(jìn)制（BCD碼）：用二進(jìn)制碼表示的十進(jìn)制數(shù)：0~9十個狀態(tài)，用四位二進(jìn)制碼表示一位十進(jìn)制數(shù)：0000000110001001010011010011001001011100BCD碼十進(jìn)制數(shù)2103765894第17頁,共190頁，2024年2月25日，星期天9.2邏輯代數(shù)和邏輯函數(shù)9.2.1邏輯代數(shù)在數(shù)字電路中，我們要研究的是電路的輸入輸出之間的邏輯關(guān)系，所以數(shù)字電路又稱邏輯電路，相應(yīng)的研究工具是邏輯代數(shù)（布爾代數(shù)）。在邏輯代數(shù)中，邏輯函數(shù)的變量只能取兩個值（二值變量），即0和1，中間值沒有意義，這里的0和1只表示兩個對立的邏輯狀態(tài)，如電位的低高（0表示低電位，1表示高電位）、開關(guān)的開合等。第18頁,共190頁，2024年2月25日，星期天（1）“與”邏輯運(yùn)算和與門A、B、C都具備時(shí)，事件F才發(fā)生。EFABC設(shè)開關(guān)閉為“1”開關(guān)開為“0”燈亮為“1”不亮為“0”則A、B、C與燈F的關(guān)系為“與”邏輯與邏輯1.基本邏輯運(yùn)算及其表示方法第19頁,共190頁，2024年2月25日，星期天&ABCF邏輯符號二極管與門電路BAFVD1VD2R+5V輸入：A、B：3V邏輯“1”輸入：A、B：0V邏輯“0”輸出：F：3V邏輯“1”；0V邏輯“0”第20頁,共190頁，2024年2月25日，星期天F=A?B?C邏輯式邏輯與（邏輯乘）AFBC00001000010011000010101001101111邏輯狀態(tài)表全1出1有0出0第21頁,共190頁，2024年2月25日，星期天（2）“或”邏輯運(yùn)算和或門A、B、C只有一個具備時(shí)，事件F就發(fā)生。AEFBC開關(guān)閉為“1”開關(guān)開為“0”燈亮為“1”不亮為“0”則A、B、C與燈F的關(guān)系為“或”邏輯或邏輯第22頁,共190頁，2024年2月25日，星期天1ABCF邏輯符號BAFVD1VD2R-5V二極管或門電路輸入：A、B：3V邏輯“1”0V邏輯“0”輸出：F3V邏輯“1”0V邏輯“0”第23頁,共190頁，2024年2月25日，星期天F=A+B+C或邏輯式邏輯或(邏輯加)AFBC00001001010111010011101101111111邏輯狀態(tài)表全0出0有1出1第24頁,共190頁，2024年2月25日，星期天（3）“非”邏輯運(yùn)算和非門A具備時(shí)，事件F不發(fā)生；A不具備時(shí)，事件F發(fā)生。AEFR非邏輯開關(guān)閉為“1”開關(guān)開為“0”燈亮為“1”燈不亮為“0”則開關(guān)A與燈F的關(guān)系為“非”邏輯第25頁,共190頁，2024年2月25日，星期天邏輯符號三極管非門電路輸入：A：3V邏輯“1”0V邏輯“0”輸出：F3V邏輯“1”0V邏輯“0”AF1AFRB+UCCRC+3V限幅二極管第26頁,共190頁，2024年2月25日，星期天邏輯式邏輯非邏輯反邏輯狀態(tài)表AF0110有1出0有0出1第27頁,共190頁，2024年2月25日，星期天與或非條件A、B都具備，則事件F發(fā)生條件A、B有一個或一個以上具備，則事件F發(fā)生條件A不具備，則事件F發(fā)生條件A具備，則事件F不發(fā)生F=ABF=A+BF=A有0出0全1出1有1出1全0出0有0出1有1出0邏輯關(guān)系含義邏輯表達(dá)式記憶口訣邏輯符號&ABCF1ABCFAF1第28頁,共190頁，2024年2月25日，星期天A+0=AA+1=1A?0=0?A=0A?1=A所以，可以得到以下邏輯運(yùn)算：0?0=0?1=1?0=01?1=10+0=00+1=1+0=1+1=12.基本邏輯運(yùn)算法則第29頁,共190頁，2024年2月25日，星期天邏輯代數(shù)的基本定律交換律結(jié)合律分配律A+B=B+AA?B=B?AA+(B+C)=(A+B)+C=(A+C)+BA?(B?C)=(A?B)?CA(B+C)=A?B+A?CA+B?C=(A+B)(A+C)普通代數(shù)不適用!3.邏輯代數(shù)的基本定律第30頁,共190頁，2024年2月25日，星期天A+AB=A證明：A+AB=A(1+B)=A?1=A利用運(yùn)算規(guī)則可以對邏輯式進(jìn)行化簡。例如：被吸收吸收律第31頁,共190頁，2024年2月25日，星期天可以用列真值表的方法證明：反演律第32頁,共190頁，2024年2月25日，星期天

1+1=？思考1+1=？十進(jìn)制運(yùn)算：1+1=2邏輯運(yùn)算：1+1=1二進(jìn)制運(yùn)算1+1=10第33頁,共190頁，2024年2月25日，星期天4.幾種常用的邏輯運(yùn)算“與”、“或”、“非”是三種基本的邏輯關(guān)系，任何其它的邏輯關(guān)系都可以以它們?yōu)榛A(chǔ)表示。與非：條件A、B、C都具備，則F不發(fā)生。&ABCF或非：條件A、B、C任一具備，則F不發(fā)生。1ABCF第34頁,共190頁，2024年2月25日，星期天異或：輸入不同時(shí)，輸出為“1”，輸入相同時(shí)，輸出為“0”=1AB同或：輸入不同時(shí)，輸出為“0”，輸入相同時(shí)，輸出為“1”=1ABF第35頁,共190頁，2024年2月25日，星期天9.2.2邏輯函數(shù)及其表示法1、邏輯函數(shù)任何一個具體的邏輯因果關(guān)系都可以用一個確定的邏輯函數(shù)來描述。2、邏輯函數(shù)的表示法邏輯函數(shù)式把邏輯函數(shù)的輸入、輸出關(guān)系寫成與、或、非等邏輯運(yùn)算的組合式，即邏輯代數(shù)式，稱為邏輯函數(shù)式，我們通常采用“與或”的形式。比如：ABCCBACBACBACBAF++++=第36頁,共190頁，2024年2月25日，星期天邏輯圖把相應(yīng)的邏輯關(guān)系用邏輯符號和連線表示出來。&AB&CD1FF=AB+CD第37頁,共190頁，2024年2月25日，星期天邏輯狀態(tài)表將輸入、輸出的所有可能狀態(tài)一一對應(yīng)地列出第38頁,共190頁，2024年2月25日，星期天n個變量可以有2n個組合，一般按二進(jìn)制的順序，輸出與輸入狀態(tài)一一對應(yīng)，列出所有可能的狀態(tài)。注意！第39頁,共190頁，2024年2月25日，星期天ACBF00001000101110011010111100001111ABCBACCBABCAF=+++3.邏輯函數(shù)表示形式的轉(zhuǎn)換（1）由真值表轉(zhuǎn)換到與或表達(dá)式第一步：取真值表中函數(shù)值為“1”的各項(xiàng)，將變量寫成“與”的形式；（變量為1，取其本身，變量為0，取其反）第二步：將各項(xiàng)寫成“或”的形式第40頁,共190頁，2024年2月25日，星期天（2）由邏輯表達(dá)式轉(zhuǎn)換到真值表第一步：把邏輯表達(dá)式中變量的各種取值組合有序地添入真值表中；（有n個變量時(shí)，變量的取值組合有2n個）ABF001001110110第二步：計(jì)算出變量的各種取值組合對應(yīng)的函數(shù)值，并添入表中。（3）邏輯表達(dá)式與邏輯圖的轉(zhuǎn)換前面已經(jīng)提到，在此不再重復(fù)第41頁,共190頁，2024年2月25日，星期天9.2.3邏輯函數(shù)的化簡

在實(shí)現(xiàn)同一邏輯功能的前提下，邏輯式越簡單，則需要門的數(shù)量越少，電路越簡單。所以邏輯式的化簡是分析和設(shè)計(jì)邏輯電路必不可少的步驟?；啠海?）根據(jù)邏輯代數(shù)的運(yùn)算法則將邏輯式的項(xiàng)數(shù)減少，將每一項(xiàng)中的變量減少。（2）根據(jù)要求將邏輯式轉(zhuǎn)換為需要的邏輯運(yùn)算形式。如：“與非與非表達(dá)式”。第42頁,共190頁，2024年2月25日，星期天用與非門實(shí)現(xiàn)=第43頁,共190頁，2024年2月25日，星期天例1：反演配項(xiàng)被吸收被吸收1．應(yīng)用邏輯代數(shù)運(yùn)算法則化簡第44頁,共190頁，2024年2月25日，星期天例2：反變量吸收提出AB=1提出A第45頁,共190頁，2024年2月25日，星期天？AB=ACB=C?A+B=A+CB=C?請注意與普通代數(shù)的區(qū)別！第46頁,共190頁，2024年2月25日，星期天用與非門實(shí)現(xiàn)下列邏輯關(guān)系，畫出邏輯圖F=AB+AC=AB+AC=AB·AC&B&CF例3&A&&第47頁,共190頁，2024年2月25日，星期天把邏輯函數(shù)的輸入、輸出關(guān)系寫成與、或、非等邏輯運(yùn)算的組合式，即邏輯代數(shù)式，稱為邏輯函數(shù)式，我們通常采用“與或”的形式。比如：若表達(dá)式中的乘積包含了所有變量的原變量或反變量，則這一項(xiàng)稱為最小項(xiàng)，上式中每一項(xiàng)都是最小項(xiàng)。若兩個最小項(xiàng)只有一個變量以原、反區(qū)別，稱它們邏輯相鄰。2、應(yīng)用卡諾圖化簡（1）最小項(xiàng)與邏輯相鄰第48頁,共190頁，2024年2月25日，星期天邏輯相鄰邏輯相鄰的項(xiàng)可以合并，消去一個因子第49頁,共190頁，2024年2月25日，星期天（2）卡諾圖

所謂卡諾圖，就是和變量的最小項(xiàng)對應(yīng)的按一定規(guī)則排列的方格圖，每一小方格填入一個最小項(xiàng)。n個輸入變量有2n個最小項(xiàng)，卡諾圖也就有2n個小方格，在卡諾圖的行和列分別標(biāo)出變量及其狀態(tài)注意：變量狀態(tài)的次序是00，01，11，10為了保證卡諾圖中的各最小項(xiàng)之間邏輯相鄰第50頁,共190頁，2024年2月25日，星期天ABC0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1對應(yīng)的最小項(xiàng)及其編號最小項(xiàng)編號第51頁,共190頁，2024年2月25日，星期天mo

m2m1

m30 101AB二變量卡諾圖AB0 101第52頁,共190頁，2024年2月25日，星期天mo

m2m6

m4m1

m3m7

m50001111001BCA三變量卡諾圖0001111001BCA第53頁,共190頁，2024年2月25日，星期天0001111000011110CDAB四變量卡諾圖第54頁,共190頁，2024年2月25日，星期天畫法：根據(jù)邏輯式或真值表畫出卡諾圖將邏輯式中的最小項(xiàng)或真值表中取“1”的最小項(xiàng)用“1”填入卡諾圖中相應(yīng)的小方格內(nèi)。邏輯式原變量為“1”；反變量為“0”第55頁,共190頁，2024年2月25日，星期天例4：BCA00011110011111第56頁,共190頁，2024年2月25日，星期天例5：CDAB0001111000011110邏輯表達(dá)式不是最小項(xiàng)的形式，化成最小項(xiàng)后，再畫卡諾圖111111111111111111第57頁,共190頁，2024年2月25日，星期天例6：BCA00011110011111根據(jù)下面的真值表畫出卡諾圖ABCF00000010010001111000101111011111第58頁,共190頁，2024年2月25日，星期天將卡諾圖中所有取值為“1”的相鄰小方格圈成矩形或方形，然后合并化簡。（3）應(yīng)用卡諾圖化簡化簡的原則：方法：

將取值為1的相鄰小方格圈成矩形或方形;所圈小方格的個數(shù)為2n

個

相鄰是指幾何相鄰或同行的最左端和最右端，同列的最上方和最下方相鄰項(xiàng)合并圈的個數(shù)應(yīng)最少，圈內(nèi)小方格的個數(shù)盡可能多，每圈一個新圈時(shí)，至少包含一個新項(xiàng)第59頁,共190頁，2024年2月25日，星期天CDAB0001111000011110例7：1111111111F=第60頁,共190頁，2024年2月25日，星期天例8：BCA00011110011111根據(jù)下面的真值表畫出卡諾圖并化簡ABCF00000010010101111000101111001111F=第61頁,共190頁，2024年2月25日，星期天例8：BCA00011110011111Y=第62頁,共190頁，2024年2月25日，星期天例9：CDAB0001111000011110111111111111111111Y=第63頁,共190頁，2024年2月25日，星期天邏輯門電路門電路是用以實(shí)現(xiàn)邏輯關(guān)系的電子電路。門電路主要有：與門、或門、非門、與非門、或非門、異或門等。在數(shù)字電路中，一般用高電平代表1、低電平平代表0，即所謂的正邏輯系統(tǒng)。100V只要能判斷高低電平即可只要能判斷高低電平即可9.3邏輯門電路第64頁,共190頁，2024年2月25日，星期天9.3.1分立元件門電路二極管與門FVD1VD2AB+12V&ABF第65頁,共190頁，2024年2月25日，星期天二極管或門FVD1VD2AB-12V1ABF第66頁,共190頁，2024年2月25日，星期天R1VDR2AF+12V+3V三極管非門AF1第67頁,共190頁，2024年2月25日，星期天R1VDR2F+12V+3V三極管非門VD1VD2AB+12V二極管與門與非門&ABF第68頁,共190頁，2024年2月25日，星期天分立元件門電路缺點(diǎn)1）體積大、工作不可靠。2）需要不同電源。3）各種門的輸入、輸出電平不匹配。集成門電路與分離元件電路相比，集成電路具有體積小、可靠性高、速度快的特點(diǎn)，而且輸入、輸出電平匹配，所以早已廣泛采用。根據(jù)電路內(nèi)部的結(jié)構(gòu)，可分為DTL、TTL、HTL、CMOS管集成門電路。第69頁,共190頁，2024年2月25日，星期天TTL與非門的外形1234561413121110987&&&&1.TTL門電路雙列直插式74LS009.3.2集成邏輯門電路第70頁,共190頁，2024年2月25日，星期天1）電壓傳輸特性TTL與非門的特性和技術(shù)參數(shù)測試電路&+5Vuiu0第71頁,共190頁，2024年2月25日，星期天u0(V)ui(V)123UOH(3.6V)UOL(0.3V)傳輸特性曲線u0(V)ui(V)123UOH“1”UOL(0.3V)閾值UT=1.4V理想的傳輸特性輸出高電平輸出低電平第72頁,共190頁，2024年2月25日，星期天（1）輸出高電平UOH、輸出低電平UOLUOH2.4VUOL

0.4V便認(rèn)為合格。

典型值UOH=3.6VUOL

=0.3V2）主要參數(shù)UOH(3.6V)(0.3V)UOL（2）輸入高電平UIH、

輸入低電平UILu0(V)ui(V)123UILUIHUoffUon典型值UIH=3.6VUIL

0.3V

開門電平Uon=UIH（min）關(guān)門電平Uoff=UIL（max）典型值Uon=1.8VUoff

=0.8V

第73頁,共190頁，2024年2月25日，星期天（3）閾值電壓UTui<UT時(shí)，認(rèn)為ui是低電平。ui>UT時(shí)，認(rèn)為ui是高電平。UT=1.4Vu0(V)ui(V)123UOHUOL閾值UT=1.4V第74頁,共190頁，2024年2月25日，星期天（4）抗干擾容限（噪聲容限）低電平噪聲容限：

UNL=Uoff-UIL高電平噪聲容限：

UNH=UIH-Uonu0(V)ui(V)123UOH(3.4V)(0.3V)UOLUILUIHUoffUonUNLUNH第75頁,共190頁，2024年2月25日，星期天（5）扇出系數(shù)&&？前后級之間電流的聯(lián)系門電路輸出驅(qū)動同類門的個數(shù)第76頁,共190頁，2024年2月25日，星期天（6）平均傳輸時(shí)間tuiotuoo50%50%tpd1tpd2平均傳輸時(shí)間第77頁,共190頁，2024年2月25日，星期天1、懸空的輸入端相當(dāng)于接高電平。2、為了防止干擾，可將懸空的輸入端接高電平。注意！第78頁,共190頁，2024年2月25日，星期天2.MOS門電路MOS反相器0UDSIDuiuoUCCR負(fù)載線ui=“1”ui=“0”uo=“0”uo=“1”第79頁,共190頁，2024年2月25日，星期天uiuoUDDuiuoUDD實(shí)際結(jié)構(gòu)等效結(jié)構(gòu)負(fù)載管驅(qū)動管第80頁,共190頁，2024年2月25日，星期天CMOS反相器UDDSVT2DVT1AFNMOS管PMOS管CMOS電路第81頁,共190頁，2024年2月25日，星期天UDDSVT2DVT1AFA=0截止導(dǎo)通F=“１”工作原理：第82頁,共190頁，2024年2月25日，星期天UDDSVT2DVT1AFA=１導(dǎo)通截止F=“０”工作原理：第83頁,共190頁，2024年2月25日，星期天VTN1UDDSDVTP2VTP1VTN2ABFA=0B=0截止導(dǎo)通F=1CMOS與非門第84頁,共190頁，2024年2月25日，星期天VTN1UDDSDVTP2VTP1VTN2ABFA=0B=1截止導(dǎo)通F=1第85頁,共190頁，2024年2月25日，星期天VTN1UDDSDVTP2VTP1VTN2ABFA=1B=0截止導(dǎo)通F=1第86頁,共190頁，2024年2月25日，星期天VTN1UDDSDVTP2VTP1VTN2ABFA=1B=1導(dǎo)通F=0截止第87頁,共190頁，2024年2月25日，星期天ABF001110011011CMOS電路的優(yōu)點(diǎn)：１、靜態(tài)功耗小。２、允許電源電壓范圍寬（318V）。3、扇出系數(shù)大，抗噪容限大。第88頁,共190頁，2024年2月25日，星期天符號低電平起作用&ABFENE功能表E=1E=03.三態(tài)輸出與非門符號功能表高電平起作用&ABFENE第89頁,共190頁，2024年2月25日，星期天０１０三態(tài)門主要作為TTL電路與總線間的接口電路用途：E1、E2、E3分時(shí)接入高電平E1E2E3公用總線&ABEN&ABEN&ABEN第90頁,共190頁，2024年2月25日，星期天9.3.3對集成門電路輸入、輸出端的處理1、多余輸入端的處理：TTL：懸空（易引入干擾）直接接+UCC通過合適電阻接+UCCCMOS：直接接+UDD不許懸空！2、輸出端的連接：（三態(tài)門、OC門除外）輸出端不能并聯(lián)！輸出端不能接地！輸出端不能直接接電源??！第91頁,共190頁，2024年2月25日，星期天3、輸入電壓范圍：uiUCC（UDD）+0.5V-0.5V≤≤4、供電電源的選用：TTL：UCC=5~5.5V對電源要求高CMOS：UDD=3~18V對電源適應(yīng)范圍寬第92頁,共190頁，2024年2月25日，星期天概述邏輯電路組合邏輯電路時(shí)序邏輯電路當(dāng)前的輸出僅取決于當(dāng)前的輸入除與當(dāng)前輸入有關(guān)外還與原狀態(tài)有關(guān)9.4組合邏輯電路的分析與設(shè)計(jì)第93頁,共190頁，2024年2月25日，星期天3、列出輸入輸出狀態(tài)表并得出結(jié)論。9.4.1組合邏輯電路分析

分析步驟：電路結(jié)構(gòu)輸入輸出之間的邏輯關(guān)系1、由給定的邏輯圖寫出邏輯關(guān)系表達(dá)式。4、根據(jù)輸入輸出狀態(tài)表判斷邏輯功能。2、運(yùn)用邏輯代數(shù)對邏輯式進(jìn)行化簡或變換。第94頁,共190頁，2024年2月25日，星期天例10：分析下圖的邏輯功能。

&&&ABF11第95頁,共190頁，2024年2月25日，星期天狀態(tài)表相同為“1”不同為“0”同或門=1第96頁,共190頁，2024年2月25日，星期天例11：分析下圖的邏輯功能。

&&&&ABF第97頁,共190頁，2024年2月25日，星期天狀態(tài)表相同為“0”不同為“1”異或門=1F第98頁,共190頁，2024年2月25日，星期天例12：分析下圖的邏輯功能。

&2&3&4AMB1F=101被封鎖11第99頁,共190頁，2024年2月25日，星期天&2&3&4AMB1F=010被封鎖1選通電路第100頁,共190頁，2024年2月25日，星期天9.4.2組合邏輯電路設(shè)計(jì)任務(wù)要求最簡單的邏輯電路1、指定實(shí)際問題的邏輯含義，列出邏輯狀態(tài)表。分析步驟：2、根據(jù)狀態(tài)表，寫出邏輯式。3、用邏輯代數(shù)對邏輯式進(jìn)行化簡或變換。4、根據(jù)化簡、變換后的邏輯式畫出邏輯圖。第101頁,共190頁，2024年2月25日，星期天例13：設(shè)計(jì)三人表決電路（A、B、C）。每人一個按鍵，如果同意則按下，不同意則不按。結(jié)果用指示燈表示，多數(shù)同意時(shí)指示燈亮，否則不亮。1)、首先指明邏輯符號取“0”、“1”的含義。三個按鍵A、B、C按下時(shí)為“1”，不按時(shí)為“0”。輸出是F，多數(shù)贊成時(shí)是“1”，否則是“0”。2)、根據(jù)題意列出邏輯狀態(tài)表。第102頁,共190頁，2024年2月25日，星期天邏輯狀態(tài)表ACBF000010001011100110101111000011113)根據(jù)狀態(tài)表，寫出邏輯式。（1）取結(jié)果為“1”的項(xiàng)，將輸入變量寫成“與”的形式；（變量為1，取原變量，變量為0，取反變量）ABCBACCBABCAF=+++4)、化簡邏輯式。（2）將各項(xiàng)寫成“或”的形式第103頁,共190頁，2024年2月25日，星期天ABCBACCBABCAF=+++BCA+BCA+ABCBACCBA++BCA+==ABC++CBABCA+BCA+BCABAC+=+ABC+)(A+BAC+)(BACB+)(C=BC++ACAB第104頁,共190頁，2024年2月25日，星期天BCA00011110011111ABCBACCBABCAF=+++用卡諾圖化簡：F=第105頁,共190頁，2024年2月25日，星期天5)、根據(jù)邏輯表達(dá)式畫出邏輯圖。&1&&ABBCF第106頁,共190頁，2024年2月25日，星期天&&&&ABCF若用與非門實(shí)現(xiàn)第107頁,共190頁，2024年2月25日，星期天設(shè)計(jì)一個二進(jìn)制加法器11011001+如：A=1101,B=1001,計(jì)算A+B011010011進(jìn)位信號和二進(jìn)制加法運(yùn)算的基本規(guī)則：（2）最低位是兩個最低位數(shù)的疊加，不需考慮進(jìn)位。（3）其余各位都是三個數(shù)相加，包括加數(shù)、被加數(shù)和低位來的進(jìn)位信號。（4）任何位相加都產(chǎn)生兩個結(jié)果：本位和、向高位的進(jìn)位信號。（1）逢二進(jìn)一。例14：第108頁,共190頁，2024年2月25日，星期天一、半加器的設(shè)計(jì)：0+0=00+1=11+0=11+1=10兩個1位二進(jìn)制數(shù)相加，有4種情況；任務(wù)要求：實(shí)現(xiàn)不考慮低位進(jìn)位時(shí)的兩個一位二進(jìn)制數(shù)相加。第109頁,共190頁，2024年2月25日，星期天（1）確定輸入、輸出變量輸入變量：A---加數(shù)；B---被加數(shù)；輸出變量：S---本位和；C---進(jìn)位。邏輯狀態(tài)表（2）列邏輯狀態(tài)表第110頁,共190頁，2024年2月25日，星期天邏輯狀態(tài)表（3）寫邏輯表達(dá)式第111頁,共190頁，2024年2月25日，星期天用異或門構(gòu)成邏輯符號=1&ABSCABCS

CO第112頁,共190頁，2024年2月25日，星期天用與非門實(shí)現(xiàn)畫出邏輯圖由邏輯式知，需七個門&&&AB&&&&SC第113頁,共190頁，2024年2月25日，星期天化簡后，可得S&&&&AB&C第114頁,共190頁，2024年2月25日，星期天（2）全加器輸入：

Ai---加數(shù)；Bi---被加數(shù)；Ci-1---低位的進(jìn)位；輸出：

Si---本位和；Ci---進(jìn)位。第115頁,共190頁，2024年2月25日，星期天AiBiCi-1SiCi0000000110010100110110010101011100111111邏輯狀態(tài)表第116頁,共190頁，2024年2月25日，星期天半加和所以：第117頁,共190頁，2024年2月25日，星期天全加器邏輯圖邏輯符號Si1AiBiCi-1CiCS

CO

COAiBiCi-1sici

CICO第118頁,共190頁，2024年2月25日，星期天A1B1Ci-1s1c1

CICOA0B0Ci-1s0c0

CICOA11B10101應(yīng)用舉例：構(gòu)成兩位串行進(jìn)位全加器。“1”“0”“1”“0”“0”“1”“1”“0”“1”思考構(gòu)成四位串行二進(jìn)制加法器。第119頁,共190頁，2024年2月25日，星期天四位二進(jìn)制超前進(jìn)位全加器74LS283“0”“1”“1”“1”“1”“0”1674LS283∑3A4∑4B3A3UccGND“1”“1”B4C4∑1∑2B2A2B1A1C0A=1101B=1001“0”“0”“1”“0”“1”第120頁,共190頁，2024年2月25日，星期天補(bǔ)充：用與非門設(shè)計(jì)一個4線、2線編碼器列編碼表、邏輯式、邏輯圖第121頁,共190頁，2024年2月25日，星期天9.5常用組合邏輯模塊9.5.1編碼器編碼：賦予選定的一系列二進(jìn)制代碼以固定的含義。

編碼器：實(shí)現(xiàn)編碼功能的邏輯電路數(shù)值文字符號二進(jìn)制代碼編碼為了表示字符數(shù)字系統(tǒng)的信息第122頁,共190頁，2024年2月25日，星期天1.二進(jìn)制編碼器將一系列信號狀態(tài)編制成二進(jìn)制代碼。n個二進(jìn)制代碼（n位二進(jìn)制數(shù)）有2n種不同的組合，可以表示2n個信號。輸入：N個信號輸出：n位二進(jìn)制代碼2n

N第123頁,共190頁，2024年2月25日，星期天用與非門組成三位二進(jìn)制編碼器---八線-三線編碼器輸入：I0I7八個信號輸出：F2、F1、F0三位二進(jìn)制數(shù)因?yàn)椋?3

=81、列出狀態(tài)表（編碼表）2、寫出邏輯表達(dá)式并進(jìn)行化簡和變換3、根據(jù)化簡和變換后的邏輯式畫出邏輯圖例15：第124頁,共190頁，2024年2月25日，星期天I0I1I2I3I4I5I6I7Y2Y1Y01000000000001000000001001000000100001000001100001000100000001001010000001011000000001111編碼表第125頁,共190頁，2024年2月25日，星期天&Y2&Y1&Y01I11I61I21I31I41I51I7I1I2I3I4I5I6I7八-三線編碼器第126頁,共190頁，2024年2月25日，星期天8-3線優(yōu)先編碼器

當(dāng)待編碼的幾個信號同時(shí)為1時(shí)，應(yīng)按照事先編排好的優(yōu)先順序輸出。具有此種功能的編碼器為優(yōu)先編碼器。74LS148為8-3線優(yōu)先編碼器第127頁,共190頁，2024年2月25日，星期天輸出信號輸入信號74LS148引線排列圖14131211109812345671615UCCYSYEXI1I2I3I0I7I6I5I4Y2Y1GNDY0S（(E）74LS148輸入信號輸出信號控制端(使能輸入端)優(yōu)先擴(kuò)展輸出端選通端輸入輸出都是反變量有信號時(shí)，輸入為0，輸出的反變量組成反碼第128頁,共190頁，2024年2月25日，星期天74LS148編碼器狀態(tài)表輸入輸出S（E）I0I1I2I3I4I5I7I6Y1Y2Y0YEXYs01111111

0111111

011111

01111

0111

011

01

011111111

111011100110101100010110101001001010000111110111110000000001第129頁,共190頁，2024年2月25日，星期天在BCD碼中，十進(jìn)制數(shù)(N)D

與二進(jìn)制編碼(K3K2K1K0)B的關(guān)系可以表示為：(N)D=23

K3+22

K2+21

K1+20

K08421在BCD碼中，用四位二進(jìn)制數(shù)表示0~9十個數(shù)碼。亦稱8421碼2.二---十進(jìn)制編碼器00000001001000110110011110001001010101008421碼十進(jìn)制數(shù)0123456789第130頁,共190頁，2024年2月25日，星期天將十個狀態(tài)（對應(yīng)于十進(jìn)制的十個代碼）編制成BCD碼。十個輸入需要幾位輸出？四位輸入：I0

I9輸出：Y0

Y3列出狀態(tài)表如下：十-四線編碼器二---十進(jìn)制編碼器第131頁,共190頁，2024年2月25日，星期天編碼表0輸入Y3Y2Y1Y0I00000I10001I20010I30011I40100I50101I60110I70111I81000I91001邏輯圖略第132頁,共190頁，2024年2月25日，星期天9.5.2譯碼器1.二進(jìn)制譯碼器將輸入的一組n位二進(jìn)制碼譯成2n種電路狀態(tài)。也叫n---2n線譯碼器。譯碼器的輸入：n位二進(jìn)制代碼譯碼器的輸出：2n個高低電平信號編碼的逆過程，即將某二進(jìn)制代碼翻譯成電路的某種狀態(tài)。譯碼第133頁,共190頁，2024年2月25日，星期天雙2-4線譯碼器74LS139第134頁,共190頁，2024年2月25日，星期天2-4線譯碼器74LS139的內(nèi)部線路輸入控制端輸出&&&&A1A011111第135頁,共190頁，2024年2月25日，星期天74LS139的功能表“—”表示低電平有效。第136頁,共190頁，2024年2月25日，星期天74LS139管腳圖一片139種含兩個2-4譯碼器第137頁,共190頁，2024年2月25日，星期天利用線譯碼器分時(shí)將采樣數(shù)據(jù)送入計(jì)算機(jī)。2-4線譯碼器ABCD三態(tài)門三態(tài)門三態(tài)門三態(tài)門總線第138頁,共190頁，2024年2月25日，星期天000全為1工作原理：（以A0A1=00為例）數(shù)據(jù)2-4線譯碼器ABCD三態(tài)門三態(tài)門三態(tài)門三態(tài)門總線脫離總線第139頁,共190頁，2024年2月25日，星期天3-8線譯碼器74LS138基本功能：注意：輸出低電平有效擴(kuò)展功能：利用控制端S1、S2、S3實(shí)現(xiàn)級聯(lián)功能當(dāng)A2A1A0=000時(shí)，Y0=0，其它為1當(dāng)A2A1A0=001時(shí)，Y1=0，其它為1當(dāng)A2A1A0=010時(shí)，Y2=0，其它為1當(dāng)A2A1A0=111時(shí)，Y7=0，其它為1….74LS138A2A0A1S1S2S3Y7Y6Y5Y4Y3Y2Y1Y0第140頁,共190頁，2024年2月25日，星期天由邏輯式得真值表第141頁,共190頁，2024年2月25日，星期天1&S1S2S3S其中（當(dāng)S=1時(shí)）….m0~m7為A2A1A0的8個最小項(xiàng)功能分析：74LS138是最小項(xiàng)非的譯碼第142頁,共190頁，2024年2月25日，星期天譯碼器的擴(kuò)展74LS138A2A0A1S1S2S3Y7Y6Y5Y4Y3Y2Y1Y074LS138A2A0A1S1S2S3Y7Y6Y5Y4Y3Y2Y1Y0A3A2A1A0A3A2A1A0=0000~0111A3A2A1A0=1000~1111Y7Y6Y5Y4Y3Y2Y1Y0Y15Y14Y13Y12Y11Y10Y9Y81第143頁,共190頁，2024年2月25日，星期天利用中規(guī)模組件設(shè)計(jì)組合電路中規(guī)模組件都是為了實(shí)現(xiàn)專門的邏輯功能而設(shè)計(jì)，但是通過適當(dāng)?shù)倪B接，可以實(shí)現(xiàn)一般的邏輯功能。用中規(guī)模組件設(shè)計(jì)邏輯電路，可以減少連線、提高可靠性。下面介紹用譯碼器設(shè)計(jì)組合邏輯電路的方法。第144頁,共190頁，2024年2月25日，星期天用中規(guī)模集成模塊譯碼器實(shí)現(xiàn)組合邏輯功能有n個地址輸入端的譯碼器，有2n個信號輸出端。即每一個信號輸出端與n個輸入變量的每一個最小項(xiàng)一一對應(yīng)1、確定邏輯表達(dá)式中的各個最小項(xiàng)（或者是邏輯狀態(tài)表中結(jié)果為1的各個最小項(xiàng)）。步驟：2、先將輸入變量接在地址輸入端，再把與上步中確定的最小項(xiàng)對應(yīng)的譯碼器的輸出端適當(dāng)連接，就可以實(shí)現(xiàn)組合邏輯功能。最小項(xiàng)中的原變量為“1”，反變量為“0”；則最小項(xiàng)對應(yīng)的二進(jìn)制的代碼按權(quán)展開后的結(jié)果與譯碼器的輸出端的下標(biāo)對應(yīng)。第145頁,共190頁，2024年2月25日，星期天例16：利用CT74LS138型3-8線譯碼器實(shí)現(xiàn)邏輯函數(shù)Y=AB+BC+CA變換Y6Y7Y3Y5第146頁,共190頁，2024年2月25日，星期天CT74LS138A2A0A1S1S2S3Y7Y6Y5Y4Y3Y2Y1Y0ABC&Y“1”總結(jié)用n位地址輸入的譯碼器，可以產(chǎn)生任何一種輸入變量數(shù)不大于n的組合邏輯函數(shù)。第147頁,共190頁，2024年2月25日，星期天邏輯狀態(tài)表例17：利用CT74LS138型3-8線譯碼器實(shí)現(xiàn)全加器aibici-1sici0000000110010100110110010101011100111111第148頁,共190頁，2024年2月25日，星期天第149頁,共190頁，2024年2月25日，星期天CT74LS138A2A0A1S1S2S3Y7Y6Y5Y4Y3Y2Y1Y0ABCi-1Ci“1”&&Si第150頁,共190頁，2024年2月25日，星期天（2）顯示譯碼器二-十進(jìn)制編碼顯示譯碼器顯示器件在數(shù)字系統(tǒng)中，常常需要將運(yùn)算結(jié)果用人們習(xí)慣的十進(jìn)制顯示出來，這就要用到顯示譯碼器。顯示器件：常用的是七段顯示器件abcdefg第151頁,共190頁，2024年2月25日，星期天接法：共陰極：共陽極：“1”亮，“0”不亮abcdefgabcdefg+5V“0”亮，“1”不亮各段加正向電壓導(dǎo)通，發(fā)光;各段加反向電壓截止，不發(fā)光各段加反向電壓導(dǎo)通，發(fā)光;各段加正向電壓截止，不發(fā)光第152頁,共190頁，2024年2月25日，星期天七段顯示譯碼表abcdfg

A3A2A1A0

abcdefg

00001111110

00010110000

01000110011e（共陰極接法）

01010111011

01101011111

01111110010

00111111001

00101101101

10001111111

100111110110912345678第153頁,共190頁，2024年2月25日，星期天顯示譯碼器：CT7449的管腳圖消隱控制端114CT7449A1A2A3A0eabcdfgUccGNDBI第154頁,共190頁，2024年2月25日，星期天完整的功能表請參考相應(yīng)的參考書。功能表（簡表）輸入輸出顯示DABIag10XXXX0000000消隱8421碼譯碼顯示字型CT7449與七段顯示器件的連接：abfcdegA3A2A1A0abfcdegCT7449第155頁,共190頁，2024年2月25日，星期天數(shù)據(jù)輸入端輸出端9.5.3數(shù)據(jù)分配器&&&&A1A011DY0Y1Y2Y3功能：使一路輸入信號可以從多路輸出。分配控制端第156頁,共190頁，2024年2月25日，星期天DY311DY210DY101DY000數(shù)據(jù)分配A1A0功能表第157頁,共190頁，2024年2月25日，星期天9.5.4數(shù)據(jù)選擇器從一組數(shù)據(jù)中選擇一路信號進(jìn)行傳輸?shù)碾娐?，稱為數(shù)據(jù)選擇器。A0A1D3D2D1D0W控制信號輸入信號輸出信號數(shù)據(jù)選擇器類似一個多投開關(guān)。選擇哪一路信號由相應(yīng)的一組控制信號控制。第158頁,共190頁，2024年2月25日，星期天從n個數(shù)據(jù)中選擇一路傳輸，稱為n選一數(shù)據(jù)選擇器。若被選擇數(shù)據(jù)為m位，則稱為m位n選一數(shù)據(jù)選擇器。W3X3Y3W2X2Y2W1X1Y1W0X0Y0A控制信號四位二選一選擇器第159頁,共190頁，2024年2月25日，星期天使能控制端輸出端數(shù)據(jù)輸入端選擇控制端雙四選一集成數(shù)據(jù)選擇器74LS153UCC141312111098123456716152EA02D12D22D32D01D21D3A11E1D01WGND2W1D174LS153管腳圖選擇控制端數(shù)據(jù)輸入端輸出端使能控制端第160頁,共190頁，2024年2月25日，星期天數(shù)據(jù)輸入端電路圖選擇控制端使能控制端輸出端WA1A0&&&&111

1D0D1D2D3E第161頁,共190頁，2024年2月25日，星期天WA1A0&&&&111

1D0D1D2D3E1000100111111110D0D0第162頁,共190頁，2024年2月25日，星期天D1WA1A0&&&&111

1D0D1D2D3E1000110111010111D1第163頁,共190頁，2024年2月25日，星期天WA1A0&&&&111

1D0D1D2D3E0100000第164頁,共190頁，2024年2月25日，星期天四選一集成數(shù)據(jù)選擇器CT74153輸入輸出A1A0WXX10000D0010D1100D2110D3功能表控制端第165頁,共190頁，2024年2月25日，星期天八選一集成數(shù)據(jù)選擇器74LS151功能表

第166頁,共190頁，2024年2月25日，星期天用兩片74LS151構(gòu)成十六選一數(shù)據(jù)選擇器=0D0D7=1D0D7???D0D7???A0A1A2???D0D7???A0A1A2&A0A1A2A3D8D15

D0D7

1第167頁,共190頁，2024年2月25日，星期