存儲(chǔ)器系統(tǒng)-課件

匯編語(yǔ)言程序設(shè)計(jì)

第三章存儲(chǔ)器系統(tǒng)2020/12/271匯編語(yǔ)言程序設(shè)計(jì)

第三章存儲(chǔ)器系統(tǒng)2020/12/27第三章存儲(chǔ)器系統(tǒng)3.1存儲(chǔ)器系統(tǒng)概述2020/12/272第三章存儲(chǔ)器系統(tǒng)3.1存儲(chǔ)器系統(tǒng)概述2020/12/2精品資料精品資料你怎么稱(chēng)呼老師？如果老師最后沒(méi)有總結(jié)一節(jié)課的重點(diǎn)的難點(diǎn)，你是否會(huì)認(rèn)為老師的教學(xué)方法需要改進(jìn)？你所經(jīng)歷的課堂，是講座式還是討論式？教師的教鞭“不怕太陽(yáng)曬，也不怕那風(fēng)雨狂，只怕先生罵我笨，沒(méi)有學(xué)問(wèn)無(wú)顏見(jiàn)爹娘……”“太陽(yáng)當(dāng)空照，花兒對(duì)我笑，小鳥(niǎo)說(shuō)早早早……”存儲(chǔ)器系統(tǒng)-ppt課件4/3/20245

存儲(chǔ)器處于現(xiàn)代計(jì)算機(jī)的中心地位2020/12/2754/2/20245

存儲(chǔ)器處于現(xiàn)代計(jì)算機(jī)的中心地位2020/4/3/20246隨著計(jì)算機(jī)系統(tǒng)處理能力提高，速度加快，對(duì)存儲(chǔ)器系統(tǒng)也提出了更高的要求。容量大，速度快，價(jià)格低。（矛盾的要求）存儲(chǔ)系統(tǒng)的速度接近存取速度最快的存儲(chǔ)器，存儲(chǔ)容量與容量最大的存儲(chǔ)器相等或接近，單位容量的價(jià)格接近最便宜的存儲(chǔ)器。設(shè)計(jì)分層次的存儲(chǔ)器系統(tǒng)體系，對(duì)用戶(hù)透明，綜合考慮容量、速度、價(jià)格，建立合理的存儲(chǔ)組合，滿(mǎn)足系統(tǒng)對(duì)存儲(chǔ)器在性能和價(jià)格方面的要求。計(jì)算機(jī)系統(tǒng)存儲(chǔ)器的要求

2020/12/2764/2/20246隨著計(jì)算機(jī)系統(tǒng)處理能力提高，速度加快，對(duì)存4/3/20247訪存局部性原理：時(shí)間局部性；空間局部性。層次化存儲(chǔ)系統(tǒng)將計(jì)算機(jī)訪問(wèn)頻繁的數(shù)據(jù)存放在速度較高（單位價(jià)格也較高）的存儲(chǔ)器中，將不頻繁訪問(wèn)的數(shù)據(jù)存放在速度較慢但價(jià)格較低的存儲(chǔ)介質(zhì)中。設(shè)計(jì)合理的算法和操作系統(tǒng)調(diào)度機(jī)制，保證性能。計(jì)算機(jī)系統(tǒng)存儲(chǔ)器的設(shè)計(jì)

2020/12/2774/2/20247訪存局部性原理：計(jì)算機(jī)系統(tǒng)存儲(chǔ)器的設(shè)計(jì)24/3/20248存儲(chǔ)器的相關(guān)概念存儲(chǔ)元存儲(chǔ)單元2020/12/2784/2/20248存儲(chǔ)器的相關(guān)概念存儲(chǔ)元存儲(chǔ)單元2020/14/3/202491、存儲(chǔ)容量（MemoryCapacity）存儲(chǔ)器由若干“存儲(chǔ)單元”組成，每一單元存放一個(gè)“字節(jié)”的信息。1字節(jié)（BYTE）即為8位二進(jìn)制數(shù)；2字節(jié)即為1個(gè)“字”（WORD）；4字節(jié)即為1個(gè)“雙字”（DWORD）。存儲(chǔ)容量以K為單位，1K容量為1024個(gè)單元1M=1024K=1024×1024單元1G=1024M1T=1024G一、計(jì)算機(jī)系統(tǒng)存儲(chǔ)器的主要性能指標(biāo)

2020/12/2794/2/202491、存儲(chǔ)容量（MemoryCapacit4/3/2024102、存取時(shí)間（MemoryAccessTime）；一次操作完成時(shí)間

3、存儲(chǔ)周期（MemoryCycleTime）；連續(xù)兩次操作最小間隔（與存取時(shí)間有區(qū)別）4、可靠性（Reliability）；5、功耗與集成度（PowerLossandIntegrationLevel）；6、性能價(jià)格比（CostPerformance）；7、存取寬度（AccessWidth）：存儲(chǔ)總線寬度，即CPU或I/O一次存取數(shù)據(jù)的位數(shù)或字節(jié)數(shù)。一、計(jì)算機(jī)系統(tǒng)存儲(chǔ)器的主要性能指標(biāo)

2020/12/27104/2/2024102、存取時(shí)間（MemoryAccess4/3/202411二、存儲(chǔ)器分類(lèi)1、 按存儲(chǔ)介質(zhì)分

半導(dǎo)體存儲(chǔ)器：用半導(dǎo)體器件組成的存儲(chǔ)器；

磁表面存儲(chǔ)器：用磁性材料做成的存儲(chǔ)器。2、 按存儲(chǔ)器的讀寫(xiě)功能分

只讀存儲(chǔ)器（ROM）：存儲(chǔ)的內(nèi)容是固定不變的，只能讀出而不能寫(xiě)入的半導(dǎo)體存儲(chǔ)器；

隨機(jī)讀寫(xiě)存儲(chǔ)器（RAM）：既能讀出又能寫(xiě)入的半導(dǎo)體存儲(chǔ)器。3、 按存儲(chǔ)器在計(jì)算機(jī)系統(tǒng)中的作用分

根據(jù)存儲(chǔ)器在計(jì)算機(jī)系統(tǒng)中所起的作用，可分為：

主存、輔存、高速緩沖存儲(chǔ)器、控制存儲(chǔ)器等。2020/12/27114/2/202411二、存儲(chǔ)器分類(lèi)1、 按存儲(chǔ)介質(zhì)分2、 按4/3/202412磁介質(zhì)存儲(chǔ)器1、 磁芯存儲(chǔ)器 早期的計(jì)算機(jī)系統(tǒng)使用磁環(huán)（磁芯）作為系統(tǒng)的主存儲(chǔ)器。在磁環(huán)中心穿過(guò)導(dǎo)線，控制導(dǎo)線中電流的方向，實(shí)現(xiàn)0，1信號(hào)的寫(xiě)入；通過(guò)對(duì)讀信號(hào)的不同感應(yīng)，讀出存儲(chǔ)的信息。體積大，工藝復(fù)雜，制造成本高，可靠性低，讀寫(xiě)速度慢。2、磁表面存儲(chǔ)器

在金屬或玻璃，塑料等材料表面使用磁性材料做成的存儲(chǔ)器。主要有磁帶，磁盤(pán)（硬盤(pán)，軟盤(pán)）等。容量大，但存取速度慢，一般作為外部存儲(chǔ)器。磁介質(zhì)存儲(chǔ)器：利用磁性材料的磁滯留特性（磁滯回線），實(shí)現(xiàn)對(duì)0，1信號(hào)的存儲(chǔ)。2020/12/27124/2/202412磁介質(zhì)存儲(chǔ)器1、 磁芯存儲(chǔ)器磁介質(zhì)存儲(chǔ)器4/3/202413半導(dǎo)體存儲(chǔ)器的分類(lèi)2020/12/27134/2/202413半導(dǎo)體存儲(chǔ)器的分類(lèi)2020/12/2714/3/2024141、RAM（隨機(jī)訪問(wèn)存儲(chǔ)器）：

靜態(tài)RAM：集成度低，信息穩(wěn)定，讀寫(xiě)速度快；

動(dòng)態(tài)RAM：集成度高，容量大，缺點(diǎn)是信息存儲(chǔ)不穩(wěn)定，只能保持幾個(gè)毫秒，為此要不斷進(jìn)行“信息再生”，即進(jìn)行“定時(shí)刷新”操作；

內(nèi)存條：由于動(dòng)態(tài)RAM集成度高，價(jià)格較便宜，在微機(jī)系統(tǒng)中使用的動(dòng)態(tài)RAM組裝在一個(gè)條狀的印刷板上。系統(tǒng)配有動(dòng)態(tài)RAM刷新控制電路，不斷對(duì)所存信息進(jìn)行“再生”。2020/12/27144/2/2024141、RAM（隨機(jī)訪問(wèn)存儲(chǔ)器）：2020/4/3/2024152、ROM：只讀存儲(chǔ)器，所存信息只能讀出，不能寫(xiě)入。只讀存儲(chǔ)器定義優(yōu)點(diǎn)缺點(diǎn)掩膜式ROM數(shù)據(jù)在芯片制造過(guò)程中就確定可靠性和集成度高，價(jià)格便宜不能重寫(xiě)一次編程(PROM)用戶(hù)可自行改變產(chǎn)品中某些存儲(chǔ)元可以根據(jù)用戶(hù)需要編程只能一次性改寫(xiě)多次編程(EPROM)(EEPROM)可以用紫外光照射或電擦除原來(lái)的數(shù)據(jù)，然后再重新寫(xiě)入新的數(shù)據(jù)可以多次改寫(xiě)ROM中的內(nèi)容2020/12/27154/2/2024152、ROM：只讀存儲(chǔ)器定義優(yōu)點(diǎn)缺點(diǎn)掩膜式4/3/2024163、ROM/EPROM在微機(jī)系統(tǒng)中的應(yīng)用

存放“基本輸入/輸出系統(tǒng)程序”（簡(jiǎn)稱(chēng)BIOS） BIOS是計(jì)算機(jī)最底層的系統(tǒng)管理程序，操作系統(tǒng)和用戶(hù)程序均可調(diào)用。4、高速緩沖存儲(chǔ)器Cache

Cache位于CPU與主存儲(chǔ)器之間，由高速靜態(tài)RAM組成。容量較小，為提高整機(jī)的運(yùn)行速度而設(shè)置，應(yīng)用程序不能訪問(wèn)Cache，目前Cache

常集成在CPU內(nèi)部。2020/12/27164/2/2024163、ROM/EPROM在微機(jī)系統(tǒng)中的4/3/2024175、閃速存儲(chǔ)器FlashMemory

閃速存儲(chǔ)器是一種高密度、非易失性的讀/寫(xiě)半導(dǎo)體存儲(chǔ)器，它突破了傳統(tǒng)的存儲(chǔ)器體系，改善了現(xiàn)有存儲(chǔ)器的特性。特點(diǎn)：(1)固有的非易失性；(2)廉價(jià)的高密度；(3)可直接執(zhí)行；(4)在一定條件下可重寫(xiě)入；(5)固態(tài)性能。2020/12/27174/2/2024175、閃速存儲(chǔ)器FlashMemory特4/3/202418閃速存儲(chǔ)器的工作原理電擦除和重新編程能力 閃速存儲(chǔ)器是在EPROM功能基礎(chǔ)上增加了電路的電擦除和重新編程能力。28F256A引入一個(gè)指令寄存器來(lái)實(shí)現(xiàn)這種功能。其作用是：(1)保證TTL電平的控制信號(hào)輸入；(2)在擦除和編程過(guò)程中穩(wěn)定供電；(3)最大限度的與EPROM兼容。2020/12/27184/2/202418閃速存儲(chǔ)器的工作原理電擦除和重新編程能力4/3/202419

(1)芯片技術(shù)

研究開(kāi)發(fā)高性能芯片技術(shù)。 (2)結(jié)構(gòu)技術(shù)

采用并行操作方式 雙端口存儲(chǔ)器

采用并行主存儲(chǔ)器，提高讀出并行性 多模塊交叉存儲(chǔ)器

主存儲(chǔ)器采用更高速的技術(shù)來(lái)縮短存儲(chǔ)器的讀出時(shí)間

相聯(lián)存儲(chǔ)6、高速存儲(chǔ)器

由于CPU和主存儲(chǔ)器在速度上不匹配，限制了高速計(jì)算。 為了使CPU不至因?yàn)榈却鎯?chǔ)器讀寫(xiě)操作的完成而空轉(zhuǎn)，可以采取一些加速CPU和存儲(chǔ)器之間有效傳輸?shù)奶厥獯胧?020/12/27194/2/202419 (1)芯片技術(shù)6、高速存儲(chǔ)器 由于C4/3/202420計(jì)算機(jī)存儲(chǔ)系統(tǒng)的結(jié)構(gòu)分為兩類(lèi)：馮·諾依曼結(jié)構(gòu)：程序存儲(chǔ)器和數(shù)據(jù)存儲(chǔ)器在一個(gè)存儲(chǔ)地址區(qū)間統(tǒng)一編址（80X86系列）。哈佛結(jié)構(gòu)：程序存儲(chǔ)器和數(shù)據(jù)存儲(chǔ)器在不同的存儲(chǔ)地址空間各自獨(dú)立編址（MCS51系列）。存儲(chǔ)器和I/O空間的編址存儲(chǔ)器和I/O接口統(tǒng)一編址（MCS51系列）存儲(chǔ)器和I/O接口各自獨(dú)立編址（80X86系列）三、計(jì)算機(jī)存儲(chǔ)系統(tǒng)的結(jié)構(gòu)2020/12/27204/2/202420計(jì)算機(jī)存儲(chǔ)系統(tǒng)的結(jié)構(gòu)分為兩類(lèi)：三、計(jì)算機(jī)第三章存儲(chǔ)器系統(tǒng)3.2存儲(chǔ)器結(jié)構(gòu)和原理2020/12/2721第三章存儲(chǔ)器系統(tǒng)3.2存儲(chǔ)器結(jié)構(gòu)和原理2020/12/4/3/2024221、存儲(chǔ)體

一個(gè)基本存儲(chǔ)電路只能存儲(chǔ)一個(gè)二進(jìn)制位。將基本的存儲(chǔ)電路有規(guī)則地組織起來(lái)，就是存儲(chǔ)體。存儲(chǔ)體又有不同的組織形式： 將各個(gè)字的同一位組織在一個(gè)芯片中，如：811816K*1（DRAM）； 將各個(gè)字的4位組織在一個(gè)芯片中，如：21141K*4（SRAM）； 將各個(gè)字的8位組織在一個(gè)芯片中，如：61162K*8（SRAM）。存儲(chǔ)器（芯片）結(jié)構(gòu)與存儲(chǔ)原理2020/12/27224/2/2024221、存儲(chǔ)體存儲(chǔ)器（芯片）結(jié)構(gòu)與存儲(chǔ)原理24/3/2024232、外圍電路

為了區(qū)別不同的存儲(chǔ)單元，我們給每個(gè)存儲(chǔ)單元一個(gè)編號(hào)——存儲(chǔ)地址，通過(guò)地址來(lái)選擇不同的存儲(chǔ)單元。不同的存儲(chǔ)地址是通過(guò)地址線不同狀態(tài)組合來(lái)表示的。由于集成電路設(shè)計(jì)和制造工藝水平，實(shí)際電路應(yīng)用原因，每個(gè)存儲(chǔ)器芯片能夠存儲(chǔ)的數(shù)據(jù)字節(jié)數(shù)和位數(shù)都有一定的規(guī)格。如果存儲(chǔ)容量需求超過(guò)單片存儲(chǔ)器芯片存儲(chǔ)容量，需要使用多片存儲(chǔ)器芯片組合完成。2020/12/27234/2/2024232、外圍電路2020/12/27234/3/2024242、外圍電路

由于存儲(chǔ)器芯片內(nèi)部的每個(gè)存儲(chǔ)單元都使用特定的地址線狀態(tài)組合來(lái)標(biāo)識(shí)，因此存儲(chǔ)芯片內(nèi)部必須有地址譯碼電路。當(dāng)需要使用多片存儲(chǔ)器芯片組合，實(shí)現(xiàn)大容量的存儲(chǔ)系統(tǒng)時(shí)，必須分別選擇和控制不同的存儲(chǔ)器芯片數(shù)據(jù)輸入/輸出，即外部譯碼電路。 存儲(chǔ)系統(tǒng)還需要控制讀出、寫(xiě)入操作，信號(hào)驅(qū)動(dòng)等功能，所以存儲(chǔ)系統(tǒng)中要有地址譯碼器、片選控制端、

I/O電路控制、輸出緩沖器等外圍電路。2020/12/27244/2/2024242、外圍電路2020/12/27244/3/202425(1)地址譯碼單譯碼方式——適用于小容量存儲(chǔ)器，只有一個(gè)地址譯碼器（字譯碼）。16字×4位存儲(chǔ)器譯碼電路和輸入/輸出控制地址線數(shù)據(jù)線控制線2020/12/27254/2/202425(1)地址譯碼16字×4位2020/14/3/202426雙譯碼方式——地址譯碼器分成兩個(gè)，可減少選擇線的數(shù)目（復(fù)合譯碼）。例：1024*1的存儲(chǔ)器2020/12/27264/2/202426雙譯碼方式——地址譯碼器分成兩個(gè)，可減少4/3/202427(2)驅(qū)動(dòng)器

雙譯碼結(jié)構(gòu)中，在譯碼器輸出后加驅(qū)動(dòng)器，驅(qū)動(dòng)掛在各條X方向選擇線上的所有存儲(chǔ)元電路；(3)I/O電路處于數(shù)據(jù)總線和被選用的單元之間，控制被選中的單元讀出或?qū)懭耄糯笮畔ⅲ?qū)動(dòng)，或三態(tài)隔離）。2020/12/27274/2/202427(2)驅(qū)動(dòng)器2020/12/27274/3/202428(4)片選

當(dāng)系統(tǒng)中有多個(gè)芯片時(shí)，只有當(dāng)該存儲(chǔ)器芯片的片選信號(hào)有效時(shí)，此時(shí)地址線上的地址信號(hào)和其它控制信號(hào)對(duì)本芯片才是有效的。2020/12/27284/2/202428(4)片選2020/12/27284/3/202429(5)輸出驅(qū)動(dòng)電路

為了擴(kuò)展存儲(chǔ)器的容量，常需要將幾個(gè)芯片的數(shù)據(jù)線并聯(lián)使用；另外存儲(chǔ)器的讀出數(shù)據(jù)或?qū)懭霐?shù)據(jù)都放在雙向的數(shù)據(jù)總線上。這就用到三態(tài)輸出緩沖器。2020/12/27294/2/202429(5)輸出驅(qū)動(dòng)電路2020/12/274/3/202430

1M容量的存儲(chǔ)器 地址范圍：00000H～FFFFFH，地址線為20根；16M容量的存儲(chǔ)器 地址范圍：000000H～FFFFFFH，地址線為24根；4G容量的存儲(chǔ)器 地址范圍：0000,0000H～FFFF,FFFFH，地址線為32根。存儲(chǔ)器的讀寫(xiě)操作

系統(tǒng)為每個(gè)存儲(chǔ)單元安排一個(gè)地址。地址為二進(jìn)制數(shù)，習(xí)慣上寫(xiě)成16進(jìn)制的形式，由CPU通過(guò)地址總線送到存儲(chǔ)器地址譯碼器的輸入。1、存儲(chǔ)器容量由地址線“寬度”決定2020/12/27304/2/2024301M容量的存儲(chǔ)器存儲(chǔ)器的讀4/3/202431例：容量為8KB（213B）的存儲(chǔ)器地址范圍：0000H～1FFFH，地址線為13根。2、存儲(chǔ)器讀寫(xiě)示意2020/12/27314/2/202431例：容量為8KB（213B）的存儲(chǔ)器地址4/3/202432存儲(chǔ)器讀操作過(guò)程④某一存儲(chǔ)單元的內(nèi)容送往CPU數(shù)據(jù)線。①CPU通過(guò)地址線發(fā)出地址；②由地址譯碼器對(duì)地址進(jìn)行“翻譯”,選中某一存儲(chǔ)單元；③CPU發(fā)出存儲(chǔ)器讀命令；①②③④2020/12/27324/2/202432存儲(chǔ)器讀操作過(guò)程④某一存儲(chǔ)單元的內(nèi)容送4/3/202433存儲(chǔ)器寫(xiě)操作過(guò)程①CPU通過(guò)地址線發(fā)出地址，并把數(shù)據(jù)放到數(shù)據(jù)線上；③CPU發(fā)出存儲(chǔ)器寫(xiě)命令；②由地址譯碼電路對(duì)地址線進(jìn)行“翻譯”，“選中”某一單元；④把數(shù)據(jù)線信息送入選中的存儲(chǔ)單元。①②③④①2020/12/27334/2/202433存儲(chǔ)器寫(xiě)操作過(guò)程①CPU通過(guò)地址線發(fā)出4/3/202434第三章存儲(chǔ)器系統(tǒng)3.3微型計(jì)算機(jī)系統(tǒng)中的存儲(chǔ)器組織2020/12/27344/2/202434第三章存儲(chǔ)器系統(tǒng)3.3微型計(jì)算機(jī)系統(tǒng)4/3/202435現(xiàn)代計(jì)算機(jī)中的存儲(chǔ)器處于全機(jī)中心地位

對(duì)存儲(chǔ)器的要求是：

容量大，速度快，成本低

為解決三者之間的矛盾，目前通常采用多級(jí)存儲(chǔ)器結(jié)構(gòu)，即使用高速緩沖存儲(chǔ)器、主存儲(chǔ)器和外存儲(chǔ)器。內(nèi)部高速緩沖存儲(chǔ)器內(nèi)部存儲(chǔ)器外部存儲(chǔ)器2020/12/27354/2/202435現(xiàn)代計(jì)算機(jī)中的存儲(chǔ)器處于全機(jī)中心地位對(duì)4/3/202436存儲(chǔ)器的用途和特點(diǎn)名稱(chēng)簡(jiǎn)稱(chēng)用途特點(diǎn)高速緩沖存儲(chǔ)器Cache高速存取指令和數(shù)據(jù)存儲(chǔ)速度快，但存儲(chǔ)容量小主存儲(chǔ)器主存存放計(jì)算機(jī)運(yùn)行期間大量的程序和數(shù)據(jù)存取速度較快，存儲(chǔ)容量較大外存儲(chǔ)器外存存放系統(tǒng)程序及各種應(yīng)用程序、數(shù)據(jù)容量大，單位成本低，速度慢

合理配置高速緩沖存儲(chǔ)器、主存儲(chǔ)器和外存儲(chǔ)器的規(guī)模，實(shí)現(xiàn)系統(tǒng)性能和價(jià)格的最優(yōu)。2020/12/27364/2/202436存儲(chǔ)器的用途和特點(diǎn)名稱(chēng)簡(jiǎn)稱(chēng)用途特點(diǎn)高速緩4/3/202437存儲(chǔ)器的基本組織和存儲(chǔ)容量的擴(kuò)展

在實(shí)際的存儲(chǔ)器系統(tǒng)中，根據(jù)實(shí)際應(yīng)用的需要，往往由多個(gè)存儲(chǔ)器芯片組成一個(gè)實(shí)際存儲(chǔ)器，并與CPU連接。由于CPU通過(guò)三組總線分別與存儲(chǔ)器系統(tǒng)、I/O接口芯片等連接，會(huì)出現(xiàn)一個(gè)輸出驅(qū)動(dòng)多個(gè)芯片輸入（地址總線連接到所有存儲(chǔ)器芯片和接口芯片），一個(gè)輸入與多個(gè)芯片的輸出連接（雙向數(shù)據(jù)總線，既需要一對(duì)多的驅(qū)動(dòng)，又需要多對(duì)一的選擇）。因此，需要使用鎖存器、驅(qū)動(dòng)器、緩沖器、譯碼器等電路配合使用。了解74LS244,74LS245，74LS273,74LS373，74LS138，74LS139等型號(hào)集成電路的功能、作用和使用方法。2020/12/27374/2/202437存儲(chǔ)器的基本組織和存儲(chǔ)容量的擴(kuò)展 在實(shí)際4/3/2024381、存儲(chǔ)器的基本組織(1)與CPU的連接

主要是

地址線、控制線、數(shù)據(jù)線

的連接。(2)多個(gè)芯片連接

當(dāng)設(shè)計(jì)要求的存儲(chǔ)器容量與實(shí)際提供的存儲(chǔ)器芯片容量不符時(shí)，需進(jìn)行字和位擴(kuò)展（多個(gè)芯片連接），組成所需要的實(shí)際的存儲(chǔ)器容量例如：存儲(chǔ)器容量為8K×8，若選用2114芯片(1K×4)，則需要：2020/12/27384/2/2024381、存儲(chǔ)器的基本組織(1)與CPU的連4/3/202439存儲(chǔ)器與CPU連接要注意的問(wèn)題CPU總線的負(fù)載能力。當(dāng)CPU總線需要連接較多的存儲(chǔ)器和其他芯片時(shí)，為避免總線過(guò)載，需要使用緩沖器或總線驅(qū)動(dòng)器，增加總線的驅(qū)動(dòng)能力。各種信號(hào)線的配合與連接。地址線——單向，單獨(dú)功能或與數(shù)據(jù)線復(fù)用，可能需要分時(shí)鎖存。數(shù)據(jù)線——雙向，輸入/輸出共用或分開(kāi)，注意三態(tài)隔離?？刂凭€——CPU的讀寫(xiě)，選通控制，定時(shí)等。CPU時(shí)序與存儲(chǔ)器存取速度之間的匹配。對(duì)于存取速度較慢的存儲(chǔ)器，需要增加CPU等待周期。存儲(chǔ)器的地址分配及片選信號(hào)的產(chǎn)生。合理分配ROM和RAM的地址空間，即系統(tǒng)區(qū)和用戶(hù)區(qū)。擴(kuò)展存儲(chǔ)器容量時(shí)，正確選擇相應(yīng)的存儲(chǔ)器芯片。2020/12/27394/2/202439存儲(chǔ)器與CPU連接要注意的問(wèn)題CPU總線4/3/202440位擴(kuò)展法

如果存儲(chǔ)器芯片容量符合設(shè)計(jì)要求，但存儲(chǔ)位數(shù)不夠，則需要進(jìn)行位擴(kuò)展，即擴(kuò)展存儲(chǔ)單元的數(shù)據(jù)位數(shù)。根據(jù)存儲(chǔ)器芯片的規(guī)格和應(yīng)用需要，一般數(shù)據(jù)位數(shù)為8、16、32位。只加大字長(zhǎng)，而存儲(chǔ)器的字?jǐn)?shù)與存儲(chǔ)器芯片字?jǐn)?shù)一致,對(duì)片子沒(méi)有另外的選片要求，則在讀/寫(xiě)時(shí)，這些芯片同時(shí)選通，即片選信號(hào)同時(shí)有效（并聯(lián)）。例如：用8k×1的片子組成8k×8的存儲(chǔ)器需8個(gè)芯片 地址線——需13根（并聯(lián)至8個(gè)芯片） 數(shù)據(jù)線——需8根（每芯片1根） 控制線——CPU的讀寫(xiě)線和存儲(chǔ)器讀寫(xiě)線對(duì)應(yīng)（并聯(lián)）2020/12/27404/2/202440位擴(kuò)展法 如果存儲(chǔ)器芯片容量符合設(shè)計(jì)要4/3/202441位擴(kuò)展法2020/12/27414/2/202441位擴(kuò)展法2020/12/27414/3/202442字?jǐn)U展法（存儲(chǔ)容量擴(kuò)充）

當(dāng)需要擴(kuò)充存儲(chǔ)容量是，就需要采用地址串聯(lián)的方式，即使用地址譯碼電路來(lái)區(qū)分高位地址，利用其譯碼輸出控制片選信號(hào)，選擇不同的存儲(chǔ)器芯片，而這些芯片的低位地址并聯(lián)。地址譯碼電路可以根據(jù)不同的地址碼狀態(tài)組合，控制不同的輸出端信號(hào)有效，實(shí)現(xiàn)片選。例如：用16K8位的芯片組成64K8位的存儲(chǔ)器需4個(gè)芯片 地址線——共需16根 片內(nèi)：14根（214=16384），并聯(lián)選片：2根，作為譯碼器輸入 數(shù)據(jù)線——8根，并聯(lián) 控制線——CPU和存儲(chǔ)器的讀寫(xiě)線同名對(duì)接，并聯(lián)2020/12/27424/2/202442字?jǐn)U展法（存儲(chǔ)容量擴(kuò)充）4/3/202443最低地址最高地址C000FFFF00,0000,0000,000011,1111,1111,111111114最低地址最高地址8000BFFF00,0000,0000,000011,1111,1111,111110103最低地址最高地址40007FFF00,0000,0000,000011,1111,1111,111101012最低地址最高地址00003FFF00,0000,0000,000011,1111,1111,111100001說(shuō)明總地址片內(nèi)A13A12……..A1A0選片A15A14地址片號(hào)存儲(chǔ)系統(tǒng)地址空間分配表高位地址選擇芯片，低位地址選擇片內(nèi)存儲(chǔ)單元，共同構(gòu)成完整的每一個(gè)存儲(chǔ)單元地址。2020/12/27434/2/202443最低地址C00000,0000,00004/3/202444存儲(chǔ)容量擴(kuò)展電路連接圖2020/12/27444/2/202444存儲(chǔ)容量擴(kuò)展電路連接圖2020/12/24/3/202445用1k

4的存儲(chǔ)器芯片2114組成2k

8的存儲(chǔ)器字位同時(shí)擴(kuò)展應(yīng)用2020/12/27454/2/202445用1k4的存儲(chǔ)器芯片21144/3/202446例：有若干片1K×8位的SRAM芯片，采用字?jǐn)U展方法構(gòu)成4KB存儲(chǔ)器，問(wèn)：

(1)需要多少片RAM芯片？

(2)該存儲(chǔ)器需要多少地址位？

(3)畫(huà)出該存儲(chǔ)器與CPU連接的結(jié)構(gòu)圖，設(shè)CPU的接口信號(hào)有地址信號(hào)、數(shù)據(jù)信號(hào)、控制信號(hào)MREQ和R/W#。

(4)給出地址譯碼器的邏輯表達(dá)式。存儲(chǔ)容量擴(kuò)展應(yīng)用2020/12/27464/2/202446例：有若干片1K×8位的SRAM芯片，4/3/202447解：(1)需要4K/1K=4片SRAM芯片；(2)存儲(chǔ)器容量4KB，需要12條地址線；(3)譯碼器的輸出信號(hào)邏輯表達(dá)式為：存儲(chǔ)容量擴(kuò)展應(yīng)用2020/12/27474/2/202447解：(1)需要4K/1K=4片S4/3/202448解：(4)根據(jù)芯片數(shù)及譯碼邏輯設(shè)計(jì)電路如下：存儲(chǔ)容量擴(kuò)展電路連接圖2020/12/27484/2/202448解：(4)根據(jù)芯片數(shù)及譯碼邏輯設(shè)計(jì)電路4/3/202449例：設(shè)有若干片256K×8位的SRAM芯片，問(wèn)：

(1)采用字?jǐn)U展方法構(gòu)成2MB的存儲(chǔ)器需要多少SRAM芯片？

(2)該存儲(chǔ)器需要多少位的地址總線？

(3)畫(huà)出該存儲(chǔ)器與CPU連接的結(jié)構(gòu)圖，設(shè)CPU的接口信號(hào)有地址信號(hào)、數(shù)據(jù)信號(hào)、控制信號(hào)MREQ和R/W。解: (1)該存儲(chǔ)器需要2048K/256K=8片SRAM芯片； (2)需要21條地址線，因?yàn)?21=2048K，其中高3位用于8片芯片的片選，低18位作為每個(gè)存儲(chǔ)器芯片的地址輸入（尋址范圍為256KB）。存儲(chǔ)容量擴(kuò)展應(yīng)用2020/12/27494/2/202449例：設(shè)有若干片256K×8位的SRAM芯4/3/202450(3)該存儲(chǔ)器與CPU連接：2020/12/27504/2/202450(3)該存儲(chǔ)器與CPU連接：2020/4/3/2024512、存儲(chǔ)器設(shè)計(jì)舉例例：設(shè)計(jì)計(jì)算機(jī)的存儲(chǔ)器系統(tǒng)，條件如下：(1) CPU的地址總線16根(A15~A0，A0為低位)；雙向數(shù)據(jù)總線8根(D7~D0)，控制總線中與主存有關(guān)的信號(hào)有： MREQ，R/W；(2) 主存地址空間分配如下： 0～8191為系統(tǒng)程序區(qū)，由只讀存儲(chǔ)芯片組成； 8192～32767為用戶(hù)程序區(qū)；最后（最大地址或稱(chēng)存儲(chǔ)區(qū)最高端）2K地址空間為系統(tǒng)程序工作區(qū)；(3) 現(xiàn)有如下存儲(chǔ)器芯片： EPROM：8K×8位（控制端僅有CS）； SRAM：16K×1位，2K×8位，4K×8位，8K×8位.2020/12/27514/2/2024512、存儲(chǔ)器設(shè)計(jì)舉例例：設(shè)計(jì)計(jì)算機(jī)的存儲(chǔ)器4/3/202452解：(1)主存地址空間分布如圖所示16根地址線尋址——64K0000~0FFFFH(65535)EPROM：8K×8位SRAM：16K×1位，2K×8位，4K×8位，8K×8位。如何選擇存儲(chǔ)器芯片？

請(qǐng)從上述芯片中選擇適當(dāng)芯片設(shè)