ps2鍵盤解碼基礎(chǔ)實(shí)驗(yàn)與串口通信進(jìn)階實(shí)驗(yàn)

PS2鍵盤解碼實(shí)驗(yàn)基礎(chǔ)實(shí)驗(yàn)：ps2鍵盤通過(guò)ps2接口和FPGA相連，通過(guò)在開發(fā)板上對(duì)接收到的鍵盤掃描碼進(jìn)行接收和解碼，將鍵盤值在數(shù)碼管上進(jìn)行顯示。進(jìn)階實(shí)驗(yàn)：串口通信實(shí)驗(yàn)，ps2鍵盤作為輸入，通過(guò)FPGA和電腦進(jìn)行串行通信，將鍵盤值顯示在電腦屏幕上。(1)基礎(chǔ)實(shí)驗(yàn)：moduleps2(rst_n,clk,ps2clk,ps2data,sw,seg);inputrst_n;//高電平復(fù)位信號(hào)inputclk;1/50M固有時(shí)鐘inputps2data;//ps2數(shù)據(jù)線output[3:0]sw;//數(shù)碼output[7:0]seg;//數(shù)碼管段選擇reg[5:0]num;//用于循環(huán)寄存器regps2clk_r0,ps2clk_rl;1/用于檢測(cè)ps2clk時(shí)鐘下降沿11***********檢測(cè)ps2clk時(shí)鐘下降沿并存于neg_ps2clk寄存器中************//ps2clk_r1<=ps2clk_rassignneg_ps2clk=~ps2clk_r0&ps2clk_r1;temp_data[0]<=ps2data;//bit0temp_data[2]<=ps2data;//bit2temp_data[6]<=ps2data;//bit6moduletop(clk,rst,__clk;[7:0]dout;//暫存按鍵的ASSIC碼值bps_start;//發(fā)送啟動(dòng)信號(hào)m1(.rst(rst),clk(clk),.ps2clk(ps2clk),.ps2data(ps2data),.ps2_state(ps2_stabotem2(.bps_start(bps_start),.clk(clk),.rst(rst),.clk_bps(clm3(.clk(clk),rst(rst),.clk_bps(clk_bps),rx_int(ps2_state),,rx_data(dout),.bmoduledfps2(rst,clk,ps2clk,psassignneg_ps2clkps2_state<=1'b0;ps2_state<=1'b0;1/******************將輸出鍵值通碼轉(zhuǎn)換成ASSIC碼值******************//8'h2B:dout<=8'd70modulebote(bps_start,clk,rst,clk_bpsbps_start;//波特率轉(zhuǎn)換啟動(dòng)信號(hào)outputclk_bps;//轉(zhuǎn)換后輸出信號(hào)reg[11:0]i;//用于分頻計(jì)數(shù)parameterspeed=2603;//波特率控制50M/9600/21/**********************960Obps波特率產(chǎn)生模塊*********************//chuangkou(clk,rst,clk_bps,rx_int,rx_data,bpclk_bps;//波特率變換后信號(hào) rxint;//接收準(zhǔn)備好信號(hào) [7:0]rx_data;//暫存鍵值的ASSIC碼值rs232_tx;//串口輸出端口[3:0j;//用于循環(huán)寄存器j<=1'b0:j<=j+1'b1;j<=j+1'b1;j<=j+1'b1;j<=j+1'b1;j<=j+1'b1;j<=j+1'b1;assignposedge_clk_bps=clk_bps_r0&~clk_bNET"clk"NET"rst"NET"ps2clk"NET"ps2data"p123456789ABCDEFGH5555666677772222p123456789ABCDEFGH5555666677772222NET"rs232_tx"LOC="P9";卜早串口調(diào)試助手V9.29設(shè)置波特率校驗(yàn)位數(shù)據(jù)位停止位關(guān)閉串口Ps2鍵盤解碼實(shí)驗(yàn)持續(xù)了近一周，在這一周的實(shí)驗(yàn)中，我失敗的很多次，但首先，這次試驗(yàn)讓我對(duì)verilog語(yǔ)言有了更加系統(tǒng)的認(rèn)識(shí)，對(duì)verilog語(yǔ)言進(jìn)行編程也更加熟練，培訓(xùn)初剛開始學(xué)verilog時(shí)，只會(huì)一些基本的語(yǔ)法和進(jìn)行一些簡(jiǎn)單的小模塊編程，對(duì)這些小模塊的作用沒(méi)有系統(tǒng)的更高層次的認(rèn)識(shí)，只要求它能實(shí)現(xiàn)功能而沒(méi)有考慮到一些細(xì)節(jié)的影響。然而通過(guò)這次實(shí)驗(yàn)，我認(rèn)識(shí)到編寫程序要完成一定的功能要注意很多細(xì)節(jié)問(wèn)題，即使有很多方法可以實(shí)現(xiàn)同一個(gè)功能，但我們也要最優(yōu)化，盡量減少它對(duì)其他模塊產(chǎn)生的負(fù)作用。還有就是編程時(shí)要考慮到所有可能出現(xiàn)的情況，要對(duì)實(shí)驗(yàn)的整個(gè)時(shí)序工作情況有特別清楚地認(rèn)串行通信協(xié)議，了解的鍵盤的工作原理并開始嘗試著讀懂其協(xié)議，開始看師兄們給的ps2協(xié)議資料時(shí)，看的很迷糊，后來(lái)通過(guò)師兄們的講解后，對(duì)鍵盤工作的整個(gè)時(shí)序才有了較清晰的認(rèn)識(shí)。對(duì)于串行通信協(xié)議，我只了解了本次實(shí)驗(yàn)所需的發(fā)送方面，在以后的學(xué)習(xí)中還要全面理