《電工電子技術(shù)簡明教程》 課件 20 八路搶答器電路的制作與調(diào)試

1、了解觸發(fā)器和時(shí)序邏輯電路的概念。2、了解常用集成觸發(fā)器的型號(hào)和應(yīng)用，能根據(jù)任務(wù)要求選擇合適的觸發(fā)器。3、掌握常用時(shí)序邏輯電路的型號(hào)和應(yīng)用，能用十進(jìn)制計(jì)數(shù)器和門電路實(shí)現(xiàn)任意進(jìn)制計(jì)數(shù)器。4、能按照邏輯電路圖，選擇器件，制作有實(shí)際應(yīng)用功能的八路搶答器電路。返回主目錄任務(wù)28八路搶答器電路的制作與調(diào)試知識(shí)要點(diǎn)一、觸發(fā)器的基本電路具有記憶功能的邏輯電路叫做觸發(fā)器，觸發(fā)器是各種具有記憶功能的電路的基本單元電路。在邏輯電路中有了觸發(fā)器，除了能實(shí)現(xiàn)各種邏輯功能外，還有了記憶功能，這就是電腦的基本組成原理。對(duì)于觸發(fā)器而言，輸入信號(hào)一旦輸入進(jìn)去，即使撤消輸入信號(hào)，電路的輸出仍將保持在有信號(hào)的狀態(tài)，除非再重新輸入新的命令。1．基本RS觸發(fā)器基本RS觸發(fā)器又稱直接復(fù)位、置位觸發(fā)器。它是構(gòu)成其它各種功能觸發(fā)器的最基本單元。（1）用與非門構(gòu)成的基本RS觸發(fā)器（2）與非門構(gòu)成的基本RS觸發(fā)器的邏輯功能

圖20.1與非門構(gòu)成的基本RS觸發(fā)器【重要結(jié)論】基本RS觸發(fā)器具有保持、直接置位、直接復(fù)位的功能。但存在著“不定態(tài)”和輸出狀態(tài)時(shí)刻直接受輸入信號(hào)控制的缺點(diǎn)。2．觸發(fā)器邏輯功能的描述觸發(fā)器的邏輯功能通常用特性表、特征方程和時(shí)序圖來描述。（1）特性表描述組合邏輯電路輸出與輸入之間邏輯關(guān)系的表格稱為真值表，由于觸發(fā)器的次態(tài)Qn+1不僅與輸入的觸發(fā)信號(hào)有關(guān)，而且還與觸發(fā)器原來的狀態(tài)Qn有關(guān)，所以應(yīng)把Qn也做為一個(gè)邏輯變量列入真值表中，這種真值表叫做觸發(fā)器的特性表?；綬S觸發(fā)器的特性表如表20.1所示。在表20.1中，Qn+1與Qn、R、S之間一一對(duì)應(yīng)的關(guān)系，直觀地表示了基本RS觸發(fā)器的邏輯功能。

輸入原態(tài)次態(tài)功能說明ＱnQn+1000001不定態(tài)不允許01010100置010100111置111110101保持表20.1與非門構(gòu)成的基本ＲＳ觸發(fā)器的特性表(2)特性方程反映觸發(fā)器次態(tài)Qn+1與原態(tài)Qn及輸入、之間關(guān)系的邏輯表達(dá)式叫作特性方程?；綬S觸發(fā)器的特性方程是：

式中：為約束條件，表示兩個(gè)輸入端、不能同時(shí)為0二、同步觸發(fā)器基本RS觸發(fā)器具有直接置0、置1的功能，當(dāng)S和R的輸入信號(hào)發(fā)生變化時(shí),觸發(fā)器的狀態(tài)就立即改變。在實(shí)際使用中，要求觸發(fā)器按一定的時(shí)間節(jié)拍動(dòng)作，即觸發(fā)器的翻轉(zhuǎn)時(shí)刻要受一個(gè)時(shí)鐘脈沖的控制。由時(shí)鐘控制的觸發(fā)器叫做同步觸發(fā)器，同步觸發(fā)器又分為RS觸發(fā)器、JK觸發(fā)器、D觸發(fā)器和T觸發(fā)器等。1．同步RS觸發(fā)器在基本RS觸發(fā)器的基礎(chǔ)上，再加上兩個(gè)與非門即可構(gòu)成同步RS觸發(fā)器，其邏輯圖和邏輯符號(hào)如圖20.2所示。S為置位輸入端，R為復(fù)位輸入端，CP為時(shí)鐘脈沖輸入端。圖20.2同步RS觸發(fā)器a)邏輯圖b)邏輯符號(hào)時(shí)鐘輸入原態(tài)新態(tài)功能說明CPRSＱnQn+100××××0101保持1100000101保持1101010111置11110100100置011111101不定不允許表20.2同步RS觸發(fā)器的特性表同步RS觸發(fā)器的的特性方程為：

2．同步JK觸發(fā)器由于同步ＲＳ觸發(fā)器中存在著不定狀態(tài)，給使用帶來不便，為了從根本上消除這種情況，可將同步ＲＳ觸發(fā)器的輸出端Q和交叉反饋到時(shí)鐘控制門的輸入端，利用Q和互補(bǔ)的邏輯關(guān)系形成反饋，來解決不定態(tài)問題。同時(shí)將輸入端S改稱為J，輸入端R改稱為K，這樣就構(gòu)成了JK觸發(fā)器。圖20.3(a)所示是同步JK觸發(fā)器的邏輯圖，圖20.3(b)所示是其邏輯符號(hào)。圖20.3同步JK觸發(fā)器a)同步JK觸發(fā)器的邏輯圖

b)同步JK觸發(fā)器的邏輯符號(hào)

JKQnQn+1功能說明000101Qn+1=Qn

保持010100Qn+1=0置0100111Qn+1=1置1110110

翻轉(zhuǎn)功能JK觸發(fā)器的特性方程為：3．同步D觸發(fā)器為了克服同步RS觸發(fā)器的輸入端R、S不能同時(shí)取1的不足，并且有時(shí)也需要只有一個(gè)輸入端的觸發(fā)器，于是將ＲＳ觸發(fā)器G3門的輸出與輸入端R相連，并把輸入端S更名為D接成圖20.4(a)所示的形式，這樣就構(gòu)成了只有單輸入端的Ｄ觸發(fā)器，它的邏輯符號(hào)如圖20.4(b)所示。

D觸發(fā)器解決了觸發(fā)器出現(xiàn)不定態(tài)的問題，但在CP=1期間，觸發(fā)器的輸出仍然受D端信號(hào)的直接控制。圖20.4同步D觸發(fā)器a)邏輯圖b)邏輯符號(hào)

表20.4D觸發(fā)器的特性表DQnQn+1功能說明000100置0110111置14．T和T′觸發(fā)器如果把JK觸發(fā)器的兩個(gè)輸入端J和K相連，并把相連后的輸入端用T表示，就構(gòu)成了T觸發(fā)器，如圖20.5所示。此式表明：每輸入一個(gè)時(shí)鐘脈沖，觸發(fā)器的狀態(tài)就翻轉(zhuǎn)一次。這種只具有翻轉(zhuǎn)功能的觸發(fā)器稱為T′觸發(fā)器。同步觸發(fā)器有一些共同特點(diǎn)：在時(shí)鐘脈沖CP=0期間，觸發(fā)器的狀態(tài)不受輸入信號(hào)的影響，保持原狀態(tài)不變；在CP=1期間，隨著輸入信號(hào)的變化，觸發(fā)器的狀態(tài)隨之變化，這種觸發(fā)方式稱為電平觸發(fā)方式。觸發(fā)器在CP=1期間，輸出狀態(tài)僅翻轉(zhuǎn)一次，稱為可靠翻轉(zhuǎn)。如果在CP=1期間，輸入信號(hào)多次發(fā)生變化，觸發(fā)器的輸出也會(huì)發(fā)生相應(yīng)的多次翻轉(zhuǎn)，這種現(xiàn)象稱為“空翻”。觸發(fā)器的空翻現(xiàn)象對(duì)于實(shí)際應(yīng)用是不允許的。為了避免空翻的出現(xiàn)，可以將電路在結(jié)構(gòu)上加以改進(jìn)，使用主從觸發(fā)器和邊沿觸發(fā)器。圖20.5T觸發(fā)器的邏輯圖表20.5T觸發(fā)器的特性表T功能說明0保持1翻轉(zhuǎn)如果在T觸發(fā)器中令T=1，則得特性方程：四、主從JK觸發(fā)器主從JK觸發(fā)器的邏輯圖和邏輯符號(hào)如圖20.6所示。它由主觸發(fā)器、從觸發(fā)器和非門組成。和是主觸發(fā)器輸出端，是從觸發(fā)器的輸出端，即觸發(fā)器的輸出端。五、邊沿觸發(fā)器邊沿觸發(fā)器只在時(shí)鐘脈沖的上升沿（或下降沿）的瞬間，電路的輸出狀態(tài)才根據(jù)輸入信號(hào)做出響應(yīng)，也就是說，只有在時(shí)鐘的邊沿附近輸入的信號(hào)才是真正有效的，而在CP=0或CP=1期間，輸入信號(hào)的變化對(duì)觸發(fā)器的狀態(tài)均無影響。按觸發(fā)器翻轉(zhuǎn)所對(duì)應(yīng)的CP時(shí)刻不同，可把邊沿觸發(fā)器分為CP上升沿觸發(fā)和CP下降沿觸發(fā)。按邏輯功能不同，可把邊沿觸發(fā)器分為邊沿D觸發(fā)器和邊沿JK觸發(fā)器。1.邊沿D觸發(fā)器邊沿D觸發(fā)器又稱為維持阻塞D觸發(fā)器。如圖20.7所示，是維持阻塞D觸發(fā)器的邏輯符號(hào)圖。圖20.6主從JK觸發(fā)器a）邏輯圖b）邏輯符號(hào)c）帶直接置位端和直接復(fù)位端的邏輯符號(hào)圖20.7維持阻塞D觸發(fā)器的邏輯符號(hào)表20.6邊沿D觸發(fā)器的特性表CPDQnQn＋1↑000↑010↑101↑111由特性表可以得出D觸發(fā)器的特性方程：

Qn＋1＝D74LS74是一種常用的集成雙D觸發(fā)器，如圖20.8所示，是其外引線排列圖。字母符號(hào)上的橫線表示輸入低電平有效；在一個(gè)器件內(nèi)如果包含有兩個(gè)以上的觸發(fā)器，稱作多觸發(fā)器集成器件，在同一個(gè)觸發(fā)器的輸入、輸出符號(hào)前加同一數(shù)字，如1D、1Q、1CP、1等等，表示這些引腳屬于同一觸發(fā)器的引出端。

圖20.8雙D集成觸發(fā)器74LS74的外引線排列圖2.邊沿JK觸發(fā)器集成JK觸發(fā)器的邏輯符號(hào)如圖20.9所示。需要特別說明的是，D觸發(fā)器和JK觸發(fā)器都有CP上升沿觸發(fā)和下降沿觸發(fā)的產(chǎn)品，只不過大部分D觸發(fā)器是CP上升沿觸發(fā)，而大部分JK觸發(fā)器是CP下降沿觸發(fā)。表20.7是下降沿觸發(fā)型JK觸發(fā)器的邏輯功能表。

圖20.9下降沿觸發(fā)的JK觸發(fā)器的邏輯符號(hào)CPJKQnQn+1功能說明××0110××××××10直接置1直接置0↓↓111100000101Qn+1=Qn保持↓↓111101010100Qn+1=0置0↓↓111110100111Qn+1=1置1↓↓111111110110

翻轉(zhuǎn)功能表20.7下降沿觸發(fā)型JK觸發(fā)器的邏輯功能表下降沿觸發(fā)型JK觸發(fā)器的其特性方程為：Qn＋1=(CP下降沿有效)集成JK觸發(fā)器74HC112為雙下降沿JK觸發(fā)器，其引腳排列圖如圖20.10所示。用一片74HC112可以組成圖20.11所示的單按鈕電子開關(guān)電路，通過繼電器KA，可以控制其它電器的工作狀態(tài)，如臺(tái)燈、電風(fēng)扇等等。六、時(shí)序邏輯電路的組成和分類觸發(fā)器是具有記憶功能的邏輯單元電路，它和組合邏輯電路結(jié)合起來，就構(gòu)成了具有各種功能的時(shí)序邏輯電路，基本的時(shí)序邏輯電路有計(jì)數(shù)器和寄存器。1．時(shí)序邏輯電路的組成圖20.10雙下降沿JK觸發(fā)器74HC112的引腳排列圖圖20.11用雙下降沿JK觸發(fā)器74HC112構(gòu)成的單按鈕電子開關(guān)電路時(shí)序邏輯電路在任一個(gè)時(shí)刻的輸出狀態(tài)不僅取決于該時(shí)刻電路的輸入信號(hào)，而且還取決于電路原來的狀態(tài)。時(shí)序電路由組合邏輯電路和存儲(chǔ)電路組成，組合邏輯電路是由各種邏輯門電路組成，存儲(chǔ)電路是由各種觸發(fā)器組成。如圖20.12所示，是時(shí)序邏輯電路的組成框圖。在這個(gè)框圖中，X（x1，x2…xi）代表輸入信號(hào)，Z（z1，z2…zi）代表輸出信號(hào)，W（w1，w2…wi）代表存儲(chǔ)電路的輸入信號(hào)，Y（y1，y2…yi）代表存儲(chǔ)電路的輸出信號(hào)。2．時(shí)序邏輯電路的分類根據(jù)電路中存儲(chǔ)電路狀態(tài)轉(zhuǎn)換方式的不同，時(shí)序邏輯電路分為同步時(shí)序邏輯電路和異步時(shí)序邏輯電路兩大類。在同步時(shí)序邏輯電路中，所有觸發(fā)器的時(shí)鐘輸入端CP都連在一起，使所有觸發(fā)器的狀態(tài)變化和時(shí)鐘脈沖CP是同步的。在異步時(shí)序邏輯電路中，時(shí)鐘脈沖只觸發(fā)部分觸發(fā)器，其余觸發(fā)器則是由電路內(nèi)部信號(hào)觸發(fā)的。因此，各個(gè)觸發(fā)器狀態(tài)的變化有先有后，并不都和時(shí)鐘脈沖CP同步。

圖20.12時(shí)序邏輯電路框圖3．時(shí)序邏輯電路的分析方法時(shí)序電路的分析就是根據(jù)已知的邏輯電路，求出電路所能實(shí)現(xiàn)的邏輯功能，從而了解它的用途。具體分析步驟如下：（l）寫方程式根據(jù)給定的時(shí)序電路寫出時(shí)鐘方程、驅(qū)動(dòng)方程和輸出方程，也就是各個(gè)觸發(fā)器的時(shí)鐘信號(hào)、輸入信號(hào)及電路輸出信號(hào)的邏輯表達(dá)式。（2）求狀態(tài)方程把驅(qū)動(dòng)方程代人相應(yīng)觸發(fā)器的特性方程，即可求出電路的狀態(tài)方程，也就是各個(gè)觸發(fā)器的次態(tài)方程。（3）列出狀態(tài)轉(zhuǎn)換表把電路的輸入和現(xiàn)態(tài)的各種取值組合代入狀態(tài)方程和輸出方程進(jìn)行計(jì)算，求出相應(yīng)的次態(tài)和輸出，填入狀態(tài)轉(zhuǎn)換表。（4）用文字對(duì)電路的邏輯功能進(jìn)行描述。七、集成寄存器寄存器是一種重要的數(shù)字邏輯部件，常用于接收、暫存、傳遞數(shù)碼和指令等信息。一個(gè)觸發(fā)器有兩種穩(wěn)定狀態(tài)，可以存放一位二進(jìn)制數(shù)碼。存放n位二進(jìn)制數(shù)碼需要n個(gè)觸發(fā)器。為了使觸發(fā)器能按照指令接收、存放、傳送數(shù)碼，有時(shí)還需配備一些起控制作用的門電路。寄存器按它的功能可分為兩大類：數(shù)碼寄存器和移位寄存器。1．?dāng)?shù)碼寄存器在數(shù)字系統(tǒng)中，用來暫時(shí)存放數(shù)碼的單元電路稱為數(shù)碼寄存器，它只有接收、暫存和清除原有數(shù)碼的功能?，F(xiàn)在以集成四位數(shù)碼寄存器74LS175來說明數(shù)碼寄存器的電路結(jié)構(gòu)和功能。

74LS175是一個(gè)四位寄存器，它的邏輯圖如圖20.13所示。它是由4個(gè)D觸發(fā)器組成，D0～D3是數(shù)據(jù)輸入端，Q0～Q3是數(shù)據(jù)輸出端，是反碼輸出端。各觸發(fā)器的復(fù)位端（直接置0端）連接在一起，做為寄存器的總清0端（低電平有效）。74LS175的邏輯功能見表20.8。2．移位寄存器移位寄存器具有數(shù)碼寄存和移位兩個(gè)功能。所謂移位功能，就是在寄存器中所存的數(shù)據(jù)，可以在移位脈沖的作用下逐次左移或右移。若在移位脈沖（一般就是時(shí)鐘脈沖）的作用下，寄存器中的數(shù)碼依次向右移動(dòng)，則稱右移；如依次向左移動(dòng)，稱為左移。只能進(jìn)行單向移位功能的稱為單向移位寄存器；既可右移又可左移的稱為雙向移位寄存器。圖20.13四位數(shù)碼寄存器的邏輯圖

輸入輸出 CPD0 ×

×011 ↑1101 ↑0011 0×

圖20.14四位右移寄存器

（2）集成移位寄存器集成寄存器的種類很多，現(xiàn)以74LS194和CD4015兩種型號(hào)寄存器為例介紹集成移位寄存器的功能和應(yīng)用。①集成寄存器74LS19474LS194是一種典型的中規(guī)模四位雙向移位寄存器。其邏輯圖及邏輯符號(hào)如圖20.15所示，功能表如表20.9所示。圖20.1574LS194四位雙向移位寄存器a)新標(biāo)準(zhǔn)符號(hào)b)舊標(biāo)準(zhǔn)符號(hào)M1M0CPSRSLD0D1D2D3Q0Q1Q2Q3功能說明0×××××××××0000異步置01××0××××××Q0Q1Q2Q3靜態(tài)保持100↑××××××Q0Q1Q2Q3動(dòng)態(tài)保持101↑DIR×

××××DIRQ0Q1Q2右移110↑×DIL××××Q1Q2Q3DIL左移111↑××D0D1D2D3D0D1D2D3并行輸入

表20.974LS194的功能表由表20.9可知，當(dāng)清零端為低電平時(shí)，輸出端Q0～Q3均為低電平；當(dāng)M1M0=00時(shí)，移位寄存器保持原來狀態(tài)；當(dāng)M1M0=01時(shí)，移位寄存器在CP脈沖的作用下進(jìn)行右移位，數(shù)據(jù)從SR端輸入；當(dāng)M1M0=10時(shí)，移位寄存器在CP脈沖的作用下進(jìn)行左移位，數(shù)據(jù)從SL端輸入；當(dāng)M1M0=11時(shí)，在CP脈沖的配合下，并行輸入端的數(shù)據(jù)存入寄存器中。總之，74LS194除具有清零、保持、實(shí)現(xiàn)數(shù)據(jù)左移、右移功能外，還可實(shí)現(xiàn)數(shù)碼并行輸入或串行輸入、并行輸出或串行輸出的功能。②集成寄存器CC4015CC4015是串入串出右移位寄存器的典型產(chǎn)品，其引線分布如圖20.16所示，功能表見表20.10。CC4015由兩個(gè)獨(dú)立的四位串入串出移位寄存器組成，每個(gè)寄存器都有自己的CP輸入端和各自的清零端。

圖20.16CC4015引線排列圖表20.10CC4015功能表CPDCrQ0Q1Q2Q3××10000↓×0保持↑000Q0Q1Q2↑101Q0Q1Q23．快速閃存技術(shù)與U盤閃存也就是現(xiàn)在已經(jīng)廣泛應(yīng)用的FlashRAM，是一種非易失性存儲(chǔ)器。一般的半導(dǎo)體存儲(chǔ)器，無論是SRAM還是DRAM，都需要用電源來保存數(shù)據(jù)，特別是DRAM，它需要周期性的進(jìn)行刷新才可以保證其存儲(chǔ)的數(shù)據(jù)不會(huì)丟失。根據(jù)邏輯結(jié)構(gòu)的不同,FlashRAM主要分為兩種類型NAND和NOR，一般存儲(chǔ)卡用的是NAND型FlashRAM，目前最大的閃存生產(chǎn)商是INTEL和AMD。我們常見的存儲(chǔ)卡，如SM、CF、MMC、SD和MemoryStick都采用了NAND型的FlashRAM。因其接口形狀類似英語字母U，故稱其為U盤。閃存的主要特點(diǎn)：（1）U盤的可靠性極高，可以確保100萬次以上的可靠寫入。（2）U盤的容量大，存儲(chǔ)密度高。產(chǎn)品的容量從最開始的32MB，已經(jīng)發(fā)展到32GB和64GB的規(guī)格，不久將可以達(dá)到128GB。（3）U盤的存儲(chǔ)速度快。寫入速度600KB/S，讀出速度950KB/S，是普通軟驅(qū)傳輸速度的30倍以上。（4）U盤使用方便。只有打火機(jī)的一半大小，攜帶方便，支持熱插拔。（5）U盤還具有抗震、防潮、在高溫和低溫環(huán)境下都能可靠工作的優(yōu)點(diǎn)。八、計(jì)數(shù)器1．計(jì)數(shù)器的類型計(jì)數(shù)器是應(yīng)用最為廣泛的時(shí)序邏輯電路之一，它不僅可以累計(jì)輸入脈沖的個(gè)數(shù)，而且還常用于數(shù)字系統(tǒng)的定時(shí)、延時(shí)、分頻及構(gòu)成節(jié)拍脈沖發(fā)生器等。計(jì)數(shù)器的種類很多，分類方法也不相同。（1）按計(jì)數(shù)進(jìn)制分可分為二進(jìn)制計(jì)數(shù)器、十進(jìn)制計(jì)數(shù)器、任意進(jìn)制計(jì)數(shù)器。（2）按計(jì)數(shù)的增減可分為加法計(jì)數(shù)器、減法計(jì)數(shù)器、可逆計(jì)數(shù)器。（3）按計(jì)數(shù)器中各觸發(fā)器的翻轉(zhuǎn)是否同步可分為異步計(jì)數(shù)器、同步計(jì)數(shù)器。2．集成計(jì)數(shù)器集成計(jì)數(shù)器具有功能完善、通用性強(qiáng)、功耗低、工作速度高且功能可以擴(kuò)展等許多優(yōu)點(diǎn)，因而得到廣泛應(yīng)用。目前由TTL和CMOS電路構(gòu)成的中規(guī)模集成計(jì)數(shù)器有許多品種。（1）集成計(jì)數(shù)器74LS16174LS161是四位二進(jìn)制同步計(jì)數(shù)器，具有計(jì)數(shù)、保待、預(yù)置、清零功能，其邏輯符號(hào)如圖20.17所示。用74LS161構(gòu)成任意進(jìn)制的計(jì)數(shù)器74LS161不但能實(shí)現(xiàn)模16的計(jì)數(shù)功能，還可以構(gòu)成任意進(jìn)制的計(jì)數(shù)器。常用的方法有：預(yù)置數(shù)端復(fù)位法和異步清零復(fù)位法。①預(yù)置數(shù)端復(fù)位法②異步清零復(fù)位法圖20.1774LS161邏輯符號(hào)a)新邏輯符號(hào)b)