《電工電子》課件項目六 時序邏輯電路的設計

項目六

時序邏輯電路的設計《電工電子技術項目化教程》任務目標學習目標：掌握基本RS觸發(fā)器的電路結構、特性方程、功能表；同步RS觸發(fā)器的電路結構、特性方程、功能表；主從RS觸發(fā)器的電路結構、特性方程、功能表；主從JK觸發(fā)器的電路結構、特性方程、功能表能力目標：利用觸發(fā)器設計搶答器電路任務分析通過對不同邏輯功能的觸發(fā)器的電路結構進行分析，掌握基本RS觸發(fā)器、同步RS觸發(fā)器、主從RS觸發(fā)器、主從JK觸發(fā)器的特性方程、功能表。會利用觸發(fā)器設計基本的時序邏輯電路。任務6.1搶答器電路的設計6.1.1觸發(fā)器有關概念1.觸發(fā)器定義觸發(fā)器是指有一個或多個輸入，兩個互補的輸出（Q，），能夠存儲一位二進制代碼的基本單元電路。通常用Q端的狀態(tài)代表觸發(fā)器的狀態(tài)。2.觸發(fā)器特點。1.有兩個穩(wěn)定狀態(tài)（簡稱穩(wěn)態(tài)），可用來表示邏輯0和1。2.在輸入信號作用下，觸發(fā)器的兩個穩(wěn)定狀態(tài)可相互轉換（稱為狀態(tài)的翻轉）。輸入信號消失后，新狀態(tài)可長期保持下來，因此具有記憶功能，可存儲二進制信息。3觸發(fā)器分類：1.根據功能分為：RS觸發(fā)器、JK觸發(fā)器、D觸發(fā)器、T觸發(fā)器、T￠觸發(fā)器2.根據電路結構不同分為基本RS觸發(fā)器、同步觸發(fā)器、主從觸發(fā)器、邊沿觸發(fā)器3.根據觸發(fā)方式不同分為電平觸發(fā)器、邊沿觸發(fā)器、主從觸發(fā)器。4觸發(fā)器邏輯功能的描述方法主要有特性表、特性方程、驅動表（又稱激勵表）、狀態(tài)轉換圖和波形圖（又稱時序圖）等5觸發(fā)器的作用1.觸發(fā)器和門電路是構成數字電路的基本單元。觸發(fā)器有記憶功能，由它構成的電路在某時刻的輸出不僅取決于該時刻的輸入，還與電路原來狀態(tài)有關。2.門電路無記憶功能，由它構成的電路在某時刻的輸出完全取決于該時刻的輸入，與電路原來狀態(tài)無關。6觸發(fā)器的類型按邏輯功能不同分為:RS觸發(fā)器、D觸發(fā)器、JK觸發(fā)器、T觸發(fā)器。按觸發(fā)方式不同分為:電平觸發(fā)器、邊沿觸發(fā)器和主從觸發(fā)器。按電路結構不同分為:基本RS觸發(fā)器和鐘控觸發(fā)器。按存儲數據原理不同分為:靜態(tài)觸發(fā)器和動態(tài)觸發(fā)器。按構成觸發(fā)器的基本器件不同分為:雙極型觸發(fā)器和MOS型觸發(fā)器。7觸發(fā)器邏輯功能的描述方法主要有特性表、特性方程、驅動表(又稱激勵表)、狀態(tài)轉換圖和波形圖又稱時序圖)等。6.1.2觸發(fā)器的電路結構形式1基本RS觸發(fā)器1.電路組成與邏輯符號見圖11-1所示。圖11-1電路組成與邏輯符號它有兩個穩(wěn)定的狀態(tài)：0狀態(tài)和1狀態(tài)；信號輸出端，Q=0、Q=1的狀態(tài)稱0狀態(tài)，Q=1、Q=0的狀態(tài)稱1狀態(tài)。輸入端的取反符號代表與非門低電平有效。S和R為輸入端。2.真值表基本RS觸發(fā)器的真值表見表11.14.狀態(tài)圖描述觸發(fā)器的狀態(tài)轉換關系及轉換條件的圖形稱為狀態(tài)圖(見圖11-2）。5.時序圖反映觸發(fā)器輸入信號取值和狀態(tài)之間對應關系的圖形稱為波形圖。2同步RS觸發(fā)器實際工作中，觸發(fā)器的工作狀態(tài)不僅要由觸發(fā)輸入信號決定，而且要求按照一定的節(jié)拍工作。為此，需要增加一個時鐘控制端CP（具體電路圖11-3）。CP即ClockPulse，它是一串周期和脈寬一定的矩形脈沖。具有時鐘脈沖控制的觸發(fā)器稱為時鐘觸發(fā)器，又稱鐘控觸發(fā)器。同步觸發(fā)器是其中最簡單的一種，而基本RS觸發(fā)器稱異步觸發(fā)器。1.電路結構與工作原理CP=0時，G3、G4被封鎖，輸入信號R、S不起作用。基本RS觸發(fā)器的輸入均為1，觸發(fā)器狀態(tài)保持不變。CP=1時，G3、G4解除封鎖，將輸入信號R和S取非后送至基本RS觸發(fā)器的輸入端。2.邏輯功能與邏輯符號同步RS觸發(fā)器的邏輯功能與邏輯符號（見圖11-4）。異步置0端RD和異步置1端SD不受CP控制。實際應用中，常需要利用異步端預置觸發(fā)器值(置0或置1)，預置完畢后應使RD=SD=1。3.同步觸發(fā)器存在的問題——空翻（如圖11-5所示）由于在CP=1期間，G3、G4門都是開著的，都能接收R、S信號，所以，如果在CP=1期間R、S發(fā)生多次變化，則觸發(fā)器的狀態(tài)也可能發(fā)生多次翻轉。3

主從RS觸發(fā)器1.主從RS觸發(fā)器電路、符號和工作原理（見圖11-6）主從RS觸發(fā)器工作原理CP=1期間，主觸發(fā)器接受輸入信號，從觸發(fā)器被封鎖，使主從RS觸發(fā)器狀態(tài)保持不變。CP到達時，CP=0，CP=1。主觸發(fā)器被封鎖，并保持CP到達之前的狀態(tài)不變。這時從觸發(fā)器工作，S從=Q主，R從=Q主，因此Q主=0時，Q從置0；Q主=1時，Q從置1，即Q從=Q主，從觸發(fā)器翻轉到與主觸發(fā)器相同的狀態(tài)。CP=0期間，主觸發(fā)器被封鎖，保持CP到達之前的狀態(tài)不變，Q從=Q主，因此，主從RS觸發(fā)器狀態(tài)保持不變。4主從JK觸發(fā)器1.電路結構及符號將觸發(fā)器的兩個互補的輸出端信號通過兩根反饋線分別引到輸入端的G7、G8門，這樣，就構成了JK觸發(fā)器。圖11-7為主從JK觸發(fā)器的電路結構和符號。主從JK觸發(fā)器3．工作波形分析例6-1已知主從JK觸發(fā)器J、K的波形如圖所示，畫出輸出Q的波形圖（設初始狀態(tài)為0）在畫主從觸發(fā)器的波形圖時，應注意以下兩點：（1）觸發(fā)器的觸發(fā)翻轉發(fā)生在時鐘脈沖的觸發(fā)沿（這里是下降沿）（2）判斷觸發(fā)器次態(tài)的依據是時鐘脈沖下降沿前一瞬間輸入端的狀態(tài)。經過分析，得到最后的波形圖為圖11-8所示。4.主從觸發(fā)器的特點工作特點：CP=1期間，主觸發(fā)器接收輸入信號；CP=0期間，主觸發(fā)器保持CP下降沿之前狀態(tài)不變，而從觸發(fā)器接受主觸發(fā)器狀態(tài)。因此，主從觸發(fā)器的狀態(tài)只能在CP下降沿時刻翻轉。這種觸發(fā)方式稱為主從觸發(fā)式。圖11-8波形圖優(yōu)點：只能在CP邊沿時刻翻轉，因此克服了空翻，可靠性和抗干擾能力強，應用范圍廣。任務目標學習目標：掌握時序邏輯電路特點、分析方法和設計方法。能力目標：學習基本觸發(fā)器設計時序邏輯電路的方法任務分析通過對時序邏輯電路的分析和設計方法的掌握，利用觸發(fā)器設計一個7進制計數器任務6.2基于觸發(fā)器的7進制計數器設計6.2.1相關知識點1時序邏輯電路的結構時序邏輯電路——任何一個時刻的輸出狀態(tài)不僅取決于當時的輸入信號，還與電路的原狀態(tài)有關。2時序電路的特點具有兩個特點：含有記憶元件（最常用的是觸發(fā)器）、具有反饋通道。任務一

基于觸發(fā)器的7進制計數器設計時序電路示意圖如圖12-1所示任務一

基于觸發(fā)器的7進制計數器設計圖12-1時序電路示意圖6.2.2時序邏輯電路的分析方法1分析時序邏輯電路的一般步驟1．由邏輯圖寫出下列各邏輯方程式：

1）各觸發(fā)器的時鐘方程。

2）時序電路的輸出方程。

3）各觸發(fā)器的驅動方程。2．將驅動方程代入相應觸發(fā)器的特性方程，求得時序邏輯電路的狀態(tài)方程。3．根據狀態(tài)方程和輸出方程，列出該時序電路的狀態(tài)表，畫出狀態(tài)圖或時序圖。4．根據電路的狀態(tài)表或狀態(tài)圖說明給定時序邏輯電路的邏輯功能。任務一

基于觸發(fā)器的7進制計數器設計2同步時序邏輯電路的分析舉例例6-1試分析下圖12-2所示的時序邏輯電路，已知X=0。任務一

基于觸發(fā)器的7進制計數器設計解：該電路為同步時序邏輯電路，時鐘方程可以不寫。（1）寫出輸出方程：（2）寫出驅動方程（3）寫出JK觸發(fā)器的特性方程，然后將各驅動方程代入JK觸發(fā)器的特性方程，得各觸發(fā)器的次態(tài)方程：任務一

基于觸發(fā)器的7進制計數器設計輸出方程（3）狀態(tài)轉換表及狀態(tài)圖作狀態(tài)轉換表12-1及狀態(tài)圖見圖12-3所示任務一

基于觸發(fā)器的7進制計數器設計圖12-3X=0時的狀態(tài)圖（5）畫時序波形圖。根據狀態(tài)表或狀態(tài)圖，可畫出在CP脈沖作用下電路的時序圖（圖12-4）。（6）邏輯功能分析：該電路一共有3個狀態(tài)00、01、10當X=0時，按照加1規(guī)律從00→01→10→00循環(huán)變化，并每當轉換為10狀態(tài)（最大數）時，輸出F=1。所以該電路是一個可控的3進制加法計數器任務一

基于觸發(fā)器的7進制計數器設計6.2.3異步時序邏輯電路的分析舉例例6-3試分析下圖12-5所示的時序邏輯電路該電路為異步時序邏輯電路。具體分析如下：任務一

基于觸發(fā)器的7進制計數器設計圖12-5時序邏輯電路1.寫出各邏輯方程式①時鐘方程：CP0=CP（時鐘脈沖源的上升沿觸發(fā)。）CP1=Q0（當FF0的Q0由0→1時，Q1才可能改變狀態(tài)。）②輸出方程：③各觸發(fā)器的驅動方程：任務一

基于觸發(fā)器的7進制計數器設計2.將各驅動方程代入D觸發(fā)器的特性方程，得各觸發(fā)器的次態(tài)方程：3.作狀態(tài)轉換表。任務一

基于觸發(fā)器的7進制計數器設計（CP由0→1時此式有效）（Q0由0→1時此式有效）作狀態(tài)轉換圖（圖12-6）、時序圖（圖12-7）。5.邏輯功能分析由狀態(tài)圖可知：該電路一共有4個狀態(tài)00、01、10、11，在時鐘脈沖作用下，按照減1規(guī)律循環(huán)變化，所以是一個4進制減法計數器，Z是借位信號。任務一

基于觸發(fā)器的7進制計數器設計4同步時序邏輯電路的設計方法