嵌入式微處理器結(jié)構(gòu)與應(yīng)用：基礎(chǔ)知識

0CHAPTER基礎(chǔ)知識RISC和CISC馮·諾依曼體系結(jié)構(gòu)和哈佛體系結(jié)構(gòu)流水線總線高速輸入輸出接口輸入輸出設(shè)備存儲器嵌入式軟件開發(fā)特點(diǎn)基礎(chǔ)知識CISC和RISCCISC：復(fù)雜指令集（ComplexInstructionSetComputer）具有大量的指令和尋址方式，指令長度可變8/2原則：80%的程序只使用20%的指令大多數(shù)程序只使用少量的指令就能夠運(yùn)行。RISC：精簡指令集（ReducedInstructionSetComputer)只包含最有用的指令，指令長度固定確保數(shù)據(jù)通道快速執(zhí)行每一條指令使CPU硬件結(jié)構(gòu)設(shè)計(jì)變得更為簡單CISC與RISC的數(shù)據(jù)通道IFIDREGALUMEM開始退出IFIDALUMEMREG微操作通道開始退出單通數(shù)據(jù)通道RISC：Load/Store結(jié)構(gòu)CISC：尋址方式復(fù)雜CISC的背景和特點(diǎn)背景:存儲資源緊缺,強(qiáng)調(diào)編譯優(yōu)化增強(qiáng)指令功能，設(shè)置一些功能復(fù)雜的指令，把一些原來由軟件實(shí)現(xiàn)的、常用的功能改用硬件的（微程序）指令系統(tǒng)來實(shí)現(xiàn)為節(jié)省存儲空間，強(qiáng)調(diào)高代碼密度，指令格式不固定，指令可長可短，操作數(shù)可多可少尋址方式復(fù)雜多樣，操作數(shù)可來自寄存器，也可來自存儲器采用微程序控制，執(zhí)行每條指令均需完成一個(gè)微指令序列CPI>５，指令越復(fù)雜，CPI越大。CISC的主要缺點(diǎn)指令使用頻度不均衡。高頻度使用的指令占據(jù)了絕大部分的執(zhí)行時(shí)間，擴(kuò)充的復(fù)雜指令往往是低頻度指令。大量復(fù)雜指令的控制邏輯不規(guī)整，不適于VLSI工藝VLSI的出現(xiàn)，使單芯片處理機(jī)希望采用規(guī)整的硬聯(lián)邏輯實(shí)現(xiàn)，而不希望用微程序，因?yàn)槲⒊绦虻氖褂梅炊萍s了速度提高。(微碼的存控速度比CPU慢5-10倍)。軟硬功能分配復(fù)雜指令增加硬件的復(fù)雜度，使指令執(zhí)行周期大大加長，直接訪存次數(shù)增多，數(shù)據(jù)重復(fù)利用率低。不利于先進(jìn)指令級并行技術(shù)的采用流水線技術(shù)RISC基本設(shè)計(jì)思想減小CPI:CPUtime=Instr_Count*CPI*Clock_cycle精簡指令集：保留最基本的，去掉復(fù)雜、使用頻度低的指令采用Load/Store結(jié)構(gòu)，有助于減少指令格式，統(tǒng)一存儲器訪問方式采用硬接線控制代替微程序控制RISC的提出與發(fā)展Load/Store結(jié)構(gòu)提出：CDC6600(1963)--CRAY1(1976)RISC思想最早在IBM公司提出，但不叫RISC，IBM801處理器是公認(rèn)體現(xiàn)RISC思想的機(jī)器。1980年，Berkeley的Patterson和Dizel提出RISC名詞，并研制了RISC-,實(shí)驗(yàn)樣機(jī)。1981年Stanford的Hennessy研制MIPS芯片。85年后推出商品化RISC:MIPS1(1986)和SPARCV1(1987)典型的高性能RISC處理器SUN公司的SPARC(1987)MIPS公司的SGI:MIPS(1986)HP公司的PA-RISC,IBM,Motorola公司的PowerPCDEC、Compac公司的AlphaAXPIBM的RS6000(1990)第一臺SuperscalarRISC機(jī)

關(guān)注：國產(chǎn)CPU龍芯與MIPSCISC與RISC的對比類別CISCRISC指令系統(tǒng)指令數(shù)量很多較少，通常少于100執(zhí)行時(shí)間有些指令執(zhí)行時(shí)間很長，如整塊的存儲器內(nèi)容拷貝；或?qū)⒍鄠€(gè)寄存器的內(nèi)容拷貝到存貯器沒有較長執(zhí)行時(shí)間的指令編碼長度編碼長度可變，1-15字節(jié)編碼長度固定，通常為4個(gè)字節(jié)尋址方式尋址方式多樣簡單尋址操作可以對存儲器和寄存器進(jìn)行算術(shù)和邏輯操作只能對寄存器對行算術(shù)和邏輯操作，Load/Store體系結(jié)構(gòu)編譯難以用優(yōu)化編譯器生成高效的目標(biāo)代碼程序采用優(yōu)化編譯技術(shù)，生成高效的目標(biāo)代碼程序馮·諾依曼體系結(jié)構(gòu)是否還記得計(jì)算機(jī)五大部件？馮.諾曼結(jié)構(gòu)的處理器使用同一個(gè)存儲器，經(jīng)由同一個(gè)總線傳輸.馮·諾依曼體系結(jié)構(gòu)指令寄存器控制器數(shù)據(jù)通道輸入輸出中央處理器存儲器程序指令0指令1指令2指令3指令4數(shù)據(jù)數(shù)據(jù)0數(shù)據(jù)1數(shù)據(jù)2取指令和存取數(shù)據(jù)能否重疊執(zhí)行？哈佛體系結(jié)構(gòu)指令寄存器控制器數(shù)據(jù)通道輸入輸出CPU程序存儲器指令0指令1指令2數(shù)據(jù)存儲器數(shù)據(jù)0數(shù)據(jù)1數(shù)據(jù)2地址指令地址數(shù)據(jù)流水線技術(shù)流水線(Pipeline)技術(shù)：幾個(gè)指令可以并行執(zhí)行提高了CPU的運(yùn)行效率內(nèi)部信息流要求通暢流動譯碼取指執(zhí)行add譯碼取指執(zhí)行sub譯碼取指執(zhí)行cmp時(shí)間AddSubCmp

最佳流水線該例中用6個(gè)時(shí)鐘周期執(zhí)行了6條指令所有的操作都在寄存器中（單周期執(zhí)行）指令周期數(shù)(CPI)=1

操作周期 1 2 3 4 56ADDSUBMOVANDORREORCMPRSBFetchDecodeExecuteFetchDecodeExecuteFetchDecodeExecuteFetchDecodeExecuteFetchDecodeExecuteDecodeExecuteFetchDecodeFetchFetchLDR流水線舉例該例中，用6周期執(zhí)行了4條指令指令周期數(shù)(CPI)=1.5

周期

操作 1 2 3 4 5 6ADDSUBLDRMOVANDORRFetchDecodeExecuteFetchDecodeExecuteFetchDecodeExecuteDataWritebackFetchDecodeExecuteFetchDecodeFetch分支流水線舉例流水線被阻斷周期

12345

0x8000BL0x8004X0x8008XX0x8FECADD0x8FF0SUB0x8FF4MOV地址

操作FetchDecodeExecuteFetchDecodeExecuteFetchDecodeFetchFetchDecodeExecuteLinkretAdjustFetchDecodeFetch超標(biāo)量執(zhí)行超標(biāo)量(Superscalar)執(zhí)行：超標(biāo)量CPU采用多條流水線結(jié)構(gòu)執(zhí)行1取指指令譯碼2譯碼1執(zhí)行2執(zhí)行1取指譯碼2譯碼1執(zhí)行2流水線1流水線2數(shù)據(jù)回寫高速緩存（CACHE）1、為什么采用高速緩存微處理器的時(shí)鐘頻率比內(nèi)存速度提高快得多，高速緩存可以提高內(nèi)存的平均性能。2、高速緩存的工作原理高速緩存是一種小型、快速的存儲器，它保存部分主存內(nèi)容的拷貝。CPU高速緩存控制器CACHE主存數(shù)據(jù)數(shù)據(jù)地址總線和總線橋CPU低速設(shè)備橋數(shù)據(jù)高速總線存儲器高速設(shè)備鍵盤低速總線ARM公司提出的AMBA總線標(biāo)準(zhǔn)總線總線的主要參數(shù)有總線的帶寬總線的位寬總線的工作時(shí)鐘頻率總線機(jī)制微處理器（CPU）是嵌入式系統(tǒng)硬件平臺的核心構(gòu)件，但不是全部。按照馮·諾依曼體系結(jié)構(gòu)思想，計(jì)算機(jī)的硬件是由CPU、存儲器和I/O設(shè)備三部分組成的?？偩€是把CPU與存儲器、I/O設(shè)備相連接的信息通道，但總線并不僅僅指的是一束信號線，而應(yīng)包含相應(yīng)的通信協(xié)議。按照使用場合的不同，總線分成芯片級總線（CPU總線）、板卡級總線（內(nèi)總線）和系統(tǒng)級總線（外總線）。ISAIBM公司于1981年推出的基于8位機(jī)PC/XT的總線，稱為PC

總線。IBM公司于1984年推出了16位PC機(jī)PC/AT，其總線稱為AT總線。然而IBM公司從未公布過他們的AT總線規(guī)格。由Intel公司，IEEE和EISA集團(tuán)聯(lián)合開發(fā)了與IBM/AT原裝機(jī)總線意義相近的ISA總線，即8/16位的“工業(yè)標(biāo)準(zhǔn)結(jié)構(gòu)”(ISA-IndustryStandardArchitecture)總線。6.66MHZ至26.66MHZ

，典型8MHzEISA總線，32位PCI1991年下半年，Intel公司首先提出了PCI的概念。Intel聯(lián)合IBM、Compaq、AST、HP、DEC等100多家公司成立了PCI集團(tuán)，其英文全稱為：PeripheralComponentInterconnectSpecialInterestGroup(外圍部件互連專業(yè)組)，簡稱PCISIG。93年發(fā)布PCI2.0，32位，33MHz。5個(gè)以上PCI插槽AGP（圖形加速處理）90年代后期，PCI-X，64位/66MHzI2CPHILIPS開發(fā)了一種用于內(nèi)部IC控制的簡單的雙向兩線串行總線I2C(Inter-IntegratedCircuit)最高速率100Kbps，25英尺，最多可支持40個(gè)設(shè)備數(shù)據(jù)線時(shí)鐘線CAN（ControllerAreaNetwork）80年代末，由德國Bosch公司最先提出被設(shè)計(jì)作為汽車環(huán)境中的微控制器通訊，在車載各電子控制裝置ECU之間交換信息，形成汽車電子控制網(wǎng)絡(luò)。發(fā)動機(jī)管理系統(tǒng)、變速箱控制器、儀表裝備、電子主干系統(tǒng)中，均嵌入CAN控制裝置。使用CSMA/CD協(xié)議40米以內(nèi)，1Mbps；10Km，5Kbps；理論上可以支持無限多個(gè)設(shè)備可靠性高，誤碼率為10-11抗電磁干擾性強(qiáng)汽車中的CAN總線汽車電子產(chǎn)品（18個(gè)嵌入式控制模塊）——CAN總線網(wǎng)絡(luò)VOLVOS80汽車的CAN總線網(wǎng)絡(luò)存儲器系統(tǒng)寄存器高速緩存SRAM主存儲器DRAM本地存儲器Flash、ROM、磁盤網(wǎng)絡(luò)存儲器Flash、ROM、磁盤時(shí)鐘周期01—1050—10020000000分層結(jié)構(gòu)存儲器種類RAM：隨機(jī)存取存儲器，SRAM：靜態(tài)隨機(jī)存儲器，DRAM：動態(tài)隨機(jī)存儲器

1）SRAM比DRAM快

2）SRAM比DRAM耗電多

3）DRAM存儲密度比SRAM高得多

4）DRAM需要周期性刷新ROM：只讀存儲器EPROM:可擦除可編程ROMEEPROM:電可擦除可編程ROMFLASH：閃存閃速存儲器(FLASH)相對傳統(tǒng)的EPROM芯片，這種芯片可以用電氣的方法快速地擦寫由于快擦寫存儲器不需要存儲電容器，故其集成度更高，制造成本低于DRAM它使用方便，既具有SRAM讀寫的靈活性和較快的訪問速度，又具有ROM在斷電后可不丟失信息的特點(diǎn)，所以快擦寫存儲器技術(shù)發(fā)展十分迅速NOR技術(shù)NOR技術(shù)閃速存儲器是最早出現(xiàn)的FlashMemory，目前仍是多數(shù)供應(yīng)商支持的技術(shù)架構(gòu)，它源于傳統(tǒng)的EPROM器件。與其它FlashMemory技術(shù)相比，具有可靠性高、隨機(jī)讀取速度快的優(yōu)勢。在擦除和編程操作較少而直接執(zhí)行代碼的場合，尤其是代碼（指令）存儲的應(yīng)用中廣泛使用。由于NOR技術(shù)FlashMemory的擦除和編程速度較慢，而塊尺寸又較大，因此擦除和編程操作所花費(fèi)的時(shí)間很長，在純數(shù)據(jù)存儲和文件存儲的應(yīng)用中，NOR技術(shù)顯得力不從心。NAND技術(shù)NAND技術(shù)FlashMemory具有以下特點(diǎn)：以頁為單位進(jìn)行讀和編程操作，1頁為256或512字節(jié)；以塊為單位進(jìn)行擦除操作，1塊為4K、8K或16K字節(jié)。具有快編程和快擦除的功能，其塊擦除時(shí)間是2ms；而NOR技術(shù)的塊擦除時(shí)間達(dá)到幾百ms。數(shù)據(jù)、地址采用同一總線，實(shí)現(xiàn)串行讀取。隨機(jī)讀取速度慢且不能按字節(jié)隨機(jī)編程。芯片尺寸小，引腳少，是位成本(bitcost)最低的固態(tài)存儲器，突破了每兆字節(jié)1元的價(jià)格限制