數(shù)字電路 第1章 數(shù)邏基礎(chǔ)

第1章數(shù)字邏輯基礎(chǔ)

1.1邏輯代數(shù)運(yùn)算與邏輯電路

1.2邏輯代數(shù)的數(shù)學(xué)描述

1.3邏輯函數(shù)的化簡(jiǎn)

1.4邏輯函數(shù)描述方法及轉(zhuǎn)換事物往往存在兩種對(duì)立的狀態(tài)，在邏輯代數(shù)中可以抽象地表示為0和1，稱為邏輯0狀態(tài)和邏輯1狀態(tài)。邏輯代數(shù)是按一定的邏輯關(guān)系進(jìn)行運(yùn)算的代數(shù)，是分析和設(shè)計(jì)數(shù)字電路的數(shù)學(xué)工具。在邏輯代數(shù)，只有０和１兩種邏輯值，有與、或、非三種基本邏輯運(yùn)算，還有與或、與非、與或非、異或、同或幾種導(dǎo)出邏輯運(yùn)算。

邏輯代數(shù)中的變量稱為邏輯變量，用大寫(xiě)字母表示。邏輯變量的取值只有兩種，即邏輯0和邏輯1，0和1稱為邏輯常量，并不表示數(shù)量的大小，而是表示兩種對(duì)立的邏輯狀態(tài)。邏輯是指事物的因果關(guān)系，或者說(shuō)條件和結(jié)果的關(guān)系，這些因果關(guān)系可以用邏輯運(yùn)算來(lái)表示，也就是用邏輯代數(shù)來(lái)描述。概述1.1邏輯代數(shù)運(yùn)算與邏輯電路

1、進(jìn)位制：表示數(shù)時(shí)，僅用一位數(shù)碼往往不夠用，必須用進(jìn)位計(jì)數(shù)的方法組成多位數(shù)碼。多位數(shù)碼每一位的構(gòu)成以及從低位到高位的進(jìn)位規(guī)則稱為進(jìn)位計(jì)數(shù)制，簡(jiǎn)稱進(jìn)位制。2、基數(shù)：進(jìn)位制的基數(shù)，就是在該進(jìn)位制中可能用到的數(shù)碼個(gè)數(shù)。3、位權(quán)（位的權(quán)數(shù)）：在某一進(jìn)位制的數(shù)中，每一位的大小都對(duì)應(yīng)著該位上的數(shù)碼乘上一個(gè)固定的數(shù)，這個(gè)固定的數(shù)就是這一位的權(quán)數(shù)。權(quán)數(shù)是一個(gè)冪。常用數(shù)制幾個(gè)概念數(shù)碼為：0～9；基數(shù)是10。運(yùn)算規(guī)律：逢十進(jìn)一，即：9＋1＝10。十進(jìn)制數(shù)的權(quán)展開(kāi)式：５５５５５×１０３＝５０００５×１０２＝５００５×１０１＝５０５×１００＝５＝５５５５103、102、101、100稱為十進(jìn)制的權(quán)。各數(shù)位的權(quán)是10的冪。同樣的數(shù)碼在不同的數(shù)位上代表的數(shù)值不同。＋任意一個(gè)十進(jìn)制數(shù)都可以表示為各個(gè)數(shù)位上的數(shù)碼與其對(duì)應(yīng)的權(quán)的乘積之和，稱權(quán)展開(kāi)式。即：(5555)10＝5×103

＋5×102＋5×101＋5×100又如：(209.04)10＝2×102

＋0×101＋9×100＋0×10－1＋4×10－21、十進(jìn)制2、二進(jìn)制數(shù)碼為：0、1；基數(shù)是2。運(yùn)算規(guī)律：逢二進(jìn)一，即：1＋1＝10。二進(jìn)制數(shù)的權(quán)展開(kāi)式：如：(101.01)2＝1×22

＋0×21＋1×20＋0×2－1＋1×2－2

＝(5.25)10加法規(guī)則：0+0=0，0+1=1，1+0=1，1+1=10乘法規(guī)則：0·0=0，0·1=0，1·0=0，1·1=1運(yùn)算規(guī)則各數(shù)位的權(quán)是２的冪二進(jìn)制數(shù)只有0和1兩個(gè)數(shù)碼，它的每一位都可以用電子元件來(lái)實(shí)現(xiàn)，且運(yùn)算規(guī)則簡(jiǎn)單，相應(yīng)的運(yùn)算電路也容易實(shí)現(xiàn)。數(shù)碼為：0～7；基數(shù)是8。運(yùn)算規(guī)律：逢八進(jìn)一，即：7＋1＝10。八進(jìn)制數(shù)的權(quán)展開(kāi)式：如：(207.04)8＝2×82

＋0×81＋7×80＋0×8－1＋4×8－2＝(135.0625)103、八進(jìn)制4、十六進(jìn)制數(shù)碼為：0～9、A～F；基數(shù)是16。運(yùn)算規(guī)律：逢十六進(jìn)一，即：F＋1＝10。十六進(jìn)制數(shù)的權(quán)展開(kāi)式：如：(D8.A)16＝

13×161

＋8×160＋10×16－1＝(216.625)10各數(shù)位的權(quán)是8的冪各數(shù)位的權(quán)是16的冪結(jié)論①一般地，N進(jìn)制需要用到N個(gè)數(shù)碼，基數(shù)是N；運(yùn)算規(guī)律為逢N進(jìn)一。②如果一個(gè)N進(jìn)制數(shù)M包含ｎ位整數(shù)和ｍ位小數(shù)，即(an-1an-2…a1a0·a－1a－2…a－m)2則該數(shù)的權(quán)展開(kāi)式為：(M)N

＝an-1×Nn-1

＋

an-2×Nn-2

＋…＋a1×N1＋

a0

×N0＋a－1×N-1＋a－2×N-2＋…＋a－m×N-m③由權(quán)展開(kāi)式很容易將一個(gè)N進(jìn)制數(shù)轉(zhuǎn)換為十進(jìn)制數(shù)。不同數(shù)制間的轉(zhuǎn)換（1）二進(jìn)制數(shù)轉(zhuǎn)換為八進(jìn)制數(shù)：將二進(jìn)制數(shù)由小數(shù)點(diǎn)開(kāi)始，整數(shù)部分向左，小數(shù)部分向右，每3位分成一組，不夠3位補(bǔ)零，則每組二進(jìn)制數(shù)便是一位八進(jìn)制數(shù)。(三位聚一位)將N進(jìn)制數(shù)按權(quán)展開(kāi)，即可以轉(zhuǎn)換為十進(jìn)制數(shù)。1、二進(jìn)制數(shù)與八進(jìn)制數(shù)的相互轉(zhuǎn)換1101010.01000＝(152.2)8（2）八進(jìn)制數(shù)轉(zhuǎn)換為二進(jìn)制數(shù)：將每位八進(jìn)制數(shù)用3位二進(jìn)制數(shù)表示。(一位變?nèi)?

=011111100.010110(374.26)82、二進(jìn)制數(shù)與十六進(jìn)制數(shù)的相互轉(zhuǎn)換0111010100.011000＝(1E8.6)16=101011110100.01110110(AF4.76)16二進(jìn)制數(shù)轉(zhuǎn)換為十六進(jìn)制數(shù)，按照每4位二進(jìn)制數(shù)對(duì)應(yīng)于一位十六進(jìn)制數(shù)進(jìn)行轉(zhuǎn)換。(四位聚一位)采用的方法—基數(shù)連除、連乘法原理：將整數(shù)部分和小數(shù)部分分別進(jìn)行轉(zhuǎn)換。整數(shù)部分采用基數(shù)連除法;

小數(shù)部分采用基數(shù)連乘法;

轉(zhuǎn)換后再合并。十六進(jìn)制數(shù)轉(zhuǎn)換為二進(jìn)制數(shù)，按照每一位十六進(jìn)制數(shù)對(duì)應(yīng)于4位二進(jìn)制數(shù)進(jìn)行轉(zhuǎn)換。(一位變四位)3、十進(jìn)制數(shù)轉(zhuǎn)換為任意進(jìn)制數(shù)整數(shù)部分采用基數(shù)連除法：先得到的余數(shù)為低位，后得到的余數(shù)為高位。小數(shù)部分采用基數(shù)連乘法：先得到的整數(shù)為高位，后得到的整數(shù)為低位。所以：(44.375)10＝(101100.011)2采用基數(shù)連除、連乘法，可將十進(jìn)制數(shù)轉(zhuǎn)換為任意的N進(jìn)制數(shù)。例：(44.375)10＝(？)21、與邏輯（與運(yùn)算）與邏輯的定義：僅當(dāng)決定事件（Y）發(fā)生的所有條件（A，B，C，…）均滿足時(shí)，事件（Y）才能發(fā)生。表達(dá)式為：開(kāi)關(guān)A，B串聯(lián)控制燈泡YＹ＝ＡＢＣ…基本邏輯運(yùn)算兩個(gè)開(kāi)關(guān)必須同時(shí)接通，燈才亮。邏輯表達(dá)式為：Ｙ＝ＡＢA、B都斷開(kāi)，燈不亮。A斷開(kāi)、B接通，燈不亮。A接通、B斷開(kāi)，燈不亮。A、B都接通，燈亮。這種把所有可能的條件組合及其對(duì)應(yīng)結(jié)果一一列出來(lái)的表格叫做真值表。將開(kāi)關(guān)接通記作1，斷開(kāi)記作0；燈亮記作1，燈滅記作0?？梢宰鞒鋈缦卤砀駚?lái)描述與邏輯關(guān)系：功能表實(shí)現(xiàn)與邏輯的電路稱為與門(mén)。與門(mén)的邏輯符號(hào)：Ｙ＝ＡＢ真值表邏輯符號(hào)2、或邏輯（或運(yùn)算）或邏輯的定義：當(dāng)決定事件（Y）發(fā)生的各種條件（A，B，C，…)中，只要有一個(gè)或多個(gè)條件具備，事件（Y）就發(fā)生。表達(dá)式為：開(kāi)關(guān)A，B并聯(lián)控制燈泡YＹ＝Ａ＋Ｂ＋Ｃ＋…兩個(gè)開(kāi)關(guān)只要有一個(gè)接通，燈就會(huì)亮。邏輯表達(dá)式為：Ｙ＝Ａ+ＢA、B都斷開(kāi)，燈不亮。A斷開(kāi)、B接通，燈亮。A接通、B斷開(kāi)，燈亮。A、B都接通，燈亮。實(shí)現(xiàn)或邏輯的電路稱為或門(mén)?；蜷T(mén)的邏輯符號(hào)：Y=A+B真值表功能表邏輯符號(hào)3、非邏輯（非運(yùn)算）非邏輯指的是邏輯的否定。當(dāng)決定事件（Y）發(fā)生的條件（A）滿足時(shí)，事件不發(fā)生；條件不滿足，事件反而發(fā)生。表達(dá)式為：Ｙ＝Ａ開(kāi)關(guān)A控制燈泡Y實(shí)現(xiàn)非邏輯的電路稱為非門(mén)。非門(mén)的邏輯符號(hào)：Y=AA斷開(kāi)，燈亮。A接通，燈滅。真值表功能表邏輯符號(hào)2、或非運(yùn)算：邏輯表達(dá)式為：1、與非運(yùn)算：邏輯表達(dá)式為：幾種導(dǎo)出的邏輯運(yùn)算3、與或非運(yùn)算：邏輯表達(dá)式為：4、異或運(yùn)算：邏輯表達(dá)式為：5、同或運(yùn)算：邏輯表達(dá)式為：Y=AB+AB=A⊙B0V3V工作原理

A、B中有一個(gè)或一個(gè)以上為低電平0V

只有A、B全為高電平3V，二極管與門(mén)電路0V3V3V3VABF3V3V3V3V0V0V0V3V0V0V0V0V則輸出F就為低電平0V則輸出F才為高電平3V正負(fù)邏輯問(wèn)題

ABFVLVLVLVLVHVLVLVHVHVLVHVH電平關(guān)系正與=負(fù)或正或=負(fù)與正與非=負(fù)或非正或非=負(fù)與非正、負(fù)邏輯間關(guān)系邏輯符號(hào)等效

在一種邏輯符號(hào)的所有入、出端同時(shí)加上或者去掉小圈，當(dāng)一根線上有兩個(gè)小圈，則無(wú)需畫(huà)圈

原來(lái)的符號(hào)互換（與←→或、同或←→異或）111ABF100100000正邏輯（與門(mén)）0ABF01001011111負(fù)邏輯（或門(mén)）

邏輯電路

幾個(gè)概念獲得高、低電平的基本方法：利用半導(dǎo)體開(kāi)關(guān)元件的導(dǎo)通、截止（即開(kāi)、關(guān)）兩種工作狀態(tài)。邏輯0和1：電子電路中用高、低電平來(lái)表示。邏輯門(mén)電路：用以實(shí)現(xiàn)基本和常用邏輯運(yùn)算的電子電路。簡(jiǎn)稱門(mén)電路?；竞统Ｓ瞄T(mén)電路有與門(mén)、或門(mén)、非門(mén)（反相器）、與非門(mén)、或非門(mén)、與或非門(mén)和異或門(mén)等。硅和鍺半導(dǎo)體的結(jié)構(gòu)+4+4+4+4純凈的硅或鍺半導(dǎo)體(“本征半導(dǎo)體”)價(jià)電子成為正離子N型半導(dǎo)體+4+4+4+4+5多余電子磷+4+4+4硼空穴負(fù)離子+4+3P型半導(dǎo)體－－－－－－－－－－－－－－－－－－－－－－－－p++++++++++++++++++++++++n耗盡層空穴漂移電子漂移空穴擴(kuò)散電子擴(kuò)散預(yù)備知識(shí)二極管陽(yáng)極陰極二極管的V—I特性曲線截止正向偏置反向偏置擊穿電壓雪崩擊穿-PN+PN+-RVDOnOffOnOffKRRK三極管半導(dǎo)體三極管在英文中稱為晶體管(Transister)，半導(dǎo)體三極管有兩大類型，一是雙極型半導(dǎo)體三極管(BJT)，二是場(chǎng)效應(yīng)半導(dǎo)體三極管(FET)。雙極型半導(dǎo)體三極管是由兩種載流子參與導(dǎo)電的半導(dǎo)體器件，它由兩個(gè)PN結(jié)組合而成，是一種電流控制電流源器件（CCCS）。場(chǎng)效應(yīng)型半導(dǎo)體三極管僅由一種載流子參與導(dǎo)電，是一種電壓控制電流源器件（VCCS）。NPNebc電子空穴IENICNIEPICEOIEICIBIBNebc雙極型三極管等效圖雙極型三極管的三種組態(tài)共射極輸入特性共射極輸出特性飽和區(qū)——iC受vCE顯著控制的區(qū)域，該區(qū)域內(nèi)vCE的數(shù)值較小，一般vCE＜0.7V(硅管)。此時(shí)發(fā)射結(jié)正偏，集電結(jié)正偏或反偏電壓很小。截止區(qū)——iC接近零的區(qū)域，相當(dāng)iB=0的曲線的下方。此時(shí)，發(fā)射結(jié)反偏，集電結(jié)反偏。放大區(qū)——iC平行于vCE軸的區(qū)域，曲線基本平行等距。此時(shí)，發(fā)射結(jié)正偏，集電結(jié)反偏，電壓大于0.7

V左右(硅管)。共射極三極管特性曲線

輸入特性曲線的分區(qū)：①截止區(qū)

②非線性區(qū)③線性區(qū)

MOS場(chǎng)效應(yīng)三極管

絕緣柵型場(chǎng)效應(yīng)三極管MOSFET(MetalOxideSemiconductorFET)分為增強(qiáng)型

N溝道、P溝道

耗盡型

N溝道、P溝道

N溝道增強(qiáng)型MOSFET結(jié)構(gòu)示意圖如下所示:D(Drain)為漏極，相當(dāng)c；G(Gate)為柵極，相當(dāng)b；

S(Source)為源極，相當(dāng)e。

N溝道增強(qiáng)型MOS管特性曲線N溝道MOS管符號(hào)如果是P溝道，箭頭則向外。分立元件門(mén)電路1、二極管與門(mén)2、二極管或門(mén)3、三極管非門(mén)①u(mài)A＝0V時(shí)，三極管截止，iB＝0，iC＝0，輸出電壓uY＝VCC＝5V②uA＝5V時(shí)，三極管導(dǎo)通。基極電流為：iB＞IBS，三極管工作在飽和狀態(tài)。輸出電壓uY＝UCES＝0.3V。三極管臨界飽和時(shí)的基極電流為：1、TTL與非門(mén)TTL門(mén)電路①輸入信號(hào)不全為1：如uA=0.3V，uB=3.6V3.6V0.3V1V則uB1=0.3+0.7=1V，T2、T5截止，T3、T4導(dǎo)通忽略iB3，輸出端的電位為：輸出Y為高電平。uY≈5―0.7―0.7＝3.6V3.6V3.6V②輸入信號(hào)全為1：如uA=uB=3.6V2.1V則uB1=2.1V，T2、T5導(dǎo)通，T3、T4截止輸出端的電位為：uY=UCES＝0.3V輸出Y為低電平。功能表真值表邏輯表達(dá)式輸入有低，輸出為高；輸入全高，輸出為低。74LS00內(nèi)含4個(gè)2輸入與非門(mén)，74LS20內(nèi)含2個(gè)4輸入與非門(mén)。①A=0時(shí)，T2、T5截止，T3、T4導(dǎo)通，Y=1。②A=1時(shí)，T2、T5導(dǎo)通，T3、T4截止，Y=0。

TTL非門(mén)①A、B中只要有一個(gè)為1，即高電平，如A＝1，則iB1就會(huì)經(jīng)過(guò)T1集電結(jié)流入T2基極，使T2、T5飽和導(dǎo)通，輸出為低電平，即Y＝0。②A＝B＝0時(shí)，iB1、i'B1均分別流入T1、T'1發(fā)射極，使T2、T'2、T5均截止，T3、T4導(dǎo)通，輸出為高電平，即Y＝1。

TTL或非門(mén)其他TTL門(mén)OC門(mén)為解決一般TTL與非門(mén)不能線與而設(shè)計(jì)的。①A、B不全為1時(shí)，uB1=1V，T2、T3截止，Y=1。接入外接電阻R后：②A、B全為1時(shí)，uB1=2.1V，T2、T3飽和導(dǎo)通，Y=0。

TS門(mén)①E＝1時(shí)，二極管D導(dǎo)通，T1基極和T2基極均被鉗制在低電平，因而T2～T5均截止，輸出端開(kāi)路，電路處于高阻狀態(tài)。結(jié)論：電路的輸出有高阻態(tài)、高電平和低電平3種狀態(tài)。②E＝0時(shí)，二極管D截止，TS門(mén)的輸出狀態(tài)完全取決于輸入信號(hào)A、B的狀態(tài)，電路輸出與輸入的邏輯關(guān)系和一般TTL門(mén)相同。

TS門(mén)的應(yīng)用：①作多路開(kāi)關(guān)：E=0時(shí)，門(mén)G1使能，G2禁止，Y=A；E=1時(shí)，門(mén)G2使能，G1禁止，Y=B。②信號(hào)雙向傳輸：E=0時(shí)信號(hào)向右傳送，B=A；E=1時(shí)信號(hào)向左傳送，A=B。③構(gòu)成數(shù)據(jù)總線：讓各門(mén)的控制端輪流處于低電平，即任何時(shí)刻只讓一個(gè)TSL門(mén)處于工作狀態(tài)，而其余TSL門(mén)均處于高阻狀態(tài)，這樣總線就會(huì)輪流接受各TSL門(mén)的輸出。1、CMOS非門(mén)（1）uA＝0V時(shí)，TN截止，TP導(dǎo)通。輸出電壓uY＝VDD＝10V。（2）uA＝10V時(shí)，TN導(dǎo)通，TP截止。輸出電壓uY＝0V。CMOS邏輯門(mén)2、CMOS與非門(mén)、或非門(mén)、與門(mén)、或門(mén)、與或非門(mén)

CMOS與非門(mén)①A、B當(dāng)中有一個(gè)或全為低電平時(shí)，TN1、TN2中有一個(gè)或全部截止，TP1、TP2中有一個(gè)或全部導(dǎo)通，輸出Y為高電平。②只有當(dāng)輸入A、B全為高電平時(shí)，TN1和TN2才會(huì)都導(dǎo)通，TP1和TP2才會(huì)都截止，輸出Y才會(huì)為低電平。

CMOS或非門(mén)①只要輸入A、B當(dāng)中有一個(gè)或全為高電平，TP1、TP2中有一個(gè)或全部截止，TN1、TN2中有一個(gè)或全部導(dǎo)通，輸出Y為低電平。②只有當(dāng)A、B全為低電平時(shí)，TP1和TP2才會(huì)都導(dǎo)通，TN1和TN2才會(huì)都截止，輸出Y才會(huì)為高電平。CMOS傳輸門(mén)①C＝0、，即C端為低電平（0V）、端為高電平（＋VDD）時(shí)，TN和TP都不具備開(kāi)啟條件而截止，輸入和輸出之間相當(dāng)于開(kāi)關(guān)斷開(kāi)一樣。②C＝1、，即C端為高電平（＋VDD）、端為低電平（0V）時(shí)，TN和TP都具備了導(dǎo)通條件，輸入和輸出之間相當(dāng)于開(kāi)關(guān)接通一樣，uo＝ui。

電壓傳輸特性TTL與非門(mén)輸入電壓VI與輸出電壓VO之間的關(guān)系曲線，即VO=f（VI）

TTL與非門(mén)的外特性邏輯電路主要技術(shù)參數(shù)VoffVSHVonVSL

抗干擾能力關(guān)門(mén)電平VOFF：保證輸出為標(biāo)準(zhǔn)高電平VSH的最大輸入低電平值開(kāi)門(mén)電平VON：保證輸出為標(biāo)準(zhǔn)低電平VSL的最小輸入高電平值低電平噪聲容限VNL：VNL=VOFF-VSL高電平噪聲容限VNH：VNH=VSH-VON

輸入特性輸入電流與輸入電壓之間的關(guān)系曲線，即II=f（VI）1.輸入短路電流ISD（也叫輸入低電平電流IIL）當(dāng)VIL=0V時(shí)由輸入端流出的電流2.輸入漏電流IIH（輸入高電平電流）指一個(gè)輸入端接高電平，其余輸入端接低電平，經(jīng)該輸入端流入的電流。約10μA左右

平均傳輸延遲時(shí)間tpd導(dǎo)通延遲時(shí)間tPHL

：輸入波形上升沿的50%幅值處到輸出波形下降沿50%幅值處所需要的時(shí)間，截止延遲時(shí)間tPLH：從輸入波形下降沿50%幅值處到輸出波形上升沿50%幅值處所需要的時(shí)間，平均傳輸延遲時(shí)間tpd：

TTL與非門(mén)主要參數(shù)（1）輸出高電平UOH：TTL與非門(mén)的一個(gè)或幾個(gè)輸入為低電平時(shí)的輸出電平。產(chǎn)品規(guī)范值UOH≥2.4V，標(biāo)準(zhǔn)高電平USH＝2.4V。（2）高電平輸出電流IOH：輸出為高電平時(shí)，提供給外接負(fù)載的最大輸出電流，超過(guò)此值會(huì)使輸出高電平下降。IOH表示電路的拉電流負(fù)載能力。（3）輸出低電平UOL：TTL與非門(mén)的輸入全為高電平時(shí)的輸出電平。產(chǎn)品規(guī)范值UOL≤0.4V，標(biāo)準(zhǔn)低電平USL＝0.4V。（4）低電平輸出電流IOL：輸出為低電平時(shí)，外接負(fù)載的最大輸出電流，超過(guò)此值會(huì)使輸出低電平上升。IOL表示電路的灌電流負(fù)載能力。（5）扇出系數(shù)NO：指一個(gè)門(mén)電路能帶同類門(mén)的最大數(shù)目，它表示門(mén)電路的帶負(fù)載能力。一般TTL門(mén)電路NO≥8，功率驅(qū)動(dòng)門(mén)的NO可達(dá)25。（6）最大工作頻率fmax：超過(guò)此頻率電路就不能正常工作。（7）輸入開(kāi)門(mén)電平UON：是在額定負(fù)載下使與非門(mén)的輸出電平達(dá)到標(biāo)準(zhǔn)低電平USL的輸入電平。它表示使與非門(mén)開(kāi)通的最小輸入電平。一般TTL門(mén)電路的UON≈1.8V。（8）輸入關(guān)門(mén)電平UOFF：使與非門(mén)的輸出電平達(dá)到標(biāo)準(zhǔn)高電平USH的輸入電平。它表示使與非門(mén)關(guān)斷所需的最大輸入電平。一般TTL門(mén)電路的UOFF≈0.8V。（9）高電平輸入電流IIH：輸入為高電平時(shí)的輸入電流，也即當(dāng)前級(jí)輸出為高電平時(shí)，本級(jí)輸入電路造成的前級(jí)拉電流。（10）低電平輸入電流IIL：輸入為低電平時(shí)的輸出電流，也即當(dāng)前級(jí)輸出為低電平時(shí)，本級(jí)輸入電路造成的前級(jí)灌電流。（11）平均傳輸時(shí)間tpd：信號(hào)通過(guò)與非門(mén)時(shí)所需的平均延遲時(shí)間。在工作頻率較高的數(shù)字電路中，信號(hào)經(jīng)過(guò)多級(jí)傳輸后造成的時(shí)間延遲，會(huì)影響電路的邏輯功能。（12）空載功耗：與非門(mén)空載時(shí)電源總電流ICC與電源電壓VCC的乘積。1.2邏輯代數(shù)的數(shù)學(xué)描述邏輯代數(shù)的基本公式和基本定律

1、常量之間的關(guān)系

2、基本公式分別令A(yù)=0及A=1代入這些公式，即可證明它們的正確性。

3、基本定律利用真值表很容易證明這些公式的正確性。如證明A·B=B·A：(A+B)(A+C)=AA+AB+AC+BC分配律A(B+C)=AB+AC=A+AB+AC+BC等冪律AA=A=A(1+B+C)+BC分配律A(B+C)=AB+AC=A+BC0-1律A+1=1證明分配律：A+BC=(A+B)(A+C)證明：

4、常用公式分配律A+BC=(A+B)(A+C)互補(bǔ)律A+A=10-1律A·1=1互補(bǔ)律A+A=1分配律A(B+C)=AB+AC0-1律A+1=1例如，已知等式，用函數(shù)Y=AC代替等式中的A，根據(jù)代入規(guī)則，等式仍然成立，即有：

1、代入規(guī)則：任何一個(gè)含有變量A的等式，如果將所有出現(xiàn)A的位置都用同一個(gè)邏輯函數(shù)代替，則等式仍然成立。這個(gè)規(guī)則稱為代入規(guī)則。

2、反演規(guī)則：對(duì)于任何一個(gè)邏輯表達(dá)式Y(jié)，如果將表達(dá)式中的所有“·”換成“＋”，“＋”換成“·”，“0”換成“1”，“1”換成“0”，原變量換成反變量，反變量換成原變量，那么所得到的表達(dá)式就是函數(shù)Y的反函數(shù)Y（或稱補(bǔ)函數(shù)）。這個(gè)規(guī)則稱為反演規(guī)則。邏輯代數(shù)的三個(gè)重要規(guī)則

3、對(duì)偶規(guī)則：對(duì)于任何一個(gè)邏輯表達(dá)式Y(jié)，如果將表達(dá)式中的所有“·”換成“＋”，“＋”換成“·”，“0”換成“1”，“1”換成“0”，而變量保持不變，則可得到的一個(gè)新的函數(shù)表達(dá)式Y(jié)＇，Y＇稱為函Y的對(duì)偶函數(shù)。這個(gè)規(guī)則稱為對(duì)偶規(guī)則。

對(duì)偶規(guī)則的意義在于：如果兩個(gè)函數(shù)相等，則它們的對(duì)偶函數(shù)也相等。利用對(duì)偶規(guī)則,可以使要證明及要記憶的公式數(shù)目減少一半。例如：

注意：在運(yùn)用反演規(guī)則和對(duì)偶規(guī)則時(shí)，必須按照邏輯運(yùn)算的優(yōu)先順序進(jìn)行：先算括號(hào)，接著與運(yùn)算，然后或運(yùn)算，最后非運(yùn)算，否則容易出錯(cuò)。1.3邏輯函數(shù)的化簡(jiǎn)

（1）邏輯表達(dá)式：由邏輯變量和與、或、非3種運(yùn)算符連接起來(lái)所構(gòu)成的式子。在邏輯表達(dá)式中，等式右邊的字母A、B、C、D等稱為輸入邏輯變量，等式左邊的字母Y稱為輸出邏輯變量，字母上面沒(méi)有非運(yùn)算符的叫做原變量，有非運(yùn)算符的叫做反變量。（2）邏輯函數(shù)：如果對(duì)應(yīng)于輸入邏輯變量A、B、C、…的每一組確定值，輸出邏輯變量Y就有唯一確定的值，則稱Y是A、B、C、…的邏輯函數(shù)。記為

注意：與普通代數(shù)不同的是，在邏輯代數(shù)中，不管是變量還是函數(shù)，其取值都只能是0或1，并且這里的0和1只表示兩種不同的狀態(tài)，沒(méi)有數(shù)量的含義。邏輯函數(shù)及其相等概念（3）邏輯函數(shù)相等的概念：設(shè)有兩個(gè)邏輯函數(shù)它們的變量都是A、B、C、…，如果對(duì)應(yīng)于變量A、B、C、…的任何一組變量取值，Y1和Y2的值都相同，則稱Y1和Y2是相等的，記為Y1=Y2。若兩個(gè)邏輯函數(shù)相等，則它們的真值表一定相同；反之，若兩個(gè)函數(shù)的真值表完全相同，則這兩個(gè)函數(shù)一定相等。因此，要證明兩個(gè)邏輯函數(shù)是否相等，只要分別列出它們的真值表，看看它們的真值表是否相同即可。證明等式：邏輯表達(dá)式邏輯表達(dá)式：是由邏輯變量和與、或、非3種運(yùn)算符連接起來(lái)所構(gòu)成的式子。函數(shù)的標(biāo)準(zhǔn)與或表達(dá)式的列寫(xiě)方法：將函數(shù)的真值表中那些使函數(shù)值為1的項(xiàng)寫(xiě)成一個(gè)乘積項(xiàng),然后將乘積項(xiàng)邏輯相加，便得到函數(shù)的邏輯表達(dá)式。n個(gè)變量有2n個(gè)最小項(xiàng)，記作mi3個(gè)變量有23（8）個(gè)最小項(xiàng)

n個(gè)變量的邏輯函數(shù)中，包括全部n個(gè)變量的乘積項(xiàng)（每個(gè)變量必須而且只能以原變量或反變量的形式出現(xiàn)一次）。m0m100000101m2m3m4m5m6m7010011100101110111234567最小項(xiàng)二進(jìn)制數(shù)十進(jìn)制數(shù)編號(hào)最小項(xiàng)001ABC000m0m1m2m3m4m5m6m7100000000100000011010011100101110111000000000000100000010000001000000100000010000001111111三變量的最小項(xiàng)最小項(xiàng)的性質(zhì)：

同一組變量取值任意兩個(gè)不同最小項(xiàng)的乘積為0。即mi

mj=0(i≠j)

全部最小項(xiàng)之和為1，即

任意一組變量取值，只有一個(gè)最小項(xiàng)的值為1，其它最小項(xiàng)的值均為0如果列出了函數(shù)的真值表，則只要將函數(shù)值為1的那些最小項(xiàng)相加，便是函數(shù)的最小項(xiàng)表達(dá)式。將真值表中函數(shù)值為0的那些最小項(xiàng)相加，便可得到反函數(shù)的最小項(xiàng)表達(dá)式。m1＝ABCm5＝ABCm3＝ABCm1＝ABC標(biāo)準(zhǔn)積之和(最小項(xiàng))表達(dá)式F(A、B、C)“與―或”式“或―與”式“與非―與非”式“或非―或非”式“與―或―非”式邏輯函數(shù)表達(dá)式常用形式1、五種常用表達(dá)式2、表達(dá)式形式轉(zhuǎn)換一、并項(xiàng)法邏輯函數(shù)的公式化簡(jiǎn)法就是運(yùn)用邏輯代數(shù)的基本公式、定理和規(guī)則來(lái)化簡(jiǎn)邏輯函數(shù)。利用公式Ａ＋Ａ＝1，將兩項(xiàng)合并為一項(xiàng)，并消去一個(gè)變量。運(yùn)用摩根定律運(yùn)用分配律運(yùn)用分配律邏輯函數(shù)的公式法化簡(jiǎn)

二、吸收法運(yùn)用摩根定律（１）利用公式Ａ＋ＡＢ＝Ａ，消去多余的項(xiàng)。（２）利用公式Ａ＋ＡＢ＝Ａ＋Ｂ，消去多余的變量。三、配項(xiàng)法（１）利用公式Ａ＝Ａ（Ｂ＋Ｂ），為某一項(xiàng)配上其所缺的變量，以便用其它方法進(jìn)行化簡(jiǎn)。（２）利用公式Ａ＋Ａ＝Ａ，為某項(xiàng)配上其所能合并的項(xiàng)。四、消去冗余項(xiàng)法利用冗余律ＡＢ＋ＡＣ＋ＢＣ＝ＡＢ＋ＡＣ，將冗余項(xiàng)ＢＣ消去。例：化簡(jiǎn)函數(shù)解：①先求出Y的對(duì)偶函數(shù)Y＇，并對(duì)其進(jìn)行化簡(jiǎn)。②求Y＇的對(duì)偶函數(shù)，便得Ｙ的最簡(jiǎn)或與表達(dá)式。五、求對(duì)偶函數(shù)法邏輯函數(shù)圖形化簡(jiǎn)法

卡諾圖一、卡諾圖的構(gòu)成將邏輯函數(shù)真值表中的最小項(xiàng)重新排列成矩陣形式，并且使矩陣的橫方向和縱方向的邏輯變量的取值按照格雷碼的順序排列，這樣構(gòu)成的圖形就是卡諾圖。二、卡諾圖的特點(diǎn)卡諾圖的特點(diǎn)是任意兩個(gè)相鄰的最小項(xiàng)在圖中也是相鄰的。（相鄰項(xiàng)是指兩個(gè)最小項(xiàng)只有一個(gè)因子互為反變量，其余因子均相同，又稱為邏輯相鄰項(xiàng)）。每個(gè)4變量的最小項(xiàng)有4個(gè)最小項(xiàng)與它相鄰最左列的最小項(xiàng)與最右列的相應(yīng)最小項(xiàng)也是相鄰的最上面一行的最小項(xiàng)與最下面一行的相應(yīng)最小項(xiàng)也是相鄰的三、最小項(xiàng)的卡諾圖表示每個(gè)2變量的最小項(xiàng)有兩個(gè)最小項(xiàng)與它相鄰每個(gè)3變量的最小項(xiàng)有3個(gè)最小項(xiàng)與它相鄰用卡諾圖表示邏輯函數(shù)一、邏輯函數(shù)的標(biāo)準(zhǔn)與--或式

如果一個(gè)與或邏輯表達(dá)式中的每一個(gè)與項(xiàng)都是最小項(xiàng)，則該邏輯表達(dá)式稱為標(biāo)準(zhǔn)與--或式，也稱為最小項(xiàng)表達(dá)式。任何一個(gè)邏輯函數(shù)都可以表示成唯一的一組最小項(xiàng)之和的表達(dá)式。對(duì)于不是最小項(xiàng)表達(dá)式的與或表達(dá)式，可利用公式A＋A＝1和A(B+C)＝AB＋BC來(lái)配項(xiàng)展開(kāi)成最小項(xiàng)表達(dá)式。二、用卡諾圖表示邏輯函數(shù)（1）根據(jù)邏輯式中的變量數(shù)，畫(huà)出變量的卡諾圖；（2）在卡諾圖上有最小項(xiàng)的方格內(nèi)填入1，其余的方格內(nèi)填入0或不填。1、用卡諾圖表示邏輯函數(shù)的步驟：m1m3m4m6m7m11m14m15先將函數(shù)變換為與或表達(dá)式（不必變換為最小項(xiàng)之和的形式），然后在卡諾圖上與每一個(gè)乘積項(xiàng)所包含的那些最小項(xiàng)（該乘積項(xiàng)就是這些最小項(xiàng)的公因子）相對(duì)應(yīng)的方格內(nèi)填入1，其余的方格內(nèi)填入0。變換為與或表達(dá)式ＡＤ的公因子ＢＣ的公因子2、邏輯函數(shù)的卡諾圖表示

說(shuō)明：如果求得了函數(shù)Ｙ的反函數(shù)Ｙ，則對(duì)Ｙ中所包含的各個(gè)最小項(xiàng)，在卡諾圖相應(yīng)方格內(nèi)填入0，其余方格內(nèi)填入1。3、卡諾圖的性質(zhì)（1）任何兩個(gè)（21個(gè)）標(biāo)1的相鄰最小項(xiàng)，可以合并為一項(xiàng)，并消去一個(gè)變量（消去互為反變量的因子，保留公因子）。（2）任何4個(gè)（22個(gè)）標(biāo)1的相鄰最小項(xiàng)，可以合并為一項(xiàng)，并消去2個(gè)變量。ＢＤＢＤ

BＤ（3）任何8個(gè)（23個(gè)）標(biāo)1的相鄰最小項(xiàng)，可以合并為一項(xiàng)，并消去3個(gè)變量。

B

D用卡諾圖化簡(jiǎn)邏輯函數(shù)方法和步驟：

1、畫(huà)出邏輯函數(shù)的卡諾圖；

2、合并卡諾圖中的相鄰最小項(xiàng)（即將卡諾圖中相鄰的1方格畫(huà)在一個(gè)圈中）；

3、將合并化簡(jiǎn)后的各與項(xiàng)進(jìn)行邏輯加，便求得邏輯函數(shù)的最簡(jiǎn)與--或式。

相鄰最小項(xiàng)的數(shù)目必須為個(gè)才能合并為一項(xiàng)，并消去n個(gè)變量。包含的最小項(xiàng)數(shù)目越多，即由這些最小項(xiàng)所形成的圈越大，消去的變量也就越多，從而所得到的邏輯表達(dá)式就越簡(jiǎn)單。這就是利用卡諾圖化簡(jiǎn)邏輯函數(shù)的基本原理?；驹恚哼壿嫳磉_(dá)式或真值表卡諾圖

1

1化簡(jiǎn)示例合并最小項(xiàng)①圈越大越好，但每個(gè)圈中標(biāo)１的方格數(shù)目必須為個(gè)。②同一個(gè)方格可同時(shí)畫(huà)在幾個(gè)圈內(nèi)，但每個(gè)圈都要有新的方格，否則它就是多余的。③不能漏掉任何一個(gè)標(biāo)１的方格。最簡(jiǎn)與或表達(dá)式ＢＤＣＤＡＣＤ冗余項(xiàng)

2

2

3

3將代表每個(gè)圈的乘積項(xiàng)相加兩點(diǎn)說(shuō)明

①在有些情況下，最小項(xiàng)的圈法不只一種，得到的各個(gè)乘積項(xiàng)組成的與或表達(dá)式各不相同，哪個(gè)是最簡(jiǎn)的，要經(jīng)過(guò)比較、檢查才能確定。ＡＣＤ＋ＢＣＤ＋ＡＢＣ＋ＡＤ不是最簡(jiǎn)ＢＣＤ＋ＡＢＣ＋ＡＤ最簡(jiǎn)

②在有些情況下，不同圈法得到的與或表達(dá)式都是最簡(jiǎn)形式。即一個(gè)函數(shù)的最簡(jiǎn)與或表達(dá)式不是唯一的。ＡＣ＋ＡＢＤ＋ＡＢＣ＋ＢＣＤＡＣ＋ＡＢＤ＋ＡＢＣ＋ＡＢＤ例：將F(A、B、C、D)化為最簡(jiǎn)與非—與非式。解：0100011110001110CDABAB111111BCD11ACDABC11AC111100000100011110001110CDAB111111111111ACADBCBDABC化簡(jiǎn)得：最簡(jiǎn)與非—與非式為：具有無(wú)關(guān)項(xiàng)的邏輯函數(shù)的化簡(jiǎn)無(wú)關(guān)項(xiàng)：函數(shù)可以隨意取值（可以為0，也可以為1）或不會(huì)出現(xiàn)的變量取值所對(duì)應(yīng)的最小項(xiàng)稱為無(wú)關(guān)項(xiàng)。1、邏輯函數(shù)中的無(wú)關(guān)項(xiàng)例如：判斷一位十進(jìn)制數(shù)是否為偶數(shù)。不會(huì)出現(xiàn)不會(huì)出現(xiàn)不會(huì)出現(xiàn)不會(huì)出現(xiàn)不會(huì)出現(xiàn)不會(huì)出現(xiàn)說(shuō)明×111100111×111010110×110100101×110010100×101100011×10101001001001000011100010000YABCDYABCD

輸入變量A，B，C，D取值為0000～1001時(shí)，邏輯函數(shù)Y有確定的值，根據(jù)題意，偶數(shù)時(shí)為1，奇數(shù)時(shí)為0。

A，B，C，D取值