數字電子技術 習題及答案 楊志忠 第1-10章-緒論-可編程邏輯器件

數字電子技術（第5版）第1章緒論1.(3)1位十六進制數可以用（）位二進制數來表示。A.1B.2C.4D.16答案.C2.(1)數字信號的特點是（）。A．在時間上和幅值上都是連續(xù)的B．在時間上是離散的，在幅值上是連續(xù)的C．在時間上是連續(xù)的，在幅值上是離散的D．在時間上和幅值上都是不連續(xù)的答案.D3.(9)在N進制中，字符N的取值范圍為：（）。A．0~NB．1~NC．1~(N-1)D．0~(N-1)答案.D4.(8)下列數中,最大的數是（）。A．(65)8 B．(111010)2C．(57)10 D．(3D)16答案.D5.(7)二進制數1110111.11轉換成十進制數是（）。A．119.125B．119.3C．119.375D．119.75答案.D6.(6)已知乘數用十進制計數，積在某進位制計數下，24=11，根據這個運算規(guī)則，516的結果是（）。A．80B．122C．143D．212答案.C7.(4)與八進制數(47.3)8等值的數為：（）。A.(100111.11)2B.(27.6)16C.(27.3)16D.(100111.110)2答案.B8.(2)以下代碼中為無權碼的為（）。A．8421BCD碼B.5421BCD碼C.余3BCD碼D.2421BCD碼答案.C9.(5)將十六進制數(BE.4)16轉換成十進制數是（）。A．(190.25)10 B．(190.4)10C．(176.25)10 D．(176.4)10答案.A10.(25)方波的占空比為0.5。（）答案.正確11.(26)數字電路中用1和0分別表示兩種狀態(tài)，二者無大小之分。（）答案.正確12.(27)在時間和幅值上都不連續(xù)的信號是數字信號，語音信號不是數字信號。（）答案.正確13.(28)占空比的公式為：q=tw/T，則周期T越大占空比q越小。（）答案.錯誤14.(31)當傳送十進制數7時，在8421奇校驗碼的校驗位上的值應為1。（）答案.錯誤15.(29)當用8421偶校驗碼傳送十進制數8時，其校驗位應該是1。（）答案.正確16.(30)格雷碼具有任意兩組相鄰代碼之間只有一位不同的特性。（）答案.正確17.(17)若用二進制代碼對48個字符進行編碼，則至少需要（）位二進制數。答案.618.(11)數字電路主要是研究輸出與輸入信號之間的（）關系，分析數字電路的主要工具是（）。答案.邏輯邏輯代數19.(10)數字信號的特點是（）。其高電平和低電平常用（）和（）來表示。答案.在時間上和幅值上都是不連續(xù)的1020.(12)數字電路根據半導體的導電類型不同，可分為（）電路和（）電路。答案.雙極型單極型21.(13)脈沖波形的主要參數有（）、脈沖幅度、脈沖寬度、上升沿時間、下降沿時間、占空比；其中影響數字電路工作速度的主要參數是（）和（）。答案.脈沖周期（或頻率）上升沿時間下降沿時間22.(14)常用的BCD碼有（）碼、（）碼、（）碼、（）碼等。常用的可靠性代碼有（）碼、（）碼。答案.8421BCD2421BCD5421BCD余3BCD格雷奇偶校驗23.(16)要用n位二進制數為N個對象編碼，必須滿足（）。答案.2n≥N24.(18)十進制數128對應的二進制數是（），對應8421BCD碼是（），對應的十六進制數是（）。答案.100000000001001010008025.(19)(35.4)8=（）2=()10=()16=()8421BCD答案.11101.129.51D.800101001.010126.(20)(5E.C)16=（）2=()8=()10=()8421BCD答案.1011110.11136.694.7510010100.0111010127.(21)(11010.101)2=()10=()8=()16答案.26.62532.51A.A28.(22)(227)10=（）2=（）16=（）8421BCD答案.11100011E300100010011129.(23)(267.25)8=（）2=（）16答案.010110111.010101B7.5430.(24)(110110)2=()10；(37)10=()8421BCD答案.540011011131.(15)(62)10=()2=()16=()8=()8421BCD碼答案.1111103E7601100010數字電子技術（第5版）第2章邏輯代數基礎1.(52)邏輯函數和G=A⊙B滿足關系（）。A.B.C.D.答案.A2.(42)下列邏輯門類型中，可以用（）一種類型邏輯門實現另外三種邏輯門的基本運算。A．與門B．非門C．或門D．與非門答案.D3.(43)下列各門電路符號中，不屬于基本門電路的是（）。圖2201答案.D4.(44)邏輯函數，欲使Y=1，則取值為（）。A．00 B．01C．10 D．11答案.C5.(45)已知邏輯函數的真值表如下，其邏輯表達式是（）。A．B．C．D．圖2202答案.C6.(46)已知邏輯函數，可以肯定Y=0的是（）。A．A=0，BC=1B．BC=1，D=1C．AB=1，CD=0D．C=1，D=0答案.B7.(47)能使下圖輸出Y=1的A、B取值有（）。A．1種B．2種C．3種D．4種圖2203答案.C8.(48)圖2204所示電路，正確的輸出邏輯表達式是（）。A．B．Y=1C．Y=0D．圖2204答案.A9.(49)根據反演規(guī)則，的反函數為（）。A.B.C.D.答案.A10.(51)若已知，則（）。A．B=C=0B．B=C=1C．B=CD．BC答案.C11.(41)在什么情況下，與非運算的結果是邏輯0（）A．全部輸入是0B.任一個輸入是0C.僅一個輸入是0D.全部輸入是1答案.D12.(53)邏輯函數（）。A．BB．AC．D．答案.A13.(54)邏輯表達式（）。A．0B．1C．D．答案.D14.(55)邏輯函數的最簡與或邏輯表達式為（）。

A．B.C.D.答案.A15.(56)下列邏輯函數中不相等的是（）。A．B．C．D．答案.C16.(57)邏輯函數，其最簡與或邏輯表達式為（）。

A．B.C.D.答案.D17.(58)標準與或表達式是由（）構成的邏輯表達式。A．與項相或B.最小項相或C.最大項相與D.或項相與答案.B18.(59)函數中，符合邏輯相鄰的是（）。A.和B.和C.和D.和答案.C19.(60)邏輯函數的卡諾圖中,使Y=1的方格有（）。A．4個B．5個C．6個D．8個答案.B20.(50)連續(xù)86個1同或,其結果是（）。A．1B．0C．86D．286答案.A21.(38)邏輯函數表達式的化簡結果是唯一的。（）答案.錯誤22.(32)若兩個函數具有相同的真值表，則兩個邏輯函數必然相等。（）答案.正確23.(39)邏輯函數已是最簡與或邏輯表達式。（）答案.錯誤24.(36)邏輯函數兩次求反后可以還原，而邏輯函數的對偶式再作對偶變換也可以還原為它本身。（）答案.正確25.(35)異或函數與同或函數在邏輯上互為反函數。（）答案.正確26.(37)邏輯函數的化簡是為了使邏輯表達式簡化而與硬件電路無關。（）答案.錯誤27.(34)若兩個函數具有不同的邏輯函數式，則兩個邏輯函數必然不相等。（）答案.錯誤28.(33)因為邏輯表達式AB+C=AB+D成立，所以C=D成立。（）答案.錯誤29.(40)約束項就是邏輯函數中不允許出現的變量取值組合，用卡諾圖化簡時，可將約束項當作1，也可當作0。（）答案.正確30.(113)已知邏輯函數，約束條件為，則卡諾圖中有（）個最小項,有（）個無關項。答案.3231.(108)邏輯函數（）。答案.132.(116)圖2501所示是某函數的卡諾圖，其最簡與或邏輯表達式為()，最簡與非邏輯表達式為（）。圖2501答案.Y=AB+C33.(109)邏輯函數=（）。答案.034.(110)函數Y=11111=（）。答案.135.(112)使函數取值為1的最小項有（）個。答案.336.(104)已知函數的對偶式為，則原函數為（）。答案.37.(114)已知函數，使Y=0的輸入變量最小項有（）個。答案.438.(115)邏輯函數的（）表達式是唯一的。答案.最小項39.(111)Y=00…0=（）1995個0答案.040.(107)已知邏輯函數，該函數的反函數是（）；最小項之和的邏輯表達式是（）。答案.41.(105)邏輯函數的反函數（）；對偶式（）。答案.42.(103)邏輯函數的反函數是（）。答案.43.(102)圖2205中的CD=()時，則Y=AB。圖2205答案.044.(101)函數在C=0、D=1時，輸出為Y=（）。答案.045.(100)對十個信號進行編碼，則轉換成的二進制代碼至少應有（）位。答案.446.(99)邏輯函數的常用表示方法有（）、（）、（）、（）；其中（）和（）具有唯一性。答案.邏輯表達式真值表邏輯圖卡諾圖真值表卡諾圖47.(98)邏輯代數又稱為（）代數。最基本的邏輯運算有（）、（）、（）三種。常用的導出邏輯運算為（）、（）、（）、（）、（）。答案.布爾與或非與非或非與或非同或異或48.(106)根據對偶規(guī)則，直接寫出函數的對偶函數式（不必化簡）（）。答案.49.(63)已知邏輯函數的真值表，試寫出或非邏輯表達式，并畫出對應的邏輯圖。圖2209答案.邏輯圖如圖2210所示圖221050.(75)將邏輯函數化為最簡與或邏輯表達式。答案.51.(61)寫出下面邏輯圖的最簡與或邏輯表達式。圖2206答案.52.(62)已知邏輯函數的真值表如圖2207所示，試寫出與非邏輯表達式，并畫出對應的邏輯圖。圖2207答案.圖220853.(91)用卡諾圖化簡邏輯函數答案.圖2514由卡諾圖得最簡與或邏輯表達式為:54.(84)用卡諾圖判別下式是否為最簡與或邏輯表達式，如不是，則化簡為最簡與或邏輯表達式。答案.圖2507由卡諾圖得最簡與或邏輯表達式為:55.(85)用卡諾圖法化簡答案.圖2508由卡諾圖得最簡與或邏輯表達式為:56.(86)已知，求的最簡與或邏輯表達式。答案.圖2509由卡諾圖得最簡與或邏輯表達式為:57.(87)已知某邏輯函數為(1)畫出該邏輯函數的卡諾圖；(2)求出其最簡與或邏輯表達式。答案.(1)圖2510(2)由卡諾圖得最簡與或邏輯表達式為:58.(88)用卡諾圖化簡邏輯函數答案.圖2511由卡諾圖得最簡與或邏輯表達式為:59.(73)將邏輯函數化為最簡與或邏輯表達式答案.60.(90)用卡諾圖化簡至最簡與或邏輯表達式。答案.圖2513由卡諾圖得最簡與或邏輯表達式為:61.(81)用卡諾圖法化簡。答案.圖2504由卡諾圖得最簡與或邏輯表達式為:62.(92)用卡諾圖化簡邏輯函數。答案.圖2515由卡諾圖得最簡與或邏輯表達式為:63.(93)用卡諾圖化簡。答案.圖2516由卡諾圖得最簡與或邏輯表達式為:64.(94)用卡諾圖化簡。答案.圖2518由卡諾圖得最簡與或邏輯表達式為:65.(95)用卡諾圖化簡邏輯函數答案.圖2518由卡諾圖得最簡與或邏輯表達式為:66.(96)用卡諾圖化簡邏輯函數。答案.圖2519由卡諾圖得最簡與或邏輯表達式為:67.(97)用卡諾圖化簡邏輯函數。答案.圖2520由卡諾圖得最簡與或邏輯表達式為:68.(89)用卡諾圖化簡至最簡與或邏輯表達式。答案.圖2512由卡諾圖得最簡與或邏輯表達式為:69.(74)將邏輯函數化簡為最簡與或邏輯表達式。答案.70.(65)用代數法證明：答案.證明：左邊右邊71.(66)試用代數法證明：答案.證明：右邊左邊72.(67)用代數法化簡邏輯函數：答案.73.(68)用代數法化簡邏輯函數：答案.74.(69)用代數法化簡邏輯函數：答案.75.(70)用代數法化簡邏輯函數：答案.76.(83)用卡諾圖判別下式是否為最簡與或邏輯表達式，如不是，則化簡為最簡與或邏輯表達式。答案.圖2506由卡諾圖得最簡與或邏輯表達式為:77.(72)用代數法化簡邏輯函數：答案.78.(82)用卡諾圖法化簡。答案.圖2505由卡諾圖得最簡與或邏輯表達式為:79.(76)將邏輯函數化簡為最簡與或邏輯表達式。答案.80.(77)將邏輯函數化簡為最簡與或邏輯表達式。答案.81.(78)試用與非門和非門實現函數。答案.圖240182.(79)已知邏輯函數的真值表，試寫出最簡與或邏輯表達式。圖2502答案.圖2503最簡與或邏輯表達式為：83.(80)試寫出邏輯函數的標準與或邏輯表達式。答案.標準與或邏輯表達式為：84.(64)寫出下面邏輯圖的邏輯函數式，并化簡為最簡與或邏輯表達式。圖2211答案.85.(71)用代數法化簡邏輯函數：答案.數字電子技術（第5版）第3章集成邏輯門電路1.(130)門電路的平均傳輸延遲時間是（）。A.tpd=tPHLB.tpd=tPLHC.tpd=(tPHL+tPLH)/2D.tpd=(tPHL-tPLH)/2答案.C2.(136)所謂三極管工作在倒置狀態(tài)，是指三極管()。A.發(fā)射結正偏置，集電結反偏置B.發(fā)射結正偏置，集電結正偏置C.發(fā)射結反偏置，集電結正偏置D.發(fā)射結反偏置，集電結反偏置答案.C3.(135)TTL與非門的關門電平是0.8V，開門電平是2V，當其輸入低電平為0.4V，輸入高電平為3.2V時，其輸入低電平噪聲容限為()。A.1.2VB.1.2VC.0.4VD.1.5V答案.C4.(134)對TTL與非門多余輸入端的處理，不能將它們()。A.與有用輸入端并聯B.接地C.接高電平D.懸空答案.B5.(133)輸出端可直接連在一起實現線與邏輯功能的門電路是()。A.與非門B.或非門C.三態(tài)門D.OC門答案.D6.(137)TTL與非門的關門電平為0.8V，開門電平為2V，當其輸入低電平為0.4V，輸入高電平為3.5V時，其輸入高電平噪聲容限為()。A.1.1VB.1.3VC.1.2VD.1.5V答案.D7.(131)標準TTL電路的開門電阻RON=3kΩ，一個3輸入端與門的A端接一個電阻R到地，要實現Y=BC，則R的取值應()。A.小于700ΩB.大于3kΩC.小于3kΩD.可取任意值答案.B8.(129)如圖3202所示二極管（設正向導通壓降為0.7V）門電路，輸出電壓是（）。A.5VB.4.3VC.4VD.4.7VE.3V圖3202答案.E9.(128)如圖3201所示二極管（設正向導通壓降為0.7V）門電路，輸出電壓是（）。A.5VB.4.3VC.4VD.4.7VE.0V圖3201答案.B10.(127)減少三極管的飽和深度可提高工作速度，為此在下列條件中正確的措施是()。A.增大IBB.減小ICC.減少UBCD.增大β答案.C11.(126)半導體中有兩種載流子，分別是()。A.原子和中子B.電子和空穴C.電子和質子D.電子和離子答案.B12.(125)如果三極管工作于飽和區(qū)，則該管()。A.發(fā)射結正向偏置，集電結反向偏置B.發(fā)射結正向偏置，集電結正向偏置C.發(fā)射結反向偏置，集電結正向偏置D.發(fā)射結反向偏置，集電結反向偏置答案.B13.(124)硅二極管導通和截止的條件是()。A.UF>0.7V，UF<0.5VB.UF>0.5V，UF<0.7VC.UF>0.7V，UF<0.7VD.UF>0.5V，UF<0.5V答案.A14.(132)為實現數據傳輸的總線結構，要選用()電路。A.或非門B.OC門C.三態(tài)門D.與或非門答案.C15.(118)CMOS門電路的功耗很低，是因為其輸入阻抗很高。（）答案.錯誤16.(123)CMOS門電路在輸入矩形脈沖信號作用下，NMOS和PMOS管中總有一個是截止的，因此它的功耗很低。（）答案.正確17.(117)用于實現線與邏輯的TTL門只能是OC門。（）答案.正確18.(121)CMOS門電路的多余輸入端懸空時，在邏輯上等效于輸入高電平。（）答案.錯誤19.(122)CMOS門電路的輸入端不允許懸空，是因為其輸入阻抗很高，容易引起干擾。（）答案.正確20.(120)提高工作頻率將增加CMOS非門電路的功耗，這是因為構成非門的兩個MOS管同時導通的平均時間隨著工作頻率的提高而增加。（）答案.正確21.(119)由于CMOS門電路的輸入電容大，所以它的工作頻率較低。（）答案.正確22.(150)TTL與非門的關門電平為0.8V，開門電平為2V，當其輸入低電平為0.4V，高電平為3.2V時，其輸入低電平噪聲容限UNL=()；輸入高電平噪聲容限為UNH=()。答案.0.4V1.2V23.(159)一般TTL集成門電路的平均傳輸延遲時間比CMOS集成門電路()，功耗比CMOS門電路()。答案.小大24.(158)對CMOS邏輯門，未使用的輸入端應當按邏輯要求接()或接()，而不允許()。答案.高電平低電平懸空25.(157)CMOS門電路的功耗隨著輸入信號頻率的增加而()。答案.增大26.(156)開啟電壓是指增強型MOS管開始形成導電溝道所需要的()。答案.UGS27.(155)可用作多路數據分時傳輸的邏輯門是()門。答案.三態(tài)門28.(154)三態(tài)門的輸出可以出現()、()、()三種狀態(tài)。答案.高電平低電平高阻29.(153)用于實現線與邏輯的門只能是()門。答案.OC或OD30.(151)若TTL與非門的輸入低電平噪聲容限UNL=0.7V，輸入低電平UIL=0.2V，那么它的關門電平UOFF=()。答案.0.9V31.(149)在TTL門電路中，輸入端懸空在邏輯上等效于輸入()電平。答案.高32.(148)TTL電路的低電平噪聲容限為()；高電平噪聲容限為()。答案.UNL=UOFF–UILUNH=UIH-UON33.(147)標準TTL門輸出高電平典型值是()V，低電平典型值是()V。答案.3.60.334.(146)5種導出邏輯門是()、()、()、()、()。答案.與非門或非門與或非門異或門同或門35.(145)3種基本邏輯門是()、()、()。答案.與門或門非門36.(144)正邏輯系統(tǒng)規(guī)定，高電平表示邏輯()態(tài)；低電平表示邏輯()態(tài)。答案.1037.(160)TTL、CMOS邏輯門電路的抗干擾能力是()強于()。答案.CMOSTTL38.(143)單極型器件中有()種載流子導電；雙極型器件中有()種載流子導電。答案.一種兩種39.(152)把兩個OC門的輸出端直接連在一起實現與邏輯關系的接法叫()。答案.線與邏輯40.(139)電路如圖3305所示。①分析輸出與輸入之間是什么邏輯關系？②估算輸入UI=0.3V和UI=3.7V時UO的值。（圖中的三極管均為硅管，PN結導通壓降取0.7V）。圖3305答案.圖示電路是由二極管和三極管構成的非門。①當輸入UI=UIL=0.3V時，二極管D1導通，則P點的電壓為UP=UIL+UD=0.3V+0.7V=1V由于P點的右邊支路經過D2、D3和三極管V接地，如果要使它們導通至少需要（3×0.7）V=2.1V的電壓，現UP=1V，所以D2、D3和V都不能導通，此時UO=VCC=5V。②當UI=UIH=3.6V時，假設二極管D1導通，則P點的電壓為UP=UIH+UD=3.6V+0.7V=4.3V由于P點的電壓UP>2.1V,使D2、D3導通和V飽和導通，導通后P點的電位被鉗位在2.1V，所以假設Dl導通不成立，D1被反偏置截止。此時三極管V的基極電流為而臨界飽和基極電流為因IB>IB(sat)，所以V飽和導通，UO=UCE(sat)=0.3V計算的最后結果數字：UI=0.3V時，UO=VCC=5V。UI=3.6V時，UO=UCE(sat)=0.3V。41.(140)如圖3306所示電路。已知與非門的UOH=3.6V，UOL=0.3V，IOH=1mA，IOL=-16mA，RC=1kΩ，VCC=10V，β=40。若要實現UO=AB，試確定電阻RB的取值范圍。圖3306答案.依題意，圖示電路中的V、RB、RC構成一個非門電路，當與非門輸出低電平時，UO為高電平，反之UO為低電平。當與非門輸出低電平U′OL=0.3V時，因U’OL<UBE，所以三極管V截止，輸出高電平UO=VCC。同時三極管集電結反偏，IB<<|IOL|。當與非門輸出高電平U′OH=3.6V時，應同時滿足下面的條件：即：即：所以要實現UO=AB，RB的取值范圍應為2.9kΩ<RB<11.6kΩ(通常取5.1kΩ)計算的最后結果：2.9kΩ<RB<11.6kΩ(通常取5.1kΩ)42.(141)根據圖3307所示的CMOS電路功能擴展，試分析電路的邏輯功能并寫出Y1、Y2的邏輯表達式。已知電源電壓VDD=10V，二極管的正向導通壓降為0.7V。(a)(b)圖3307答案.圖(a)輸出邏輯式為是一個5輸入與非門。圖(b)輸出邏輯式為是一個6輸入與非門。43.(142)根據圖3308所示的CMOS電路功能擴展，試寫出Y1、Y2的邏輯表達式。(a)(b)圖3308答案.圖(a)輸出邏輯式為是一個5輸入或非門。圖(b)輸出邏輯式為是一個與或非門。44.(138)TTL電路如圖3303(a)所示，加在輸入端的波形如圖3303(b)所示，畫出輸出Y的波形。(a)(b)圖3303答案.Gl門是三態(tài)輸出門，當輸入控制端B=0時，G1門禁止工作，其輸出為高阻態(tài)，對于G2門高阻輸入相當于高電平，因此G2門的輸出；當B=1時，G1門工作，其輸出為，因此G2門的輸出。根據上述分析畫出電路的輸出Y的波形如圖3304所示。圖3304計算的最后結果：B=0時，B=1時，數字電子技術（第5版）第4章組合邏輯電路1.(261)要用n位二進制數為N個對象編碼，必須滿足（）。A.N=2nB.N≥2nC.N≤2nD.N=n答案.C2.(268)串行加法器的進位信號采用（）傳遞，并行加法器的進位信號采用（）傳遞。A.超前，逐位B.逐位，超前C.逐位，逐位D.超前，超前答案.B3.(258)組合邏輯電路（）。A.可以用邏輯門構成B.不可以用集成邏輯門構成C.可以用集成邏輯門構成D.A與C均可答案.D4.(260)優(yōu)先編碼器的編碼（）。A.是唯一的B.不是唯一的C.有時唯一，有時不唯一D.A、B、C都不對答案.A5.(262)用輸出低電平有效的三線—八線譯碼器（74LS138）和邏輯門實現某一邏輯函數（）。A.一定用與非門B.不一定用與非門C.一定用非門D.一定用或門答案.B6.(263)要使三線—八線譯碼器74LS138能正常工作時，其使能端STA，STB，STC的電平信號應是（）。A.100B.111C.000D.011答案.A7.(264)一個有n位地址碼的數據選擇器,它的數據輸入端有（）。A.2n個B.2n-1個C.2n–1個D.n個答案.A8.(270)要消除競爭—冒險，下列說法中錯誤的是（）。A.修改邏輯設計B.引入封鎖脈沖C.加濾波電容D.以上都不對答案.D9.(266)四位比較器（74LS85）的三個輸出信號A>B，A=B，A<B中，只有一個是有效信號時，它呈現（）。A.高電平B.低電平C.高阻D.任意電平答案.A10.(269)已知，左式和右式的兩個邏輯圖分別是X和Y，產生競爭—冒險的是（）。A.XB.YC.X和YD.都不是答案.B11.(267)采用四位比較器（74LS85）對兩個四位數比較時，最后比較的是（）。A.最高位B.最低位C.次高位D.次低位答案.B12.(271)在下列邏輯電路中，不是組合邏輯電路的有（）。A.譯碼器B.編碼器C.全加器D.寄存器答案.D13.(265)要實現多輸入、單輸出邏輯函數，最好選用（）。A.數據選擇器B.數據分配器C.譯碼器D.編碼器答案.A14.(259)組合邏輯電路（）。A.有記憶功能B.無記憶功能C.有時有，有時沒有D.要根據電路確定答案.B15.(251)如果想實現并串轉換可以選擇數據分配器。（）答案.錯誤16.(252)沒有專門的數據分配器，一般是用譯碼器來實現數據分配的答案.正確17.(253)半加器與全加器的主要區(qū)別是是否考慮來自低位的進位。（）答案.正確18.(254)四個全加器可以組成一個串行進位的四位數加法器。（）答案.正確19.(255)一個四位數比較器進行數值比較時，只有四位數全部比較完才能產生比較結果。（）答案.錯誤20.(257)競爭冒險現象是可以消除的。（）答案.正確21.(249)只用兩片4選1數據選擇器可以構成一個8選1數據選擇器。()答案.正確22.(248)四線—十線譯碼器的地址輸入代碼一定有六組偽碼。()答案.正確23.(239)分析組合邏輯電路一般要列出真值表。()答案.正確24.(256)只要是組合邏輯電路就可能存在競爭。（）答案.正確25.(241)表示邏輯函數的邏輯表達式與真值表是等價的。()答案.正確26.(250)一片8選1數據選擇器可以實現二輸入邏輯函數。()答案.正確27.(240)設計組合邏輯電路時，一般要化簡。()答案.正確28.(242)兩個邏輯電路的邏輯函數表達式不一樣，這兩個電路的邏輯功能就不一樣。()答案.錯誤29.(243)四線—十線優(yōu)先編碼器的輸入請求必須是低電平有效。()答案.錯誤30.(244)非優(yōu)先編碼器的輸入請求編碼的信號之間是互相排斥的。（）答案.正確31.(245)優(yōu)先編碼器的輸入請求編碼的信號級別一般是下標號大的優(yōu)先級別高。（）答案.正確32.(246)譯碼是編碼的逆過程，編碼是唯一的，譯碼也一定是唯一的。()答案.正確33.(247)七段顯示譯碼器數據輸入是自然二進制數。()答案.錯誤34.(305)在優(yōu)先編碼器中，是優(yōu)先級別（）的編碼信號排斥優(yōu)先級別（）的。答案.高低35.(310)2n選1數據選擇器，它有()位地址碼，有()個輸出端。答案.n136.(315)串行進位加法器的缺點是（），要想速度較高時應采用（）加法器。答案.速度較慢超前進位37.(314)一個多位的串行進位加法器，最低位的進位輸入端應（）。答案.接地38.(313)只考慮兩個一位二進制數的相加而不考慮來自低位進位數的運算電路稱為（）。答案.半加器39.(312)四路數據分配器有（）個數據輸入端,（）個地址端,（）個輸出端。答案.12440.(311)要把并行數據轉換成串行數據，應選用()。答案.數據選擇器41.(316)由于信號的（）不同而產生干擾脈沖(毛刺)的現象稱為（）。答案.延時競爭-冒險42.(309)驅動共陽極七段數碼管的譯碼器的輸出電平為（）有效，驅動共陰極七段數碼管的譯碼器的輸出電平為（）有效。答案.低電平高電平43.(308)驅動七段數碼管的譯碼器CC14547有（）個數據輸出端。答案.七44.(307)一個三線—八線譯碼器，它的譯碼輸入端有（）個，輸出端信號有（）個。答案.3845.(306)編碼器按進制分一般有（）（）。答案.二進制編碼器二—十進制編碼器46.(304)十線—四線編碼器常用的輸出代碼為（）碼。答案.8421BCD47.(303)描述組合邏輯電路邏輯功能的方法有（）、（）、（）、（）、（）。答案.邏輯表達式真值表卡諾圖邏輯圖波形圖48.(302)數字電路中，任意時刻的輸出信號只與該時刻的輸入有關，而與該信號作用之前的原來狀態(tài)無關的電路是（）。答案.組合邏輯電路49.(317)消除競爭冒險現象的方法通常有（）、（）、（）、（）。答案.加封鎖脈沖加選通脈沖修改邏輯設計接入濾波電容50.(279)在一個射擊游戲中,射手可打三槍,一槍打鳥,一槍打雞,一槍打兔子,規(guī)則是命中不少于兩槍者獲獎。試用與非門設計一個判別得獎電路。答案.（1）設鳥、雞、兔分別用變量A、B、C表示，1表示命中，0表示沒有命中；用Y表示結果，1表示得獎，0表示不得獎。（2）列真值表：ABCY00000010010001111000101111011111（3）卡諾圖化簡并寫出最簡表達式：得：（4）與非門設計的邏輯電路如下圖：51.(287)試用74LS138和邏輯門設計一個組合電路，該電路輸入X和輸出Y均為三位二進制數。二者之間的關系為：2≤X≤5時，Y=X+2X＜2時，Y=1X＞5時，Y=0答案.（1）由題得出X、Y的關系表：X2X1X0Y2Y1Y0000001001001010100011101100110101111110000111000由表得：(2)置=1，。與74LS138輸出表達式進行比較，令X2=A2，X1=A1,X0=A0得：，，（3）作邏輯圖如下：52.(301)只知道某一電路為組合電路，但不知道其電路結構，如何確定其邏輯功能？答案.通過實驗測量的方法來確定電路的邏輯功能。具體方法如下：把所有的輸入端口接邏輯開關，按自然二進制數組合，依次輸入邏輯高低電平，記錄對應的輸出邏輯電平，再列出真值表，根據真值表分析其邏輯功能。53.(300)已知，問是否存在競爭冒險現象，并說明原因。答案.不存在競爭冒險現象。因為無論A、B、C、D取值如何組合，都不會出現他們的互非量。54.(299)已知，問是否存在競爭冒險現象，若有，指出冒險情況。答案.存在競爭冒險現象。當C=1，B=0，D=0的時候，，出現競爭冒險現象。當A=0，B=1的時候，，出現競爭冒險現象。55.(298)試用一個74LS138譯碼器和適當的門電路實現一位全減器。答案.（1）在全減器中，Ai表示本位的被減數，Bi表示本位的減數，Vi-1表示低位的借位，Di表示本位的差，Vi表示向高位的借位。得真值表：AiBiVi-1DiVi0000000111010110110110010101001100011111由真值表得輸出表達式：（2）取STA=1，時，74LS138工作，與74LS138輸出表達式進行比較（輸出低電平有效），令得：，（3）畫邏輯圖如下：56.(297)利用74LS138譯碼器和門電路實現一位全加器電路。答案.（1）在全加器中，Ai表示本位的被加數，Bi表示本位的加數，Ci-1表示低位的進位，Si表示本位的和，Ci表示向高位的進位，得真值表：AiBiCi-1SiCi0000000110010100110110010101011100111111由真值表得輸出表達式：。（2）取STA=1，時，74LS128工作，與74LS138輸出表達式進行比較，令,,得：，（輸出低電平有效）（3）畫邏輯圖如下：57.(296)試用兩個半加器和一個或門設計一個全加器。（1）寫出半加輸出表達式;（2）寫出全加輸出表達式;（3）畫出邏輯圖。答案.（1）半加表達式：（2）全加表達式：,（3）畫邏輯圖如下：58.(295)已知74LS151的A2腳斷了，但內部結構完整，試用該芯片實現邏輯函數Y=。（1）寫出設計步驟（2）畫出邏輯圖答案.（1）把所要實現的函數化為最小項表達式：；（2）由于A2腳斷了，相當于懸空，電平為1，則輸出Y只能選擇后四位數據作為輸出。令A1=A，A0=B，且Y=Y′，則74151的輸出邏輯表達式變?yōu)椋海?）取=0，74LS151工作，將74LS151的輸出Y′與上述Y表達式比較得：D4=D7=C，D5=D6=。為避免干擾，低四位數據接地。（4）畫出邏輯圖如下：59.(294)試用數據選擇器74LS151實現邏輯函數，要求寫出求解過程。答案.（1）把所要實現的函數化為最小項表達式：；（2）取=0，74LS151工作，與74LS151輸出表達式進行比較，令，且Y=Y′，得：D3=D7=0，D4=1，D0=D2=D5=D，D1=D6=（3）畫出邏輯圖如下：60.(293)試用8選1數據選擇器74LS151和適當的門電路實現邏輯函數答案.（1）把所要實現的函數化為最小項表達式：；（2）取=0，74LS151工作，與74LS151輸出表達式進行比較，令，且Y=Y′，得：D0=D3=D5=D6=0，D1=D2=D4=D7=1（3）畫出邏輯圖如下：61.(292)雙4選1數據選擇器CC14539的邏輯示意圖如圖6504所示,圖中為地址碼輸入端,～為數據輸入端,試用其實現邏輯函數圖6504答案.（1）把所要實現的函數化為最小項表達式：；（2）取=0，CC14539工作，與CC14539輸出表達式進行比較，令A=A1，B=A0，且Y=Y′，得：1D0=1D3=C，1D1=1D2=（3）用單4選1就夠用了，可使其中一個使能端置無效電平，此處使2置無效電平為1，為防止干擾，使不用的2D0=2D1=2D2=2D3=0，即接地。畫邏輯圖如下：62.(291)分析圖6503所示用4選1數據選擇器構成的電路的功能并列出電路功能表。圖6503答案.A1A0為地址輸入，Y為輸出。由于A0接地，地址碼A1A0只能有00、10兩種狀態(tài)，只能選擇D2、D0輸出，由此可得電路功能表如下：A1A0Y00010B63.(290)圖6502所示4選1數據選擇器電路中，當AB=00、01、10、11時，Y的為何值？圖6502答案.由數據選擇器的原理知：AB=00時，Y=0；AB=01時，Y=1；AB=10時，Y=C；AB=11時，Y=；64.(277)分析圖6207所示電路的邏輯功能(10分)。（1）寫出輸出邏輯表達式；（2）列出真值表；（3）歸納邏輯功能。圖6207答案.（1）表達式：化簡得：（2）列真值表：ABY000011101110（3）邏輯功能：二變量異或邏輯，當A、B相等時輸出為0，不等時輸出為1。65.(288)試用譯碼器74LS138和門電路實現一個三人多數表決電路，要求寫出求解過程并畫出邏輯圖。答案.（1）設三個人分別用變量A、B、C表示，1表示同意，0表示不同意；用Y表示結果，1表示通過，0表示不通過。（2）列真值表：ABCY00000010010001111000101111011111（3）寫表達式：，取=1，時，74LS138工作，與74LS138輸出表達式進行比較，令A=A2,B=A1,C=A0，（74LS138輸出低電平有效）（4）作邏輯圖如下：66.(272)寫出圖6202所示電路的最簡輸出與或表達式。圖6202答案.輸出表達式：計算的最后結果數字：輸出表達式：67.(286)試用一片74LS138實現如下表所示的邏輯函數。輸入輸出ABCDXY0000010001010010000011000100000101000110100111101×××00答案.（1）由上圖真值表知，如果不使用使能端，是無法用一片74LS138實現的。取=1，時，74LS138工作，否則，74LS138不工作，輸出為高電平。分析真值表可使A接使能端。A=1，74LS138不譯碼，A=0，74LS138譯碼。令,則有：，（2）畫邏輯圖如下：68.(285)試用譯碼器74LS138實現下列邏輯函數。答案.（1）邏輯函數（2）取=1，時，74LS138工作，與74LS138輸出表達式進行比較，令：，得（74LS138輸出低電平有效）（3）畫邏輯圖如下：69.(284)試用譯碼器74LS138實現下列邏輯函數。答案.（1）邏輯函數(2)取=1，時，74LS138工作，與74LS138輸出表達式進行比較，令，得（74LS138輸出低電平有效）（3）畫邏輯圖如下：70.(283)某工廠有三個車間和一個自備電站,電站有X、Y兩臺發(fā)電機,當一個車間開工時,只需啟動X,任意二個車間開工時,只需啟動Y,三個車間同時開工時,X、Y都應啟動,試設計一個啟動發(fā)電機X、Y的控制電路，并要求邏輯門個數最少。答案.（1）設三個車間分別用變量A、B、C表示，1表示開工，0表示不開工；用X、Y表示發(fā)電機，1表示啟動發(fā)電機，0表示不啟動。（2）列真值表：ABCXY0000000110010100110110010101011100111111（3）寫表達式并化簡：由卡諾圖化簡得：，=（4））邏輯圖：71.(282)有一個火災報警系統(tǒng)，設有煙感，溫感和紫外光感三種不同類型的火災探測器，為了防止誤報警，只有當其中兩種或兩種以上探測器發(fā)出探測信號時，報警系統(tǒng)才產生報警信號，試用與非門設計該報警信號電路，要求寫全分析步驟。答案.（1）設煙感，溫感和紫外光感三種不同類型的火災探測器分別用變量A、B、C表示，1表示發(fā)出探測信號，0表示沒有發(fā)出探測信號；用Y表示結果，1表示報警，0表示不報警。（2）列真值表：ABCY00000010010001111000101111011111（3）寫表達式并化簡：由卡諾圖化簡得：=（4）用與非門設計的邏輯電路如下圖：72.(281)設計一個二輸出邏輯電路，它的輸入信號是8421BCD碼，它的輸出定義為：（1）Y1:當輸入的非零數字能被4整除時，輸出為1；（2）Y2:當輸入的數字為奇數時，輸出為1；要求：列出Y1、Y2真值表,選擇適當的邏輯門設計該電路。答案.（1）設A、B、C、D為輸入信號，用Y2、Y1表示結果。（2）列真值表：ABCDY2Y1ABCDY2Y10000001000010001101001100010001010××0011101011××0100011100××0101101101××0110001110××0111101111××（3）寫表達式并化簡：由卡諾圖化簡得：（4）邏輯圖：73.(280)某工廠有一臺容量為45KW的自備電源,為A,B,C,D四臺用電設備供電,設A,B,C,D的額定功率分別為10KW,10KW,20KW,30KW,而它們投入運行是隨機的組合。試設計一個電源過載的報警電路，可隨意選擇門電路。答案.（1）設A、B、C、D四臺用電設備，1表示用電，0表示不用電。用Y表示結果，1表示過載報警，0表示不報警。（2）列真值表：ABCDYABCDY00000100000001010010001001010000111101110100011000010101101101100111000111111111（3）寫表達式并化簡：化簡得：（4）設計的邏輯電路如下圖：74.(278)設計一個三變量奇校驗電路，即當輸入有奇數個1時，輸出為1，否則輸出為0。要求：（1）列出真值表；（2）寫出簡化邏輯式；（3）畫出用最少門實現的邏輯圖。答案.（1）設三個變量分別用A、B、C表示，；用Y表示結果。（2）列真值表：ABCY00000011010101101001101011001111（3）寫表達式并化簡：由卡諾圖知無法化簡，但根據題意可變換為，邏輯圖如下：75.(276)已知電路如圖6206所示，要求：（1）寫出輸出邏輯表達式并化簡；（2）指出其邏輯功能。圖6206答案.（1）邏輯表達式：化簡得：列真值表如下：ABCY00000011010101101001101011001111（2）邏輯功能：三個變量A、B、C的奇校驗電路。76.(275)分析圖6205所示電路，要求寫出邏輯表達式并化簡，畫出用與非門實現的邏輯圖。圖6205答案.（1）邏輯表達式：（2）化簡得：（3）與非門實現的簡化邏輯圖：77.(274)邏輯電路如圖所示,試分析其邏輯功能。要求：（1）寫出Y1、Y2、Y3的表達式；（2）列出真值表；（3）分析邏輯功能。圖號：6204答案.（1）輸出表達式：（2）列真值表：ABY1Y2Y300010010011010011010（3）邏輯功能：對A、B兩個一位二進制數的比較電路。A>B時，Y1=1;A=B時,Y2=1;A<B時,Y3=1。78.(273)分析圖6203所示電路的邏輯功能:（1）寫出Y1,Y2的表達式；（2）列出真值表；（3）分析其邏輯功能。圖6203答案.（1）（2）真值表：ABCY1Y20000000110010100110110010101011100111111（3）邏輯功能：為一位數全加器，Y1為本位和，Y2為向高位的進位。79.(289)已知4選1數據選擇器的功能如下表，邏輯符號如圖6501所示。試用其實現邏輯函數，畫出原理圖。4選1選擇器功能表地址輸入使能輸出A1A0Y××10000D0010D1100D2110D3圖6501答案.(1)把所要實現的邏輯函數與數據選擇器的輸出作比較，令，且Y=Y′，則有：D0=D3=1，D1=D2=0。(2)畫出邏輯圖如下：數字電子技術（第5版）第5章集成觸發(fā)器1.(178)存在一次變化問題的觸發(fā)器是()。A.RS觸發(fā)器B.D觸發(fā)器C.主從JK觸發(fā)器D.邊沿JK觸發(fā)器答案.C2.(169)已知、是用兩個與非門構成的基本RS觸發(fā)器的輸入端，則約束條件為()。A.B.C.D.答案.A3.(170)已知RD、SD是或非門構成的基本RS觸發(fā)器的輸入端，則約束條件為()。A.RDSD=0B.RD+SD=1C.RDSD=lD.RD+SD=0答案.A4.(171)T觸發(fā)器的特性方程()。A.B.C.D.答案.C5.(172)存在約束條件的觸發(fā)器是()。A.RS觸發(fā)器B.D觸發(fā)器C.JK觸發(fā)器D.T觸發(fā)器答案.A6.(173)用5級觸發(fā)器可以記憶()種不同的狀態(tài)。A.8B.16C.32D.64答案.C7.(174)若JK觸發(fā)器的現態(tài)為0，欲使CP作用后仍保持為0狀態(tài)，則J、K的值應是()。A.J=l，K=1B.J=0，K=0C.，K=1D.J=1，K=Qn答案.B8.(175)維持阻塞D觸發(fā)器是()。A.下降沿觸發(fā)B.上升沿觸發(fā)C.高電平觸發(fā)D.低電平觸發(fā)答案.B9.(176)當維持阻塞D觸發(fā)器的異步置1端時，觸發(fā)器的次態(tài)()。A.與CP和D有關B.與CP和D無關C.只與CP有關D.只與D有關答案.B10.(177)主從JK觸發(fā)器是()。A.在CP上升沿觸發(fā)B.在CP下降沿觸發(fā)C.在CP=1的穩(wěn)態(tài)下觸發(fā)D.與CP無關的答案.B11.(189)主從結構的JK觸發(fā)器存在()。答案.一次變化問題12.(194)把D觸發(fā)器轉換為T′′觸發(fā)器的方法是()。答案.13.(193)把JK觸發(fā)器轉換為T′觸發(fā)器的方法是()。答案.J=K=114.(192)N個觸發(fā)器可以記憶()種不同的狀態(tài)。答案.2N15.(179)具有兩個穩(wěn)定狀態(tài)并能接收、保持和輸出數據輸入端信號的電路叫（）。答案.觸發(fā)器16.(190)主從JK觸發(fā)器克服了鐘控電平觸發(fā)器的()毛病，但存在有()問題。答案.空翻一次變化17.(185)邊沿JK觸發(fā)器解決了主從JK觸發(fā)器的()問題。答案.一次變化18.(188)主從結構的觸發(fā)器主要用來解決()。答案.抗干擾問題19.(187)維持阻塞D觸發(fā)器是在CP()觸發(fā)，其特性方程為()。答案.上升沿Qn+1=D20.(184)JK觸發(fā)器的特性方程是()。答案.21.(186)既克服了空翻現象，又無一次變化問題的常用集成觸發(fā)器有()和()兩種。答案.邊沿JK觸發(fā)器維持阻塞D觸發(fā)器22.(195)(無內容)答案.23.(180)1個觸發(fā)器可記憶（）二進制信息，l位二進制信息有()和()兩種狀態(tài)。答案.1位0124.(181)由與非門構成的基本RS觸發(fā)器的輸入端是和，其約束條什是()。答案.25.(182)觸發(fā)器功能的表示方法有()、()、()和()。答案.特性表特性方程狀態(tài)圖時序圖26.(183)根據邏輯功能，同步觸發(fā)器可分為()、()、()、()和()5種類型。答案.RSDJKTT′27.(191)主從型觸發(fā)器的一次變化問題是指在CP=l期間，主觸發(fā)器存在只能()而帶來的問題。答案.變化一次28.(162)圖4503所示是由或非門構成的基本RS觸發(fā)器，根據輸入波形A、B，畫出Q、的輸出波形。設觸發(fā)器的初態(tài)均為0。圖4503答案.解：由或非門構成的基本RS觸發(fā)器，其中A是置1端SD，B是置0端RD，高電平有效，觸發(fā)器的特性方程為：據此可以畫出觸發(fā)器的輸出波形如圖4504所示。圖450429.(163)電路及輸入波形如圖4505所示，其中FFl是D鎖存器，FF2是維持阻塞D觸發(fā)器。根據CP和D的輸入波形，畫出Q1和Q2的輸出波形。設觸發(fā)器的初態(tài)均為0。圖4505答案.解：FF1是D鎖存器，由時鐘CP的高電平觸發(fā)，即當CP=0時，觸發(fā)器的狀態(tài)保持不變；當CP=1時，觸發(fā)器的次態(tài)與D輸入信號相同，即Qn+1=D。根據上述分析畫出FFl輸出的時序圖如圖4506中Q1所示。FF2是維持阻塞D觸發(fā)器，由時鐘CP的上升沿觸發(fā)，只有當CP的上升沿到來瞬間，觸發(fā)器的次態(tài)與D輸入信號相同，在CP的高電平、低電平和下降沿期間，觸發(fā)器的狀態(tài)均保持不變。根據上述分析畫出FF2輸出的時序圖如圖4506中Q2所示。由時序圖可知，在CP和D信號相同時，D鎖存器和D觸發(fā)器的輸出波形是不同的。圖450630.(164)主從JK觸發(fā)器及輸入波形如圖4507所示，根據CP和J、K的輸入波形畫出Q的輸出波形。設觸發(fā)器的初態(tài)均為0。