數(shù)電復(fù)習(xí)題集(含答案解析)

數(shù)電復(fù)習(xí)題

選擇題：

1.下列四個(gè)數(shù)中，與十進(jìn)制數(shù)（163）io不相等的是（D）

A、（A3）i6B、（10100011）2

C、⑴8421BCDD、（203）8

2.N個(gè)變量可以構(gòu)成多少個(gè)最小項(xiàng)（C）

A、NB、2N

C、2ND、2N-1

3.下列功能不是二極管的常用功能的是（C）

A、檢波B、開關(guān)

C、放大D、整流

4.?將十進(jìn)制數(shù)（1810轉(zhuǎn)換成八進(jìn)制數(shù)是（B）

A、20B、22

C、21D、23

5.譯碼器的輸入地址線為4根，那么輸出線為多少根（C）

A、8B、12

C、16D、20

6.能把正弦信號(hào)轉(zhuǎn)換成矩形脈沖信號(hào)的電路是（D）

A、多諧振蕩器B、D/A轉(zhuǎn)換器

C、JK觸發(fā)器D、施密特觸發(fā)器

7.三變量函數(shù)歹（A,5,C）=4+5。的最小項(xiàng)表示中不含下列哪項(xiàng)（A）

A、m2B、m5

C、m3D、m7

8.用PROM來實(shí)現(xiàn)組合邏輯電路，他的可編程陣列是（B）

A、與陣列B、或陣列

C、與陣列和或陣列都可以D、以上說法都不對(duì)

9.A/D轉(zhuǎn)換器中，轉(zhuǎn)換速度最高的為（A）轉(zhuǎn)換

A、并聯(lián)比較型B、逐次逼近型

C、雙積分型D、計(jì)數(shù)型

10.關(guān)于PAL器件與或陣列說確的是（A）

A、只有與陣列可編程B、都是可編程的

C、只有或陣列可編程D、都是不可編程的

11.當(dāng)三態(tài)門輸出高阻狀態(tài)時(shí),輸出電阻為（A）

A、無窮大B、約100歐姆

C、無窮小D、約10歐姆

12為使采樣輸出信號(hào)不失真地代表輸入模擬信號(hào)，采樣頻率打和輸入模

擬信號(hào)的最高頻率A1nm的關(guān)系是（C）

A、fsf]maxB、fs</imax

C、fs>2f^aaxD、fs<2/1m辦

13.下列說法不正確的是（C）

A.集電極開路的門稱為OC門

B.三態(tài)門輸出端有可能出現(xiàn)三種狀態(tài)（高阻態(tài)、高電平、低電平）

C.OC門輸出端直接連接可以實(shí)現(xiàn)正邏輯的線或運(yùn)算

D.利用三態(tài)門電路可實(shí)現(xiàn)雙向傳輸

14.以下錯(cuò)誤的是（B）

A.數(shù)字比較器可以比較數(shù)字大小

B.實(shí)現(xiàn)兩個(gè)一位二進(jìn)制數(shù)相加的電路叫全加器

C.實(shí)現(xiàn)兩個(gè)一位二進(jìn)制數(shù)和來自低位的進(jìn)位相加的電路叫全加器

D.編碼器可分為普通全加器和優(yōu)先編碼器

15.下列描述不正確的是（A）

A.觸發(fā)器具有兩種狀態(tài)，當(dāng)Q=1時(shí)觸發(fā)器處于1態(tài)

B.時(shí)序電路必然存在狀態(tài)循環(huán)

C.異步時(shí)序電路的響應(yīng)速度要比同步時(shí)序電路的響應(yīng)速度慢

D.邊沿觸發(fā)器具有前沿觸發(fā)和后沿觸發(fā)兩種方式，能有效克服同步觸發(fā)器的空翻現(xiàn)象

16.離散的，不連續(xù)的信號(hào)，稱為（B）o

A.模擬信號(hào)B.數(shù)字信號(hào)

17.組合邏輯電路通常由（A）組合而成。

A.門電路B.觸發(fā)器C.計(jì)數(shù)器

18.8線一3線優(yōu)先編碼器的輸入為I。-b,當(dāng)優(yōu)先級(jí)別最高的B有效時(shí)，其輸出可?K?%

的值是（C）。

A.IllB.O1OC.000D.1O1

19.十六路數(shù)據(jù)選擇器的地址輸入（選擇控制）端有（C）個(gè)。

A.16B.2C.4D.8

20.一位8421BCD碼譯碼器的數(shù)據(jù)輸入線與譯碼輸出線的組合是（C）。

A.4:6B.l:10C.4:10D.2:4

21.函數(shù)尸=A（A十3）的結(jié)果是（C）

A.ABB.AB

C.ABD.AB

22.ROM屬于（A）0

A.組合邏輯電路B.時(shí)序邏輯電路

23.有一個(gè)左移移位寄存器，當(dāng)預(yù)先置入1011后，其串行輸入固定接0,在4個(gè)移位脈沖

CP作用下，四位數(shù)據(jù)的移位過程是（A）o

A.1011-0110-1100-1000—0000B.1011-0101-0010-0001—0000

24.一個(gè)二進(jìn)制序列檢測電路，當(dāng)輸入序列中連續(xù)輸入5位數(shù)碼均為1時(shí)，電路輸出1,則

同步時(shí)序電路最簡狀態(tài)數(shù)為（B）

A.4B.5

C.6D.7

25.可以直接現(xiàn)與的器件是（A）

A.OC門B.I2L門

C.ECL門D.TTL門

26.16個(gè)觸發(fā)器構(gòu)成計(jì)數(shù)器，該計(jì)數(shù)器可能的最大計(jì)數(shù)模值是（D）

A.16B.32

C.162D.216

27.用1KX1位的RAM擴(kuò)展成4KX2位應(yīng)增加地址線（B）根。

A.1B.2

C.3D.4

28.能把正弦信號(hào)轉(zhuǎn)換成矩形脈沖信號(hào)的電路是（D）

A.多諧振蕩器B.D/A轉(zhuǎn)換器

C.JK觸發(fā)器D.施密特觸發(fā)器

29.接通電源就能輸出矩形脈沖波形的是（A）

A.多諧振蕩器B.D/A轉(zhuǎn)換器

C.JK觸發(fā)器D.施密特觸發(fā)器

30.在函數(shù)產(chǎn)的真值表中，41的狀態(tài)有多少個(gè)？（D）。

A、2B、4C、6D、7E、16

31.對(duì)于題圖1所示波形，其反映的邏輯關(guān)系是：（B）

A-

B-

圖1

A、與非關(guān)系；B、異或關(guān)系；C、同或關(guān)系；D、或關(guān)系；E、無法判斷。

32、矩形脈沖信號(hào)的參數(shù)有力o

A.周期B.占空比C.脈寬D.以上都是

33、電路的輸出態(tài)不僅與當(dāng)前輸入信號(hào)有關(guān),還與前一時(shí)刻的電路狀態(tài)有關(guān)，這種電路為

(B)。

A.組合電路B.時(shí)序電路

34、米利和莫爾型時(shí)序電路的本質(zhì)區(qū)別是（B）

A、沒有輸入變量。

B、當(dāng)時(shí)的輸出只和當(dāng)時(shí)電路的狀態(tài)有關(guān)，和當(dāng)時(shí)的輸入無關(guān)。

C、沒有輸出變量。

D、當(dāng)時(shí)的輸出只和當(dāng)時(shí)的輸入有關(guān)，和當(dāng)時(shí)電路狀態(tài)無關(guān)。

35、十進(jìn)制數(shù)25用8421BCD碼表示為R_。

A.10101B.00100101C.100101D.1010

36、下列各函數(shù)等式中無冒險(xiǎn)現(xiàn)象的函數(shù)式有Do

A.F=^C+AC+ABB.F=AC+BC+ABC.F=AC+BC+AB+AB

D.F=~BC+AC+AB+BC+AB+ACE.F=Eic+AC+AB+AB

37、在下列邏輯電路中，不是組合邏輯電路的有Do

A.譯碼器B.編碼器C.全加器D.寄存器

38、把一個(gè)五進(jìn)制計(jì)數(shù)器與一個(gè)四進(jìn)制計(jì)數(shù)器串聯(lián)可得到q進(jìn)制計(jì)數(shù)

器。

A.4B.5C.9D.20

39、N個(gè)觸發(fā)器可以構(gòu)成最大計(jì)數(shù)長度（進(jìn)制數(shù)）為D的計(jì)數(shù)器。

A.NB.2NC.N2D.2N

40、同步時(shí)序電路和異步時(shí)序電路比較，其差異在于后者工_o

A.沒有觸發(fā)器B.沒有統(tǒng)一的時(shí)鐘脈沖控制

C.沒有穩(wěn)定狀態(tài)D.輸出只與部狀態(tài)有關(guān)

41、尋址容量為16Kx8的RAM需要口根地址線。

A.4B.8C.14D.16E.16K

42、只讀存儲(chǔ)器ROM中的容，當(dāng)電源斷掉后又接通，存儲(chǔ)器中的容qo

A.全部改變B.全部為0C.不可預(yù)料D.保持不變

43、將一個(gè)時(shí)間上連續(xù)變化的模擬量轉(zhuǎn)換為時(shí)間上斷續(xù)（離散）的模擬量

的過程稱為Ao

A.采樣B.量化C.保持D.編碼

44、若某ADC取量化單位△=。誨EF,并規(guī)定對(duì)于輸入電壓町，在0《町〈

O

:WEF時(shí)，認(rèn)為輸入的模擬電壓為0V,輸出的二進(jìn)制數(shù)為000,則。VREF4

OO

"I<IWEF時(shí)，輸出的二進(jìn)制數(shù)為B。

O

A.001B.101C.110D.111

45、指出下列電路中能把串行數(shù)據(jù)轉(zhuǎn)換為并行數(shù)據(jù)的是（C）

A、JK觸發(fā)器B、3線-8線譯碼器

C、移位寄存器D、十進(jìn)制計(jì)數(shù)器

46、邏輯函數(shù)F=A十（A十3）=Ao

A.BB.AC.A十8D.其①8

47、在何種輸入情況下，"與非”運(yùn)算的結(jié)果是邏輯0。D

A.全部輸入是0B.任一輸入是0C.僅一輸入是0D.全部輸入是1

48、若在編碼器中有50個(gè)編碼對(duì)象，則要求輸出二進(jìn)制代碼位數(shù)為—

位。

A.5B.6C.10D.50

49、在下列邏輯電路中，不是組合邏輯電路的有D

A.譯碼器B.編碼器C.全加器D.寄存器

50、下列邏輯電路中為時(shí)序邏輯電路的是Co

A.變量譯碼器B.加法器C.數(shù)碼寄存器D.數(shù)據(jù)選擇器

51、隨機(jī)存取存儲(chǔ)器具有A功能。

A.讀/寫B(tài).無讀/寫C.只讀D.只寫

52、尋址容量為16Kx8的RAM需要C根地址線。

A.4B.8C.14D.16E.16K

53、用二進(jìn)制碼表示指定離散電平的過程稱為D

A.采樣B.量化C.保持D.編碼

54、將幅值上、時(shí)間上離散的階梯電平統(tǒng)一歸并到最鄰近的指定電平的

過程稱為3O

A.采樣B.量化C.保持D.編碼

填空題：

1.數(shù)制轉(zhuǎn)換：（8F）16=（143）10=（10001111）2=（217）8O

2.有一數(shù)碼10010011,作為自然二進(jìn)制數(shù)時(shí)，它相當(dāng)于十進(jìn)制數(shù)。471，作為8421BCD碼

時(shí)，它相當(dāng)于十進(jìn)制數(shù)（93）。

3.已知某函數(shù)戶=（石+77赤）（4夕+既），該函數(shù)的反函數(shù)k=（〃Ac5+而。石）

4.如果對(duì)鍵盤上108個(gè)符號(hào)進(jìn)行二進(jìn)制編碼，則至少要（7）位二進(jìn)制數(shù)碼。

5.在TTL門電路的一個(gè)輸入端與地之間接一個(gè)10K電阻，則相當(dāng)于在該輸入端輸入（高）

電平；在CMOS門電路的輸入端與電源之間接一個(gè)1K電阻，相當(dāng)于在該輸入端輸入（高）

電平。

6.晶體三極管在工作時(shí)，發(fā)射結(jié)和集電結(jié)均處正向偏置，該晶體管工作在（飽和導(dǎo)通）狀態(tài)。

7.74LS138是3線一8線譯碼器，譯碼為輸出低電平有效，若輸入為A^^HO時(shí)，輸

出豆五豆匕豆豆月月應(yīng)為0。111111）。

8.一個(gè)10位地址碼、8位輸出的ROM,其存儲(chǔ)容量為（8K或21）。

9.將一個(gè)包含有32768個(gè)基本存儲(chǔ)單元的存儲(chǔ)電路設(shè)計(jì)16位為一個(gè)字節(jié)的ROM。該ROM

有（11）根地址線，有（16）根數(shù)據(jù)讀出線。

10.能夠?qū)崿F(xiàn)"線與"的TTL門電路叫（OC門）。

11.按邏輯功能的不同特點(diǎn)，數(shù)字電路可分為（組合邏輯電路）和（時(shí)序邏輯電路）兩大

類。

12.在邏輯電路中，三極管通常工作在（飽和）和（截止）狀態(tài)

13.（406）1。=（010000000110）8421BCD

14.一位數(shù)值比較器的邏輯功能是對(duì)輸入的（A和B兩個(gè)）數(shù)據(jù)進(jìn)行比較，它有（YA>B）、

（YA<B）、（YA=B）三個(gè)輸出端。

15.TTL集成JK觸發(fā)器正常工作時(shí)，其豆和布端應(yīng)接（高）電平。

16.單穩(wěn)態(tài)觸發(fā)器有兩個(gè)工作狀態(tài)（穩(wěn)態(tài)）和（暫穩(wěn)態(tài)）,其中（暫穩(wěn)態(tài)）是暫時(shí)的。

17.一般ADC的轉(zhuǎn)換過程由（采樣）、（保持）、（量化）和（編碼）

4個(gè)步驟來完成。

18.存儲(chǔ)器的存儲(chǔ)容量是指（存儲(chǔ)單元的總和）。某一存儲(chǔ)器的地址線為A”?4,數(shù)據(jù)線

為D3?Do,其存儲(chǔ)容量是（215X4）。

19.電路如下圖（圖中為上升沿Jk觸發(fā)器），觸發(fā)器當(dāng)前狀態(tài)Q3<?2Q1為“100”,請(qǐng)問在

時(shí)鐘作用下，觸發(fā)器下一狀態(tài)（QQQ）為（011）

20.如果對(duì)160個(gè)符號(hào)進(jìn)行二進(jìn)制編碼，則至少需要（8）位二進(jìn)制數(shù)。

21.組合邏輯電路任何時(shí)刻的輸出信號(hào)，與該時(shí)刻的輸入信號(hào)（有關(guān)）；與電路原來所處的狀

態(tài)（無關(guān)）；時(shí)序邏輯電路任何時(shí)刻的輸出信號(hào)，與該時(shí)刻的輸入信號(hào)（有關(guān)）；與信號(hào)作用前

電路原來所處的狀態(tài)（有關(guān)）。（答案填有關(guān)或無關(guān)）

22.OC門稱為（集電極開路\門，多個(gè)OC門輸出端并聯(lián)到一起可實(shí)現(xiàn)（線與）

功能。

23.發(fā)光二極管半導(dǎo)體數(shù)碼顯示器的部接法有兩種形式：共（陰1接法和共（陽1

接法。對(duì)于以上兩種接法的發(fā)光二極管數(shù)碼顯示器，應(yīng)分別采用（高）電平

驅(qū)動(dòng)和（低）電平驅(qū)動(dòng)的七段顯示譯碼器。

24.時(shí)序邏輯電路按照其觸發(fā)器是否有統(tǒng)一的時(shí)鐘控制分為（同步）時(shí)序電

路和（異步'時(shí)序電路。

25.（5E.C%6=（1011110.11）2=（136.6）8=（94.75）10=（10010100.01110101）8421BCD

26.邏輯函數(shù)F=1+B+6D的反函數(shù)方+

27.邏輯函數(shù)F=A（B+C）-1的對(duì)偶函數(shù)是（A+3C+O）。

28.集電極開路門的英文縮寫￡OQH,工作時(shí)必須外加（電源1和（電阻\。多個(gè)

集電極開路門輸出端并聯(lián)到一起可實(shí)現(xiàn)（線與、功能。

29.時(shí)序邏輯電路按照其觸發(fā)器是否有統(tǒng)一的時(shí)鐘控制分為（同步］時(shí)序電

路和（異步1時(shí)序電路。

30.在數(shù)字電路中，常用的計(jì)數(shù)制除十進(jìn)制外，還有（二進(jìn)制卜（八進(jìn)制）、（十六進(jìn)制）。

判斷題：

1.TTL或非門多余輸入端可以接高電平。（x）

2.寄存器屬于組合邏輯電路。（x）

3.構(gòu)成一個(gè)5進(jìn)制計(jì)數(shù)器需要5個(gè)觸發(fā)器（X）4.石英晶體振蕩器的振蕩頻率取決于

石英晶體的固有頻率。（M）

5.當(dāng)時(shí)序邏輯電路存在有效循環(huán)時(shí)該電路能自啟動(dòng)（義）6.八路數(shù)據(jù)分配器的地址輸

入（選擇控制）端有8個(gè)。（x）

7.關(guān)門電平Uopp是允許的最大輸入高電平。（x）

8.最常見的單片集成DAC屬于倒T型電阻網(wǎng)絡(luò)DAC。（M）

9.TTL門電路在高電平輸入時(shí)，其輸入電流很小，74LS系列每個(gè)輸入端的輸入電流在40uA

以下（M）

10.三態(tài)門輸出為高阻時(shí)，其輸出線上電壓為高電平（X）

11.超前進(jìn)位加法器比串行進(jìn)位加法器速度慢（X）

12.譯碼器哪個(gè)輸出信號(hào)有效取決于譯碼器的地址輸入信號(hào)（M）

13.五進(jìn)制計(jì)數(shù)器的有效狀態(tài)為五個(gè)（7）

14.施密特觸發(fā)器的特點(diǎn)是電路具有兩個(gè)穩(wěn)態(tài)且每個(gè)穩(wěn)態(tài)需要相應(yīng)的輸入條件維持。

（V）

15.當(dāng)時(shí)序邏輯電路存在無效循環(huán)時(shí)該電路不能自啟動(dòng)（M）

16.RS觸發(fā)器、JK觸發(fā)器均具有狀態(tài)翻轉(zhuǎn)功能（X）

17.D/A的含義是模數(shù)轉(zhuǎn)換（X）

18.構(gòu)成一個(gè)7進(jìn)制計(jì)數(shù)器需要3個(gè)觸發(fā)器（M）

19.兩個(gè)二進(jìn)制數(shù)相加，并加上來自高位的進(jìn)位，稱為全加，所用的電路為全加器（x）

20.判斷時(shí)序邏輯電路能否自啟動(dòng)可通過判斷該電路是否存在有效循環(huán)來實(shí)現(xiàn)（X）

21.利用三態(tài)門可以實(shí)現(xiàn)數(shù)據(jù)的雙向傳輸。（V）

22.有些OC門能直接驅(qū)動(dòng)小型繼電器。（M）

23.555定時(shí)器可以構(gòu)成多諧振蕩器、單穩(wěn)態(tài)觸發(fā)器、施密特觸發(fā)器。（7）

24.RS觸發(fā)器、JK觸發(fā)器均具有狀態(tài)翻轉(zhuǎn)功能（x）

25.PLA的與陣列和或陣列均可編程。（V）

26.施密特觸發(fā)器電路具有兩個(gè)穩(wěn)態(tài)，而單穩(wěn)態(tài)觸發(fā)器電路只具有一個(gè)穩(wěn)態(tài)（M）

27.可用ADC將麥克風(fēng)信號(hào)轉(zhuǎn)換后送入計(jì)算機(jī)中處理時(shí)（V）

28.TTL輸出端為低電平時(shí)帶拉電流的能力為5mA（X）

29.TTL、CMOS門中未使用的輸入端均可懸空（X）

30.當(dāng)決定事件發(fā)生的所有條件中任一個(gè)（或幾個(gè)）條件成立時(shí)，這件事件就會(huì)發(fā)生，這種

因果關(guān)系稱為與運(yùn)算。（x）

31.將代碼狀態(tài)的特點(diǎn)含義“翻譯”出來的過程稱為譯碼。實(shí)現(xiàn)譯碼操作的電路稱為譯碼器。

（V）

32.設(shè)計(jì)一個(gè)3進(jìn)制計(jì)數(shù)器可用2個(gè)觸發(fā)器實(shí)現(xiàn)（，）

33.移位寄存器除了可以用來存入數(shù)碼外，還可以利用它的移存規(guī)律在一定的圍構(gòu)成任意模

值n的計(jì)數(shù)器。所以又稱為移存型計(jì)數(shù)器（，）

34.在優(yōu)先編碼器電路中允許同時(shí)輸入2個(gè)以上的編碼信號(hào)（，）35.施密特觸發(fā)器電路

具有兩個(gè)穩(wěn)態(tài)，而多諧振蕩器電路沒有穩(wěn)態(tài)（V）

36.DRAM需要定期刷新，因此，在微型計(jì)算機(jī)中不如SRAM應(yīng)用廣泛（x）

證明題：

1、利用基本定律和運(yùn)算規(guī)則證明邏輯函數(shù)A3C+A50+^56=43+47

證明：左邊

=ABC+ABC+ABC

=ABC+ABC+ABC+ABC

=AB（C+C）+AC（B+B）

=AB+AC

=右邊

原式得證

2、利用基本定律和運(yùn)算規(guī)則證明邏輯函數(shù)凡§+3。+DCE+AD=AB+D

證明：AB+BD+AD+AD+DCE

=AB+BD+D+DCE

=AB+D

=右邊

原式得證

3、利用基本定律和運(yùn)算規(guī)則證明邏輯函數(shù)A3+A3+C=（A十3）。

證明：左邊=（4泗）+心

=AQB-C

=(A?B).C

=右邊

原式得證

4、利用基本定律和運(yùn)算規(guī)則證明邏輯函數(shù)(A+8+C)(K+與+6)=A月+入。+

證明：Ait=ABC+ABC

右邊=(A+歷(N+C)(8+6)

=(AA+AC+BC+AB)(B+C)

=(AC+AB+BC)(B+C)

=(AC+AB)(B+C)

=ABC+ACC+ABB+ABC

=ABC+ABC

=左邊

原式得證

化簡題：

1、用卡諾圖化簡函數(shù)y（A3,C0=X//77o，㈣，1nl，，W78，力如7%0，，跖2，力43）

他簡得:Y=AC+^D+CD

2、用卡諾圖化簡函數(shù)y(AB,c,D)=Sm(0,2,4,5,7,13)+Em/8,9,10,11,14,15)

色簡得:Y=BD+~BD+ABC

3、用卡諾圖化簡下列函數(shù)y=(%+R)Z)+(無§++ACDB+D

解：=AB+~D+ABC+BCD+ACDB

卡諾圖:

4、用卡諾圖化簡具有約束項(xiàng)的邏輯函數(shù)

Y^A,B,C,D)=Em(0,l,2,3,6,8)+Sm/10,11,12,13,14,15)

解：卡諾圖

色簡得、Y1=BD+AB+CD

5、用公式法化簡F

解：=(A+A)BC+BC

=BC+BC

=B(C+C)

=B

6、用公式法化簡F=43。+病+43

解：=ABC+A(B+C)

=ABC+ABC

-A(BC+fiC)

=A

簡答題：

1、試說明施密特觸發(fā)器的工作特點(diǎn)和主要用途。

答：施密特觸發(fā)器的工作特點(diǎn)：電路有兩個(gè)穩(wěn)態(tài)，是一個(gè)雙穩(wěn)態(tài)電路，但這兩個(gè)穩(wěn)態(tài)

是靠觸發(fā)信號(hào)維持的；電路狀態(tài)的翻轉(zhuǎn)由外觸發(fā)信號(hào)的電平?jīng)Q定，當(dāng)外加觸發(fā)信號(hào)高于上

限觸發(fā)電平”+值時(shí)電路處于一種穩(wěn)態(tài)，低于下限觸發(fā)電平口一值時(shí)電路處于另一種穩(wěn)態(tài)。

電路存在回差特性或叫滯回特性。通常用于波形變換與整形、接口電路、幅度鑒別、和方

波發(fā)生器。

2、什么叫單穩(wěn)態(tài)觸發(fā)器？單穩(wěn)態(tài)觸發(fā)器和雙穩(wěn)態(tài)觸發(fā)器的區(qū)別是什么？

答：具有穩(wěn)態(tài)和暫穩(wěn)態(tài)兩種工作狀態(tài)，在外界觸發(fā)脈沖的作用下，能從穩(wěn)態(tài)翻轉(zhuǎn)到暫

穩(wěn)態(tài)，暫穩(wěn)態(tài)維持一段時(shí)間后，再自動(dòng)返回穩(wěn)態(tài)，暫穩(wěn)態(tài)持續(xù)時(shí)間由電路參數(shù)決定。雙穩(wěn)

態(tài)觸發(fā)器具有兩種穩(wěn)定狀態(tài)，外界觸發(fā)脈沖消失后，保持狀態(tài)不變。

3、什么是量化單位和量化誤差，減小量化誤差可以從那幾個(gè)方面考慮？

答：量化過程中所取得最小的數(shù)量單位叫做量化單位。因?yàn)槟M電壓是連續(xù)的，就不

一定能被量化單位整除，在量化過程中就會(huì)引入誤差，稱為量化誤差。減小量化誤差可以

將量化電平取在量化圍的中間值。

作圖題:

1、555定時(shí)器的功能表如下，⑴該555定時(shí)器組成什么電路，（2）在題中輸出電壓心的

坐標(biāo)上畫出相應(yīng)的輸出波形。

555定時(shí)器功能表

輸入輸出

不TH（如）TR（附）gVTD狀態(tài)

0XX低導(dǎo)通

21

1〈鼻Vcc高截止

21

1V］匕C>3%不變不變

21

1%匕CVcc低導(dǎo)通

VccU\

解（1）該電路組成范蜜特觸發(fā)器。

（2）波形圖

2、用74LS161來構(gòu)成一個(gè)十二進(jìn)制計(jì)數(shù)器。74LS161的功能表如圖所示。

74161

——黨入給出

LDETEPCP

RDDCDiD2DjQoQiQ1Q?

0XXXXXXXX0000

10XXT也<11曲dodi曲出

1111TXXXX計(jì)救

110XXXXXX保持，co=0

1110XXXXX保持

解：用任步清零端夜歸零512=1100CR=Q"Q^

或：用同步苴數(shù)端L。歸零511=1011LD=Q：Q；q

3、8選1數(shù)據(jù)選擇器CC4512的邏輯功能如表所示，電路符號(hào)如圖所示。用CC4512和最少

的門電路產(chǎn)生如下邏輯函數(shù)，要求變量ABC分別對(duì)應(yīng)于A24A,輸入管腳，寫出分析過程

并在CC4512的框圖上畫出電路連接圖。

F=ABCD+ACD+BCD+B(A+C)D

CC4512功能表

DISINHA?AtA。Y

DoD]D2D3DDD

00000Do457

&DIS

00001Di

AiCC4512

00010D2

A2INH

00011D3

Y

00100D4

00101D5

00110D6

00111D7

01XXX0

1XXXX高阻

解：邏輯函數(shù)：F=ABCD+ACD+BCD+B(A+C)D=AB+O)+ACD

01

D-------------e~~?~_

DoDiD2D3D4D5D7

C—AoDIS

B—AiCC4512

A一、2INH

Y

4、555定時(shí)器構(gòu)成單穩(wěn)態(tài)觸發(fā)器如圖(a)所示，輸入如圖(b)o畫出電容電壓q和輸出

波形UoO

(a)(b)

uun

%」UUUL

解：o---------------------------------kf

5、用512X4的RAM擴(kuò)展組成一個(gè)2KX8位的存儲(chǔ)器.需要幾片RAM,試畫出它們的連

接圖，用圖示RAM實(shí)現(xiàn)。

答：需要8片RAM,同時(shí)做字?jǐn)U展和位擴(kuò)展。連接圖如下:s

5T2X?"<Z)

A)A?.^A8B^CS

、Y至￥

6、試用3線一8線譯碼器74LS138和門電路實(shí)現(xiàn)下列函數(shù)。

Z（A^B、C）=AB+AC

一

三

A2Yo一

AiYl一

工

Ao二

74LS138Y3

Y4

STA三

Y5一

ST

BY6

STcY7

解：Z(/、B、C)AC=AB(C+C)+AC(B+B)

=ABC+ABC+ABC+ABC

=31+33+36+@7

=機(jī)i?機(jī)3?機(jī)6?機(jī)7

一

AAY0

2Y1D-

AI

Y2一

Ao&

Y3□—

74LS138Y43-------Z

D-

Y5一

STA

Y6

ST

BY73-

STc

分析題：

1、分析下列電路是幾進(jìn)制的計(jì)數(shù)器。

1

解：軀動(dòng)方程JO=1,K°=1,JI=Q，KI=Q：

輸出方程:.Z=Q1QC

特性方程：+KQ'(CPJ)(1分)

耳區(qū)=i?/+i?2=a(CPJ)、

Q『=4Q：+KQ：=gQ：+gQ：@j)

狀態(tài)表

CPQ"Qoer12o+1z

000010

101100

210110

311001

狀態(tài)表或狀態(tài)圖任寫一種即可

歸納上述分析結(jié)果可知，該時(shí)序電路為同步4進(jìn)制加法計(jì)數(shù)器。

2、分析圖示電路的邏輯功能。要求有明確的分析步驟和過程并畫出時(shí)序圖。

解:

A=Q"K2=Q"

A=2o&=a

Kf

Jo=g

矍動(dòng)方程:

er1=J2a+瓦&'=?！?-Q"

代入特性方程求然態(tài)發(fā)推二Q”=+M。：=2玄"+co：=Q；

or：J商+冗q=或宏+2玄=或

輸出方程:y=Q：Q'1

求各觸發(fā)器的次態(tài)和電路輸出，列狀態(tài)轉(zhuǎn)換圖或狀態(tài)轉(zhuǎn)換表

現(xiàn)態(tài)次態(tài)輸出

/Q；Qoer1Y

0000010

0010110

0101010

0111110

1000001

1010101

1101000

1111100

排列順序：

/Y

Q^QSf/o/o

OOO-OOI-Oil/o

Z

/It!/0010101

100-110-111/

/o/o/I

(a)有效循環(huán)(b)無效循環(huán)

時(shí)序圖:

電路功能：

有效循環(huán)的6個(gè)狀態(tài)分別是。?5這6個(gè)十進(jìn)制數(shù)字的格雷碼，并且在時(shí)鐘脈沖CP的作用

下，這6個(gè)狀態(tài)是按遞增規(guī)律變化的，即：

000—001—011—111-110—100—000一…所以這是一個(gè)用格雷碼表示的人選制步加汰社

數(shù)器。當(dāng)對(duì)第6個(gè)脈沖計(jì)數(shù)時(shí)，計(jì)數(shù)器又重新從ooo開始計(jì)數(shù)，并產(chǎn)生輸出y=i。

3、分析圖示電路的邏輯功能。

解：此電路為同步時(shí)序電路

驅(qū)動(dòng)方程：7；=X十;"=1

輸出方程：F=又芽=又+0'

T觸發(fā)器的特性方程：=T十Q"

將各觸發(fā)器的驅(qū)動(dòng)方程代入，即得電路的狀態(tài)方程:

。產(chǎn)=(十Q：=X十必十0"

￡="十必=1十4=2"

通過計(jì)算得狀態(tài)表或狀態(tài)轉(zhuǎn)換圖：

輸入現(xiàn)態(tài)次態(tài)輸出

XQ；2oQr1Qo+1Y

000011

001101

010111

011001

100110

101000

110011

111101

時(shí)序圖：

CP_n_n_n_n_n_n_n_n_

X|

Qoi||~~ii|]~~L.

QI||I

YLJI

電路功能：

由狀態(tài)圖可以看出，當(dāng)輸入X=0時(shí)，在時(shí)鐘脈沖CP的作用下，電路的4個(gè)狀態(tài)按遞增

規(guī)律循環(huán)變化，即：

0070171071—00-…

當(dāng)X=1時(shí)，在時(shí)鐘脈沖CP的作用下，電路的4個(gè)狀態(tài)按遞減規(guī)律循環(huán)變化，即：

00—1—10701-00一???

可見，該電路既具有遞增計(jì)數(shù)功能，又具有遞減計(jì)數(shù)功能，是一個(gè)2位二進(jìn)制同步可逆計(jì)

數(shù)器。

4、8位A/D輸入滿量程為10V,當(dāng)輸入下列電壓時(shí)，數(shù)字量的輸出分別為多少？（1）3.5V；

（2）7.08V；（3）5.97V

解：（1）第一步，當(dāng)K=g%EF=#=5V時(shí)，因?yàn)橐裕尽?，所以取?0,存儲(chǔ)。

第二步，當(dāng)外=4+；）/EF=2.5V時(shí)，因?yàn)橐裕肌埃匀6=l,存儲(chǔ)。

第三步，當(dāng)外=4+。+：）%^=3.75V時(shí)，因?yàn)?＞匕，所以取d5=0,存儲(chǔ)。

如此重復(fù)比較下去，經(jīng)過8個(gè)時(shí)鐘脈沖周期，轉(zhuǎn)換結(jié)束，最后得到A/D轉(zhuǎn)換器的轉(zhuǎn)換

結(jié)果d7?do=OlOllOOl,則該數(shù)字所對(duì)應(yīng)的模擬輸出電壓為

%=g+V+…+!/F=3.4765625V

同理(2)10110101=7.0703125V

(3)10011000=5.9375V

設(shè)計(jì)題：

1、用與非門設(shè)計(jì)一個(gè)舉重裁判表決電路。設(shè)舉重比賽有3個(gè)裁判，一個(gè)主裁判和兩個(gè)副

裁判。杠鈴?fù)耆e上的裁決由每一個(gè)裁判按一下自己面前的按鈕來確定。只有當(dāng)兩個(gè)或兩

個(gè)以上裁判判明成功，并且其中有一個(gè)為主裁判時(shí)，表明成功的燈才亮。

解：設(shè)主裁判為變量A,副裁判分別為B