白中英《計(jì)算機(jī)組成原理》第5版考研教材及真題視頻講解

才聰學(xué)習(xí)網(wǎng)——考研真題、考資格證、考試題庫(kù)！白中英《計(jì)算機(jī)組成原理》第5版考研教材及真題視頻講解白中英《計(jì)算機(jī)組成原理》（第5版）網(wǎng)授精講班【教材精講＋考研真題串講】

目錄說(shuō)明：本課程共包括3種電子書、33個(gè)高清視頻（共41課時(shí)）、3種打印版（贈(zèng)品）。網(wǎng)授課程白中英《計(jì)算機(jī)組成原理》（第5版）網(wǎng)授精講班【共41課時(shí)】序號(hào)名稱課時(shí)1第1章?計(jì)算機(jī)系統(tǒng)概論（1）01:02:582第1章?計(jì)算機(jī)系統(tǒng)概論（2）00:39:103第2章?運(yùn)算方法和運(yùn)算器（1）01:15:554第2章?運(yùn)算方法和運(yùn)算器（2）00:38:325第2章?運(yùn)算方法和運(yùn)算器（3）01:04:056第2章?運(yùn)算方法和運(yùn)算器（4）00:51:207第2章?運(yùn)算方法和運(yùn)算器（5）00:54:288第3章?多層次的存儲(chǔ)器（1）00:50:269第3章?多層次的存儲(chǔ)器（2）00:51:1410第3章?多層次的存儲(chǔ)器（3）01:43:1611第3章?多層次的存儲(chǔ)器（4）00:50:4112第3章?多層次的存儲(chǔ)器（5）01:08:2713第4章?指令系統(tǒng)（1）01:04:0214第4章?指令系統(tǒng)（2）01:00:4415第4章?指令系統(tǒng)（3）00:38:2516第4章?指令系統(tǒng)（4）00:41:5617第5章?中央處理器（1）01:06:3818第5章?中央處理器（2）00:54:0319第5章?中央處理器（3）00:53:4020第5章?中央處理器（4）00:52:3621第5章?中央處理器（5）01:00:4722第6章?總線系統(tǒng)（1）00:50:0323第6章?總線系統(tǒng)（2）00:43:2924第7章?外存與IO設(shè)備（1）00:55:5325第7章?外存與IO設(shè)備（2）01:16:0626第8章?輸入輸出系統(tǒng)（1）00:48:5127第8章?輸入輸出系統(tǒng)（2）00:51:3828第9章?并行組織與結(jié)構(gòu)（1）00:53:4029第9章?并行組織與結(jié)構(gòu)（2）00:57:1730第10章?課程教學(xué)實(shí)驗(yàn)設(shè)計(jì)00:31:1331第11章?課程綜合設(shè)計(jì)00:20:2032課后習(xí)題精講（1）01:04:5033課后習(xí)題精講（2）01:15:28電子書（題庫(kù)）白中英《計(jì)算機(jī)組成原理》（第5版）【教材精講＋考研真題解析】講義與視頻課程【30小時(shí)高清視頻】白中英《計(jì)算機(jī)組成原理》（第5版）筆記和課后習(xí)題詳解白中英《計(jì)算機(jī)組成原理》（第5版）配套題庫(kù)【考研真題精選＋章節(jié)題庫(kù)】試看部分內(nèi)容?教材精講[視頻講解]第1章?計(jì)算機(jī)系統(tǒng)概論[視頻講解]學(xué)習(xí)與考查目標(biāo)1．理解單處理器計(jì)算機(jī)系統(tǒng)中各部件的內(nèi)部工作原理、組成結(jié)構(gòu)以及相互連接方式，具有完整的計(jì)算機(jī)系統(tǒng)的整機(jī)概念。2．理解計(jì)算機(jī)系統(tǒng)層次化結(jié)構(gòu)概念，熟悉硬件與軟件之間的界面，掌握指令集體系結(jié)構(gòu)的基本知識(shí)和基本實(shí)現(xiàn)方法。3．能夠綜合運(yùn)用計(jì)算機(jī)組成的基本原理和基本方法，對(duì)有關(guān)計(jì)算機(jī)硬件系統(tǒng)中的理論和實(shí)際問(wèn)題進(jìn)行計(jì)算、分析，并能對(duì)一些基本部件進(jìn)行簡(jiǎn)單設(shè)計(jì)?？季V要求1．計(jì)算機(jī)發(fā)展歷程2．計(jì)算機(jī)系統(tǒng)層次結(jié)構(gòu)（1）計(jì)算機(jī)硬件的基本組成；（2）計(jì)算機(jī)軟件的分類；（3）計(jì)算機(jī)的工作過(guò)程。3．計(jì)算機(jī)的性能指標(biāo)吞吐量、響應(yīng)時(shí)間；CPU時(shí)鐘周期、主頻、CPI、CPU執(zhí)行時(shí)間；MIPS、MFLOPS1.1?計(jì)算機(jī)系統(tǒng)的分類一、計(jì)算機(jī)系統(tǒng)的分類如圖1-1所示。圖1-1?計(jì)算機(jī)系統(tǒng)分類圖二、計(jì)算機(jī)系統(tǒng)的基本組成如圖1-2所示。圖1-2?計(jì)算機(jī)系統(tǒng)組成圖三、概述計(jì)算機(jī)的分類：機(jī)械計(jì)算機(jī)電子模擬計(jì)算機(jī)：數(shù)值由連續(xù)的量來(lái)表示。電子數(shù)字計(jì)算機(jī)：計(jì)算機(jī)中的數(shù)值由不連續(xù)的數(shù)字來(lái)表示。專用機(jī)：經(jīng)濟(jì)，有效，快速，適應(yīng)性差通用機(jī)：適應(yīng)性強(qiáng)巨型機(jī)

大型機(jī)?

?中型機(jī)??

小型機(jī)??微型機(jī)

單片機(jī)低

簡(jiǎn)易性?高

高?體積，功耗，性能，價(jià)格?

低如圖1-3所示。圖1-3數(shù)字計(jì)算機(jī)與模擬計(jì)算機(jī)的主要區(qū)別如表1-1所示。表1-1?數(shù)字計(jì)算機(jī)與模擬計(jì)算機(jī)的主要區(qū)別考研真題精選一、選擇題1下列關(guān)于馮·諾依曼結(jié)構(gòu)計(jì)算機(jī)基本思想的敘述中，錯(cuò)誤的是（??）。[2019年408統(tǒng)考]A．程序的功能都通過(guò)中央處理器執(zhí)行指令實(shí)現(xiàn)B．指令和數(shù)據(jù)都用二進(jìn)制表示，形式上無(wú)差別C．指令按地址訪問(wèn)，數(shù)據(jù)都在指令中直接給出D．程序執(zhí)行前，指令和數(shù)據(jù)需預(yù)先存放在存儲(chǔ)器中【答案】C查看答案【解析】根據(jù)馮·諾依曼體系結(jié)構(gòu)的基本思想可知，所有的數(shù)據(jù)和指令序列都是以二進(jìn)制形式存放在存儲(chǔ)器中，計(jì)算機(jī)根據(jù)周期來(lái)區(qū)分指令和數(shù)據(jù)，因此數(shù)據(jù)是從存儲(chǔ)器讀取而非在指令中給出，因此C項(xiàng)是錯(cuò)誤的。2下列有關(guān)處理器時(shí)鐘脈沖信號(hào)的敘述中，錯(cuò)誤的是（??）。[2019年408統(tǒng)考]A．時(shí)鐘脈沖信號(hào)由機(jī)器脈沖源發(fā)出的脈沖信號(hào)經(jīng)整形和分頻后形成B．時(shí)鐘脈沖信號(hào)的寬度稱為時(shí)鐘周期，時(shí)鐘周期的倒數(shù)為機(jī)器主頻C．時(shí)鐘周期以相鄰狀態(tài)單元間組合邏輯電路的最大延遲為基準(zhǔn)確定D．處理器總是在每來(lái)一個(gè)時(shí)鐘脈沖信號(hào)時(shí)就開始執(zhí)行一條新的指令【答案】D查看答案【解析】計(jì)算機(jī)完成一條指令的時(shí)間稱為指令周期，而一條指令通常是由幾個(gè)時(shí)鐘周期組成的，因此計(jì)算機(jī)不可能每來(lái)一個(gè)時(shí)鐘脈沖就執(zhí)行一個(gè)新指令，所以D項(xiàng)是錯(cuò)誤的。3某指令功能為R[r2]←R[r1]+M[R[r0]]，其兩個(gè)源操作數(shù)分別采用寄存器、寄存器間接尋址方式。對(duì)于下列給定部件，該指令在取數(shù)及執(zhí)行過(guò)程中需要用到的是（??）。[2019年408統(tǒng)考]Ⅰ．通用寄存器組（GPRs）Ⅱ．算術(shù)邏輯單元（ALU）Ⅲ．存儲(chǔ)器（Memory）Ⅳ．指令譯碼器（ID）A．僅Ⅰ、ⅡB．僅Ⅰ、Ⅱ、ⅢC．僅Ⅱ、Ⅲ、ⅣD．僅Ⅰ、Ⅲ、Ⅳ【答案】B查看答案【解析】一條指令的執(zhí)行過(guò)程為取指令、分析指令、執(zhí)行指令。題目中的指令用到了寄存器和寄存器間接尋址，因此該指令在取數(shù)過(guò)程中一定會(huì)被使用到，同時(shí)寄存器間接尋址在取數(shù)階段一定會(huì)使用存儲(chǔ)器，最后進(jìn)行加操作時(shí)一定會(huì)用到算數(shù)邏輯單元，指令譯碼器是屬于分析指令階段，在取數(shù)和執(zhí)行指令階段之前，因此該指令在取數(shù)及執(zhí)行過(guò)程中需要用到的是Ⅰ、Ⅱ、Ⅲ。4假定一臺(tái)計(jì)算機(jī)采用3通道存儲(chǔ)器總線，配套的內(nèi)存條型號(hào)為DDR3-1333，即內(nèi)存條所接插的存儲(chǔ)器總線的工作頻率為1333MHz、總線寬度為64位，則存儲(chǔ)器總線的總帶寬大約是（??）[2019年408統(tǒng)考]A．10.66GB/sB．32GB/sC．64GB/sD．96GB/s【答案】B查看答案【解析】首先總線的寬度為64bit，即8字節(jié)（Byte），則采用三通道的存儲(chǔ)器總線的總帶寬為8×1333×3=31.992≈32GB/s5下列關(guān)于磁盤存儲(chǔ)器的敘述中，錯(cuò)誤的是（??）。[2019年408統(tǒng)考]A．磁盤的格式化容量比非格式化容量小B．扇區(qū)中包含數(shù)據(jù)、地址和校驗(yàn)等信息C．磁盤存儲(chǔ)器的最小讀寫單位為一個(gè)字節(jié)D．磁盤存儲(chǔ)器由磁盤控制器、磁盤驅(qū)動(dòng)器和盤片組成【答案】C查看答案【解析】磁盤存儲(chǔ)器可以讀到的最小單位不是字節(jié)，而是一個(gè)比特（bit），C項(xiàng)是錯(cuò)誤的。6某設(shè)備以中斷方式與CPU進(jìn)行數(shù)據(jù)交換，CPU主頻為1GHz，設(shè)備接口中的數(shù)據(jù)緩沖寄存器為32位，設(shè)備的數(shù)據(jù)傳輸率為50KB/s。若每次中斷開銷（包括中斷響應(yīng)和中斷處理）為1000個(gè)時(shí)鐘周期，則CPU用于該設(shè)備輸入/輸出的時(shí)間占整個(gè)CPU時(shí)間的百分比最多是（??）。[2019年408統(tǒng)考]A．1.25%B．2.5%C．5%D．12.5%【答案】A查看答案【解析】假設(shè)該設(shè)備一直處于與CPU進(jìn)行數(shù)據(jù)交換的狀態(tài)，而數(shù)據(jù)緩沖寄存器為32位，設(shè)備的傳輸率為50KB/s，即400000bit/s，則緩存器存滿需要32/400000=8×10-5秒，而每次中斷開銷為1000個(gè)時(shí)鐘周期，主頻為1GHz，則1000個(gè)時(shí)鐘周期為1×10-6秒，所以CPU用于設(shè)備輸入輸出時(shí)間即中斷處理時(shí)間為[1×10-6/(8×10-5)]×100%=1.25%7馮·諾依曼結(jié)構(gòu)計(jì)算機(jī)中數(shù)據(jù)采用二進(jìn)制編碼表示，其主要原因是（??）。[2018年408統(tǒng)考]Ⅰ．二進(jìn)制的運(yùn)算規(guī)則簡(jiǎn)單Ⅱ．制造兩個(gè)穩(wěn)態(tài)的物理器件較容易Ⅲ．便于用邏輯門電路實(shí)現(xiàn)算術(shù)運(yùn)算A．僅Ⅰ、ⅡB．僅Ⅰ、ⅢC．僅Ⅱ、ⅢD．Ⅰ、Ⅱ和Ⅲ【答案】D查看答案【解析】馮·諾依曼結(jié)構(gòu)計(jì)算機(jī)中數(shù)據(jù)采用二進(jìn)制編碼表示的原因有：①技術(shù)實(shí)現(xiàn)簡(jiǎn)單，即制造兩個(gè)穩(wěn)態(tài)的物理器件較容易；②適合邏輯運(yùn)算，便于用邏輯門電路實(shí)現(xiàn)算術(shù)運(yùn)算；③簡(jiǎn)化運(yùn)算規(guī)則，提高運(yùn)算速度。因此Ⅰ、Ⅱ和Ⅲ都是其采用二進(jìn)制的原因。8假定帶符號(hào)整數(shù)采用補(bǔ)碼表示，若int型