EDA應(yīng)用技術(shù) 第2版 課件 16-二自由度云臺控制器編程下載課件_第1頁
EDA應(yīng)用技術(shù) 第2版 課件 16-二自由度云臺控制器編程下載課件_第2頁
EDA應(yīng)用技術(shù) 第2版 課件 16-二自由度云臺控制器編程下載課件_第3頁
EDA應(yīng)用技術(shù) 第2版 課件 16-二自由度云臺控制器編程下載課件_第4頁
EDA應(yīng)用技術(shù) 第2版 課件 16-二自由度云臺控制器編程下載課件_第5頁
已閱讀5頁，還剩1頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進(jìn)行舉報或認(rèn)領(lǐng)

文檔簡介

項目8二自由度云臺控制器編程下載編程下載的目的是將設(shè)計所生成的文件通過計算機(jī)下載到目標(biāo)器件，驗證設(shè)計是否滿足實際要求或能否在實際中應(yīng)用。1.硬件電路連接設(shè)計的二自由度云臺控制器模塊輸入輸出端口如圖8.50所示。圖8.50控制器模塊輸入輸出端口項目8二自由度云臺控制器編程下載1.硬件電路連接

圖8.50控制器模塊輸入輸出端口【clk】為系統(tǒng)時鐘信號輸入端，與FPGA最小系統(tǒng)板所提供的50MHz時鐘信號相連接【kbrow[3..0]】為4×4矩陣鍵盤行信號輸入端，連接矩陣鍵盤行線【kbcol[3..0]】為4×4矩陣鍵盤列掃描信號輸出端，連接矩陣鍵盤列線【q[7..0]】為4數(shù)碼管動態(tài)顯示段信號輸出端，連接4數(shù)碼管a-g及p管腳【w[3..0]】為數(shù)碼管動態(tài)顯示位信號輸出端，分別連接4數(shù)碼管的公共端【pwm1】為控制舵機(jī)1的信號輸出端，連接舵機(jī)1的控制信號線【pwm2】為控制舵機(jī)2的信號輸出端，連接舵機(jī)2的控制信號線項目8二自由度云臺控制器編程下載2.輸入輸出連接原理圖

圖8.51二自由度云臺控制器與輸入輸出設(shè)備連接

輸入輸出元件4×4矩陣鍵盤、4數(shù)碼管、舵機(jī)1、舵機(jī)2等與FPGA最小系統(tǒng)板連接原理圖，如圖8.51所示。項目8二自由度云臺控制器編程下載2.輸入輸出連接原理圖

圖8.52二自由度云臺控制器與輸入輸出元件連接

輸入輸出設(shè)備4×4矩陣鍵盤、4數(shù)碼管、舵機(jī)1、舵機(jī)2等與FPGA最小系統(tǒng)板連接實物圖，如圖8.52所示。項目8二自由度云臺控制器編程下載3.編程下載（1）指定目標(biāo)器件芯片

根據(jù)EP2C5T144-FPGA最小系統(tǒng)板，指定目標(biāo)器件。（2）輸入輸出引腳鎖定

根據(jù)二自由度云臺控制器與輸入輸出設(shè)備連接原理圖8.51可知，二自由度云臺控制器輸入輸出端口與目標(biāo)芯片引腳的連接關(guān)系見表8.3。項目8二自由度云臺控制器編程下載3.編程下載（3）下載設(shè)計文件將PC機(jī)與目標(biāo)芯片相連接。將“USB-Blaster”下載電纜的一端連接到PC機(jī)的USB口，另一端接到FPGA最小系統(tǒng)板的JTAG

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

最新文檔

評論

0/150

提交評論