《EDA技術入門與提高》課件-第1章

第1章EDA技術概述1.1EDA技術的發(fā)展歷程1.2應用EDA技術的設計特點1.3EDA工具軟件結構

1.1EDA技術的發(fā)展歷程

EDA(ElectronicDesignAutomation)即電子設計自動化，?是指使用計算機自動完成電子系統(tǒng)的設計。EDA技術是以計算機和微電子技術為先導，匯集了計算機圖形學、拓撲、邏輯學、微電子工藝與結構學和計算數(shù)學等多種計算機應用學科最新成果的先進技術。

EDA技術通過計算機完成數(shù)字系統(tǒng)的邏輯綜合、布局布線和設計仿真等工作。設計人員只需要完成對系統(tǒng)功能的描述，就可以由計算機軟件進行處理并得到設計結果，而且修改設計如同修改軟件一樣方便，從而極大地提高了設計效率。從20世紀60年代中期計算機剛進入實用階段開始，人們就希望使用計算機進行電子產(chǎn)品的設計，設計人員不斷開發(fā)出各種計算機輔助設計工具來進行電子系統(tǒng)的設計。隨著電路理論和半導體工藝水平的提高，EDA技術得到了飛速發(fā)展。?EDA工具的作用范圍從PCB板設計延伸到電子線路和集成電路設計，甚至延伸到了整個系統(tǒng)的設計。

EDA技術的發(fā)展共經(jīng)歷了以下三個階段。

1．CAD階段

CAD(ComputerAidedDesign，計算機輔助設計)階段是EDA技術發(fā)展的最初階段，這一時期從20世紀60年代中期到20世紀80年代初期。在20世紀70年代MOS工藝得到了廣泛應用，可編程邏輯技術及其器件已經(jīng)問世，計算機作為一種運算工具已在科研領域得到廣泛應用。這一時期，計算機技術還不是非常先進，計算機的運算速度比較低，人工智能技術尚不發(fā)達，只能使用計算機實現(xiàn)一些簡單的工作。這一時期的EDA技術只能稱之為電子設計CAD技術。這一時期的EDA軟件主要是一些功能簡單的工具軟件，但人們已經(jīng)開始利用這些工具軟件代替手工勞動，輔助進行集成電路版圖編輯、PCB布局布線等工作。通過使用計算機，設計人員可以從大量繁瑣重復的計算和繪圖工作中解脫出來。

20世紀80年代初，隨著電路集成規(guī)模的擴大，EDA技術有了較快的發(fā)展。許多軟件公司(如Mentor、DaisySystem及LogicSystem等)進入市場，開始供應帶電路圖編輯工具和邏輯模擬工具的EDA軟件。這個時期的軟件主要針對產(chǎn)品開發(fā)，按照設計、分析、生產(chǎn)和測試等不同階段，分別使用不同的軟件，每個軟件只能完成其中的一項工作，通過順序循環(huán)使用這些軟件，可完成設計的全過程。但這樣的設計過程存在不同軟件之間的接口處理繁瑣、缺乏系統(tǒng)級的總體仿真的缺陷。

這一時期的工具軟件的代表有Protel的早期版本Tango布線軟件、用于電路模擬的SPICE軟件和后來產(chǎn)品化的IC版圖編輯與設計規(guī)則檢查系統(tǒng)軟件等。

2．CAE階段

進入20世紀80年代后，隨著計算機技術和電子技術的發(fā)展，EDA技術發(fā)展到了CAE(ComputerAidedEngineering，計算機輔助工程)階段，這個階段在集成電路與電子設計方法學以及設計工具集成化方面取得了許多成果，各種設計工具(如原理圖輸入、編譯與鏈接、邏輯模擬、測試碼生成、版圖自動布局以及各種單元庫)已齊全。由于采用了統(tǒng)一數(shù)據(jù)管理技術，因而能夠將各個工具集成為一個CAE系統(tǒng)。按照設計方法學制定的設計流程，可以實現(xiàn)從設計輸入到版圖輸出的全程設計自動化。這個階段主要采用基于單元庫的半定制設計方法，采用門陣列和標準單元設計的各種專用集成電路(ApplicationSpecificIntegratedCircuit，ASIC)得到了極大的發(fā)展，將集成電路工業(yè)推入了ASIC時代。多數(shù)系統(tǒng)中集成了PCB自動布局布線軟件以及熱特性、噪聲、可靠性等分析軟件，進而可以實現(xiàn)電子系統(tǒng)設計自動化。

3．EDA階段

20世紀90年代以來，微電子技術以驚人的速度發(fā)展，其工藝水平達到深亞微米級，在一個芯片上可集成數(shù)百萬乃至上千萬只晶體管，工作速度可達到吉赫茲，這為制造出規(guī)模更大、速度更快和信息容量更大的芯片系統(tǒng)提供了條件，但同時也對EDA系統(tǒng)提出了更高的要求，并促進了EDA技術的發(fā)展。此階段主要出現(xiàn)了以高級語言描述、系統(tǒng)仿真和綜合技術為特征的第三代EDA技術，不僅極大地提高了系統(tǒng)的設計效率，而且使設計人員擺脫了大量的輔助性及基礎性的工作，將精力集中于創(chuàng)造性的方案與概念的構思上。

下面簡單介紹這個階段EDA技術的主要特征。

(1)高層綜合(HighLevelSynthesis，HLS)的理論與方法取得了較大進展，將EDA設計層次提高到了行為級(又稱系統(tǒng)級)，并劃分為邏輯綜合和測試綜合。邏輯綜合就是對不同層次和不同形式的設計描述進行轉換，通過綜合算法，以具體的工藝背景實現(xiàn)高層目標所規(guī)定的優(yōu)化設計；通過設計綜合工具，可將電子系統(tǒng)的高層行為描述轉換到低層硬件描述和確定的物理實現(xiàn)，使設計人員無需直接面對低層電路，不必了解具體的邏輯器件，從而把精力集中到系統(tǒng)行為建模和算法設計上。測試綜合是以設計結果的性能為目標的綜合方法，以電路的時序、功耗、電磁輻射和負載能力等性能指標為綜合對象。測試綜合是保證電子系統(tǒng)設計結果穩(wěn)定可靠工作的必要條件，也是對設計進行驗證的有效方法，其典型工具有Synopsys公司的BehavioralCompiler以及MentorGraphics公司的Monet和Renoir。

(2)采用硬件描述語言(HardwareDescriptionLanguage，HDL)來描述10萬門以上的設計，并形成了VHDL(VeryHighSpeedIntegratedCircuitHDL)和VerilogHDL兩種標準硬件描述語言。它們均支持不同層次的描述，使得對復雜IC的描述規(guī)范化，便于傳遞、交流、保存與修改，也便于重復使用。它們多應用于FPGA/CPLD/EPLD的設計中。大多數(shù)的EDA軟件都兼容這兩種標準。硬件描述語言的使用使電子設計成果以自主知識產(chǎn)權的方式得以明確表達和確認成為可能，大型的芯片生產(chǎn)商不再將大部分資金用于芯片生產(chǎn)線，而是轉而進行具有知識產(chǎn)權的芯片IP核的設計，然后尋找加工廠商進行生產(chǎn)。

(3)采用平面規(guī)劃(Floorplaning)技術對邏輯綜合和物理版圖設計進行聯(lián)合管理，做到在邏輯綜合早期設計階段就考慮到物理設計信息的影響。通過這些信息，設計者能更進一步進行綜合與優(yōu)化，并保證所作的修改只會提高性能而不會對版圖設計帶來負面影響。這對在深亞微米級布線延時已成為主要延時的情況下，加速設計過程的收斂與成功實現(xiàn)是有所幫助的。在Synopsys和Cadence等公司的EDA系統(tǒng)中均采用了這項技術。

(4)可測性綜合設計。隨著ASIC的規(guī)模與復雜性的增加，測試難度與費用急劇上升，由此產(chǎn)生了將可測性電路結構制作在ASIC芯片上的想法，于是開發(fā)了掃描插入、BLST(內建自測試)、邊界掃描等可測性設計(DFT)工具，并已集成到EDA系統(tǒng)中。其典型產(chǎn)品有Compass公司的TestAssistant和MentorGraphics公司的LBLSTArchitect、BSDArchitect、DFTAdvisor等。

(5)帶有嵌入IP模塊的ASIC設計提供軟/硬件協(xié)同系統(tǒng)設計工具。協(xié)同驗證彌補了硬件設計和軟件設計流程之間的空隙，保證了軟/硬件之間的同步協(xié)調工作。協(xié)同驗證是當今系統(tǒng)集成的核心，它以高層系統(tǒng)設計為主導，以性能優(yōu)化為目標，融合了邏輯綜合、性能仿真、形式驗證和可測性設計，其代表產(chǎn)品如MentorGraphics公司的SeamlessCAV。

(6)建立并行設計工程CE(ConcurrentEngineering)框架結構的集成化設計環(huán)境，以適應當今ASIC設計的要求。在這種集成化設計環(huán)境中，使用統(tǒng)一的數(shù)據(jù)管理系統(tǒng)與完善的通信管理系統(tǒng)，由若干相關的設計小組共享數(shù)據(jù)庫和知識庫，并行地進行設計，而且在各種平臺之間可以平滑過渡。目前，全球范圍內有近百家廠商提供了EDA工具軟件，這些公司大體可分兩類：一類是EDA專業(yè)軟件公司，其推出的EDA系統(tǒng)標準化程度較高，兼容性好，注意追求技術上的先進性，適用于學術性基礎研究，這方面較著名的公司有MentorGraphics、CadenceDesignSystems、Synopsys、ViewlogicSystems和Altum等；另一類是半導體器件廠商，為了銷售其產(chǎn)品而開發(fā)EDA工具，用這些EDA工具器件的工藝特點進行優(yōu)化設計，提高資源利用率，降低功耗，改善性能，這方面較著名的公司有Altera、Xilinx、AMD、TI和Lattice等。

1.2應用EDA技術的設計特點

與采用傳統(tǒng)的電子設計技術相比，應用EDA技術的可編程邏輯器件設計具有以下特點。

(1)強大的系統(tǒng)建模與電路仿真功能。EDA技術中最具代表性的功能是日益強大的邏輯設計仿真測試功能。利用該功能，只需通過計算機就能在各種不同層面對所設計的電子系統(tǒng)的性能特點進行準確的測試與仿真，在完成實際系統(tǒng)的安裝后，還能對系統(tǒng)上的目標器件進行邊界掃描測試。這一切都極大地提高了大規(guī)模系統(tǒng)電子設計的自動化程度。與傳統(tǒng)的使用專用功能器件等分離元件構成的應用電子系統(tǒng)的技術性能和設計手段相比，EDA技術及其設計系統(tǒng)具有更加明顯的優(yōu)勢。

(2)采用硬件描述語言(HDL)進行設計。應用EDA技術后，用戶可以采用硬件描述語言對電子芯片進行設計，即采用HDL對數(shù)字電子系統(tǒng)進行抽象的行為描述或者具體的內部線路結構描述，從而在電子設計的各個階段、各個層次進行計算機模擬驗證，無需構建實際的電路，這樣既能保證設計過程的正確性，又可以大大降低設計成本，縮短設計周期。使用硬件描述語言，用戶能進行方便的文檔管理。使用硬件描述語言進行設計后，用戶可以使用庫(Library)實現(xiàn)設計的復用。通過庫的不斷擴充，EDA工具將能夠完成更多的自動設計過程。

通過硬件描述語言進行的設計具有自主知識產(chǎn)權。這一點對于電子芯片生產(chǎn)廠家來說非常重要，未來的芯片廠商將會把資金重點投到芯片IP核的開發(fā)上，芯片的生產(chǎn)可交由專業(yè)的生產(chǎn)商組織。

(3)開發(fā)技術的標準化、規(guī)范化以及IP核的可利用性。傳統(tǒng)的電子設計方法缺乏標準規(guī)范，設計效率低，系統(tǒng)性能差，開發(fā)成本高，市場競爭能力小。以單片機或DSP開發(fā)為例，每一次新的開發(fā)，必須選用具有更高性價比和更適合設計項目的處理器，但由于不同的處理器其結構、語言和硬件特性有很大差異，設計者每一次都必須重新了解和學習相關的知識，例如重新了解器件的詳細結構和電氣特性，重新設計該處理器的功能軟件，甚至重新購置和了解新的開發(fā)系統(tǒng)和編譯軟件。采用EDA技術的可編程邏輯器件的設計就完全不同。EDA的設計語言是標準化的，不會因設計對象的不同而改變，EDA軟件平臺支持任何標準化的設計語言；采用EDA技術進行設計，其設計成果具有通用性和規(guī)范的接口協(xié)議、良好的可移植性與可測試性，為高效、高質的系統(tǒng)開發(fā)提供了可靠的保證。因此，EDA技術適用于高效率、大規(guī)模系統(tǒng)設計的自頂向下的設計方案。傳統(tǒng)的電子設計技術沒有規(guī)范的設計工具和表達方式，所以無法采用這種先進的設計流程。

(4)對設計者的硬件知識和硬件經(jīng)驗要求低。傳統(tǒng)的電子設計對于電子設計工程師的要求非常高，不僅需要在電子技術理論和設計實踐方面擁有很深的造詣，還必須熟悉各種在線測試儀表和開發(fā)工具的使用方法及性能指標。而采用EDA技術對設計者的要求就低得多，使用標準化的硬件描述語言，設計者能更大程度地將自己的才智和創(chuàng)造力集中在設計項目性能的提高和成本的降低上，而將更具體的硬件實現(xiàn)工作讓專業(yè)部門來完成。

1.3EDA工具軟件結構

本節(jié)主要介紹當今廣泛使用的以開發(fā)FPGA和CPLD為主的EDA工具軟件的結構。應用EDA的設計工具軟件在EDA技術應用中占據(jù)及其重要的位置，EDA技術是利用計算機完成電子設計全程自動化的設計技術，基于計算機環(huán)境的EDA軟件是EDA技術的基礎。以EDA設計流程中涉及的主要軟件包分類，用于可編程邏輯器件的EDA工具軟件的結構大致可以分為設計輸入模塊、HDL綜合器、仿真器、適配器和下載器等五個模塊。

1．設計輸入模塊

設計輸入模塊用于進行電子設計的輸入，通常支持多種表達方式的電子設計輸入，如原理圖輸入方式、狀態(tài)圖輸入方式、波形輸入方式以及HDL的文本輸入方式等。

可編程邏輯器件廠商提供的EDA開發(fā)工具中都含有這類輸入編輯器，如Xilinx公司的Foundation以及Altera公司的MAX+PLUSⅡ與QuartusⅡ等。

由專業(yè)的EDA工具供應商提供的設計輸入工具一般與該公司的其他電路設計軟件整合，比較有代表性的是Innovada公司的eProductDesigner中的原理圖輸入管理工具DxDesigner，它既可作為PCB設計的原理圖輸入環(huán)境，又可作為IC設計、模擬仿真和FPGA設計的原理圖輸入環(huán)境。比較常見的還有Cadence公司的Orcad中的Capture工具等。這一類工具一般都設計成通用型的原理圖輸入工具。由于針對FPGA/CPLD設計的原理圖需要特殊原理圖庫(含原理圖中的Symbol)的支持，因此其輸出并不與EDA流程的下一步設計工具直接相連，而要通過EDIF文件進行傳遞。

HDL采取文本輸入方式，用普通的文本編輯器即可完成HDL的輸入。常用的文本編輯器有UltraEdit、Vim、XEmacs等，絕大部分的EDA工具中都提供有HDL編輯器，如Aldec公司的ActiveHDL中的HDL編輯器、QuartusⅡ中的TextEditor文本編輯器等。某些EDA設計輸入工具把圖形設計與HDL文本設計相結合，如在提供HDL編輯器的同時提供狀態(tài)機編輯器，用戶可用轉移圖描述狀態(tài)機，直接生成HDL文本輸出。在這些輸入工具中，比較流行的有VisualHDL、FPGAAdantage、ActiveHDL中的ActiveState等，尤其是HDLDesignerSeries中的各種輸入編輯器，可以接受諸如原理圖、狀態(tài)圖、表格圖等輸入形式，并將它們轉換成HDL(VHDL/VerilogHDL)文本表達方式，很好地解決了通用性(HDL輸入的優(yōu)點)與易用性(圖形法的優(yōu)點)之間的矛盾。

2．HDL綜合器

由于目前通用的硬件描述語言為VHDL和VerilogHDL，因此這里介紹的HDL綜合器主要是針對這兩種語言的。

硬件描述語言最初是用于電路邏輯的建模和仿真的，Synopsys公司推出了第一個HDL綜合器后，其他公司相繼推出了基于HDL的綜合器，至此，HDL才被直接用于電路的設計。

由于HDL綜合器實現(xiàn)上的困難，因此成熟的HDL綜合器并不多。比較常用且性能良好的FPGA/CPLD設計的HDL綜合器有Synopsys公司的FPGACompiler和FPGAExpress綜合器、Synplicity公司的SynplifyPro綜合器和ExemplarLogic公司的LeonardoSpectrum綜合器等。

3．仿真器

仿真器有基于元件(邏輯門)的仿真器和硬件描述語言(HDL)的仿真器兩種，基于元件的仿真器缺乏HDL仿真器的靈活性和通用性，在此主要介紹HDL仿真器。

在EDA設計技術中，仿真的地位十分重要，行為模型的表達、電子系統(tǒng)的建模、邏輯電路的驗證以及門級系統(tǒng)的測試，每一步都離不開仿真器的模擬檢測。在EDA發(fā)展的初期，快速地進行電路邏輯仿真是當時的核心問題，即使在現(xiàn)在，各設計環(huán)節(jié)的仿真仍然是整個EDA工程流程中最耗時間的一個步驟，因此仿真器的仿真速度以及仿真的準確性、易用性已成為衡量仿真器的重要指標。按對設計語言的處理方式分類，仿真器可分為編譯型仿真器和解釋型仿真器。

編譯型仿真器的仿真速度較快，但需要預處理，因此不便于即時修改。解釋型仿真器的仿真速度一般，但是可隨時修改仿真環(huán)境和條件。

按處理的硬件描述語言類型分，HDL仿真器可分為如下幾種：

(1)?VHDL仿真器；

(2)?VerilogHDL仿真器；

(3)混合型HDL仿真器，可同時處理VerilogHDL與VHDL；

(4)其他HDL仿真器，針對其他HDL的仿真，例如AHDL。

ModelTechnology公司的Model