9.6.1鎖相環(huán) - 鎖相環(huán)

鎖相環(huán)（Phase-LockedLoop,PLL）是一個自動相位控制系統(tǒng)，在輸入信號頻率改變或含有噪聲的情況下，產(chǎn)生與輸入信號頻率保持同步的輸出信號。

——環(huán)路鎖定時，其輸出信號頻率與輸入信號頻率相等，二者保持一個固定的相位差值。鎖相環(huán)——模擬鎖相環(huán)（APLL）

數(shù)字鎖相環(huán)（DPLL）

9.6鎖相環(huán)(PLL)1.鑒相器PD——相位比較電路鎖相環(huán)由鑒相器PD、環(huán)路濾波器LF和壓控振蕩器VCO三大部分組成，并形成帶有反饋的閉環(huán)結(jié)構(gòu)。實現(xiàn)輸入信號ui(t)和壓控振蕩器輸出uo(t)的相位鑒別。

輸入信號VCO的輸出9.6.1模擬鎖相環(huán)(APLL)的基本結(jié)構(gòu)差頻成分(低頻信號分量)相差

和頻成分(高頻信號分量)1.鑒相器PD——相位比較電路ui(t)uo(t)uD(t)2.環(huán)路濾波器LF——低通濾波器環(huán)路濾波器主要有兩種功能：一是抑制uD(t)中的高頻分量和干擾；二是決定PLL電路的傳輸特性。將環(huán)路濾波器視作理想低通濾波器，環(huán)路濾波器的輸出

KF為濾波器的通帶增益Kd為鑒相靈敏度當(dāng)

i=

o時，uE(t)為直流分量，uE(t)∝

。

3.壓控振蕩器VCO——輸入電壓控制輸出頻率VCO的壓控特性為

Ko為壓控靈敏度

0為VCO的固有頻率9.6.2模擬鎖相環(huán)(APLL)的工作原理設(shè)電路開始工作時，

o

i，則在uE(t)的作用下，

o逐漸向

i逼近，直至

o=

i

，輸出與輸入同步，相位差恒定，稱鎖相環(huán)進入鎖定狀態(tài)。

VCO的輸出作為反饋信號送入鑒相器進行相位比較，通過電路的自動調(diào)節(jié)功能，最終使VCO的輸出穩(wěn)定在一個固定的頻率和相位，因而PLL電路采用了負(fù)反饋技術(shù)。1.PLL的基本概念(1)頻率牽引在uE(t)的控制下，輸出信號頻率fo

向輸入信號頻率fi

趨近，稱為頻率牽引。(2)捕捉過程若鎖相環(huán)的

o

i

，并且差頻高于濾波器的截止頻率，那么鑒相器輸出的差頻與和頻將一起被環(huán)路濾波器抑制，使回路無法鎖定，稱鎖相環(huán)處于失鎖狀態(tài)。如果

i與VCO的固有頻率

0接近，使差頻分量接近濾波器通帶的邊緣，并能通過濾波器，那么VCO的輸出

o將朝著輸入

i逐漸逼近，直至進入鎖定狀態(tài)?！獜沫h(huán)路失鎖到環(huán)路鎖定的過程。(3)捕捉帶

PLL捕捉輸入信號所需要的時間稱為捕捉時間(或牽引時間)，用tc

表示。鎖相環(huán)路由失鎖進入鎖定所允許的輸入信號的最大頻率失諧范圍稱為捕捉帶或捕捉范圍fCR。(4)環(huán)路跟蹤及同步帶環(huán)路鎖定后，鎖相環(huán)處于動態(tài)跟蹤狀態(tài)，輸入信號的頻率發(fā)生變化時，使鎖相環(huán)重新達到鎖定狀態(tài)，使輸出頻率始終同步跟蹤輸入頻率，這一現(xiàn)象稱為環(huán)路跟蹤。1.PLL的基本概念在鎖相環(huán)保持跟蹤狀態(tài)下，環(huán)路能保持鎖定的輸入信號頻率的最大變化范圍稱為同步帶，又稱同步范圍fLR

。

——為獲得鎖定，

i與

o之間應(yīng)有的接近程度。2.PLL的基本特性(1)鎖定狀態(tài)無頻差當(dāng)環(huán)路輸入固定參考頻率的信號，鎖定以后VCO輸出頻率與參考頻率的頻差為零，只存在一個穩(wěn)定的相位差，成為一個無靜態(tài)誤差的自動頻率控制系統(tǒng)。(2)窄帶跟蹤特性當(dāng)環(huán)路的輸出頻率被鎖定于輸入頻率(如載波頻率)時，若載波頻率發(fā)生緩慢變化，輸出中心頻率能夠自動跟蹤輸入頻率的變化。將環(huán)路濾波器設(shè)計成窄帶濾波器，此時鎖相環(huán)特別適用于從強噪聲中檢測微弱信號。

(3)調(diào)制跟蹤特性在鎖定狀態(tài)，如果輸入頻率在一定范圍內(nèi)瞬時變化，如寬帶調(diào)頻信號，環(huán)路的輸出頻率也可自動跟隨輸入頻率瞬時變化，即具有調(diào)制跟蹤特性。將環(huán)路設(shè)計成寬帶，寬帶跟蹤環(huán)通常用于對寬帶已調(diào)制信號的解調(diào)。9.6.3集成鎖相環(huán)1.CC4046的內(nèi)部結(jié)構(gòu)

CMOS鎖相環(huán)由三個基本單元構(gòu)成：相位比較器、壓控振蕩器和低通濾波器。

CC4046芯片包含兩個相位比較器和一個壓控振蕩器，需要外接阻容元件(R3、C2)構(gòu)成低通濾波器。當(dāng)壓控振蕩器的禁止輸入端INH為高電平時，VCO被封鎖。壓控振蕩器的振蕩頻率和電源電壓及外接阻容元件數(shù)值有關(guān)。CMOS鎖相環(huán)CC4046的振蕩頻率約為0.5Hz~1.5MHz，線性度為0.3%～1%左右，是性價比較高的通用型數(shù)字鎖相環(huán)。9.6.3集成鎖相環(huán)

PLL電路是將輸入信號ui(t)與VCO輸出信號uo(t)的相位進行比較，使VCO的振蕩頻率與輸入頻率同步的電路。2.鎖相環(huán)用于頻率合成

PLL頻率合成器基本思想：在PLL電路的鑒相器之前、VCO之后以及環(huán)路內(nèi)等不同