計(jì)算機(jī)組成原理試題庫

1.（11分）設(shè)機(jī)器字長32位，定點(diǎn)表示，尾數(shù)31位，數(shù)符1位，問：

（1）定點(diǎn)原碼整數(shù)表示時(shí)，最大正數(shù)是多少？最大負(fù)數(shù)是多少？

（2）定點(diǎn)原碼小數(shù)表示時(shí)，最大正數(shù)是多少？最大負(fù)數(shù)是多少？

2.（11分）設(shè)存儲(chǔ)器容量為32字，字長64位，模塊數(shù)m=4,分別用順序方式和交叉方

式進(jìn)行組織。存儲(chǔ)周期T=200ns，數(shù)據(jù)總線寬度為64位，總線周期T:50ns.問順序

存儲(chǔ)器和交叉存儲(chǔ)器的帶寬各是多少？

3.（11分）指令格式如下所示，OP為操作碼字段，試分析指令格式特點(diǎn)。

312622181716150

4.（11分）已知某機(jī)采用微程序控制方式，其存儲(chǔ)器容量為512X48（位），微程序在整

個(gè)控制存儲(chǔ)器中實(shí)現(xiàn)轉(zhuǎn)移，可控制微程序的條件共4個(gè)，微指令采用水平型格式，后繼

微指令地址采用斷定方式，如圖所示：

一操作控制------------順序控制----------------------

（1）微指令中的三個(gè)字段分別應(yīng)多少位？

（2）畫出對(duì)應(yīng)這種微指令格式的微程序控制器邏輯框圖。

5.（11分）畫出PCI總線結(jié)構(gòu)圖，說明三種橋的功能。

6.（11分）某機(jī)用于生產(chǎn)過程中的溫度數(shù)據(jù)采集，每個(gè)采集器含有8位數(shù)據(jù)緩沖寄存器

一個(gè)，比較器一個(gè)，能與給定范圍比較，可發(fā)出“溫度過低”或“溫度過高”的信號(hào),

如圖B1.1所示。主機(jī)采用外設(shè)單獨(dú)編址，四個(gè)采集器公用一個(gè)設(shè)備碼，共用一個(gè)接

口，允許采用兩種方式訪問：

（1）定期巡回檢測方式，主機(jī)可編程指定訪問該設(shè)備中的某一采集器。

（2）中斷方式，當(dāng)采集溫度比給定范圍過底或過高時(shí)能提出隨機(jī)中斷請(qǐng)求，主機(jī)應(yīng)能

判別是哪一個(gè)采集器請(qǐng)求，是溫度過低或過高。

請(qǐng)擬定該接口中有哪些主要部件（不要求畫出完整的連線圖），并概略說明在兩

種方式下的工作原理。

圖Bl.1

7.11分）求證：［X?丫］撲=兇補(bǔ)?（-Yo+XYim）

i=\

8.（11分）某計(jì)算機(jī)字長16位，主存容量為64K字，采用單字長單地址指令，共有64

條指令，試采用四種尋址方式（立即、直接、基值、相對(duì)）設(shè)計(jì)指令格式。

9.（11分）如圖B2J表示使用快表（頁表）的虛實(shí)地址轉(zhuǎn)換條件，快表存放在相聯(lián)存貯

器中，其中容量為8個(gè)存貯單元。問：

（1）當(dāng)CPU按虛擬地址1去訪問主存時(shí)，主存的實(shí)地址碼是多少？

（2）當(dāng)CPU按虛擬地址2去訪問主存時(shí)，主存的實(shí)地址碼是多少？

（3）當(dāng)CPU按虛擬地址3去訪問主存時(shí)，主存的實(shí)地址碼是多少？

該頁在主存中的

頁號(hào)

總始地址

42000

3800。

96000

60000

40000

80000

50000

70000

圖B2.1

10.11分）假設(shè)某計(jì)算機(jī)的運(yùn)算器框圖如圖B2.2所示，其中ALU為16位的加法器（高電

平工作），SA、SB為16位鎖存器，4個(gè)通用寄存器由D觸發(fā)器組成，O端輸出，

圖B2.2

其讀寫控制如下表所示：

讀控制

RoRAoRAi選擇

100Ro

101Ri

110R2

111

R3

0XX不讀出

寫控制

WWAoWAi選擇

100Ro

101Ri

110R2

111R3

0XX不寫入

要求：（1）設(shè)計(jì)微指令格式。

（2）畫出ADD,SUB兩條微指令程序流程圖。

11.（11分）畫出單機(jī)系統(tǒng)中采用的三種總線結(jié)構(gòu)。

12.（II分）試推導(dǎo)磁盤存貯器讀寫一塊信息所需總時(shí)間的公式。

13.（11分）已知x=?0.01111,y=+0.11001,

求［x］補(bǔ)，［?x］補(bǔ)，［y］補(bǔ)，卜y］補(bǔ)，x+y=?,x-y=?

14.（11分）假設(shè)機(jī)器字長16位，主存容量為128K字節(jié)，指令字長度為16位或32位，

共有128條指令，設(shè)計(jì)計(jì)算機(jī)指令格式，要求有直接、立即數(shù)、相對(duì)、基值、間接、變

址六種尋址方式。

15.（11分）某機(jī)字長32位，常規(guī)設(shè)計(jì)的存儲(chǔ)空間W32M,若將存儲(chǔ)空間擴(kuò)至256M,請(qǐng)

提出一種可能方案。

16.（II分）圖B3.1所示的處理機(jī)邏輯框圖中，有兩條獨(dú)立的總線和兩個(gè)獨(dú)立的存貯器。已知

指令存貯器IM最大容量為16384字（字長18位），數(shù)據(jù)存貯器DM最大容量是65536

字（字長16位）。各寄存器均有“打入”（R3和“送出”（RouD控制命令，但圖中未

標(biāo)出。

圖B3.1

設(shè)處理機(jī)格式為：

171090

OPX

加法指令可寫為“ADDX（Ri）”。其功能是（AC。）+（（Ri）+X）->ACi，其中

（（Ri）+X）部分通過尋址方式指向數(shù)據(jù)存貯器，現(xiàn)取Ri為Ri。試畫出ADD指令從

取指令開始到執(zhí)行結(jié)束的操作序列圖，寫明基本操作步驟和相應(yīng)的微操作控制信號(hào)。

17.（11分）總線的一次信息傳送過程大致分哪幾個(gè)階段？若采用同步定時(shí)協(xié)議，請(qǐng)畫出

讀數(shù)據(jù)的時(shí)序圖來說明。

18.（11分）圖B3.2是從實(shí)時(shí)角度觀察到的中斷嵌套。試問，這個(gè)中斷系統(tǒng)可以實(shí)行幾重

中斷？并分析圖B3.2的中斷過程。

19.（11分）設(shè)［x］補(bǔ)=Xo.XlX2***XnO求證：X=-Xo+2X12-1

t=l

20.（11分）指令格式如下所示，其中OP為操作碼，試分析指令格式特點(diǎn)。

181210954

0P—源寄存器目標(biāo)寄存器

21.（11分）以知cache命中率11=0.98,主存比cache慢四倍，以知主存存取周期為200ns,

求cache/主存的效率和平均訪問時(shí)間。

22.（11分）某計(jì)算機(jī)有8條微指令h—18,每條微指令所包含的微命令控制信號(hào)見下表

,a-j分別對(duì)應(yīng)10種不同性質(zhì)的微命令信號(hào)。假設(shè)一條微指令的控制字段僅

限8位，請(qǐng)安排微指令的控制字段格式。

■指令*hed?fghIj

11777

It7V

1>V\Z

14U

Is\Z\Z77

UyM

UV\ZU

11V\Z7

23.（11分）（1）某總線在一個(gè)總線周期中并行傳送4個(gè)字節(jié)的數(shù)據(jù)，假設(shè)一個(gè)總線周期

等于一個(gè)總線時(shí)鐘周期，總線時(shí)鐘頻率為33MHz,求總線帶寬是多少？（2）如果一個(gè)總

線中并行傳送64位數(shù)據(jù)，總線頻率升為66MHZ,求總線帶寬是多少？

24.（11分）磁盤、磁帶、打印機(jī)三個(gè)設(shè)備同時(shí)工作。磁盤以20口s的間隔發(fā)DMA請(qǐng)求，

磁帶以30US的間隔發(fā)DMA請(qǐng)求，打印機(jī)以120US的間隔發(fā)DMA請(qǐng)求，假設(shè)DMA控制

器每完成一次DMA傳輸所需時(shí)間為2Us,畫出多路DMA控制器工作時(shí)空?qǐng)D。

25（11分）CPU執(zhí)行一段程序時(shí)，cache完成存取的次數(shù)為3800次，主存完成存取的次數(shù)

為200次，已知cache存取周期為50ns,主存為250ns，求cache/主存系統(tǒng)的效率和平均訪

問時(shí)間。

26（11分）某加法器進(jìn)位鏈小組信號(hào)為C4c3c2?,低位來的信號(hào)為Co,請(qǐng)分別按下述兩

種方式寫出C4c3c2G的邏輯表達(dá)式。

（1）串行進(jìn)位方式（2）并行進(jìn)位方式

27.（11分）圖B5.1所示為存貯器的地址空間分布圖和存貯器的地址譯碼電路，后者可在A

組跨接端和B組跨接端之間分別進(jìn)行接線。74LS139是2：4譯碼器，使能端G接地表示

譯碼器處于正常譯碼狀態(tài)。

要求：完成A組跨接端與B組跨接端內(nèi)部的正確連接，以便使地址譯碼電路按圖的要

求正確尋址。

圖B5.1

28（11分）運(yùn)算器結(jié)構(gòu)如圖B5.2所示，Ri,R2,R3是三個(gè)寄存器，A和B是兩個(gè)三選■

的多路開關(guān)，通路的選擇由ASo,ASi和BSo,BSi端控制,例如BSoBSi=11時(shí),選擇R3，

BSoBSi=01時(shí)，選擇Ri……,ALU是算術(shù)/邏輯單元。S1S2為它的兩個(gè)操作控制端。其

功能如下：

圖B5.2

SiS2=00時(shí)，ALU輸出=A

SiS2=01時(shí)，ALU輸出=A+B

S1S2=10時(shí)，ALU輸出=A-B

S1S2=11時(shí)，ALU輸出=A?B

請(qǐng)?jiān)O(shè)計(jì)控制運(yùn)算器通路的微指令格式。

29.（11分）集中式仲裁有幾種方式？畫出獨(dú)立請(qǐng)求方式的邏輯圖，說明其工作原理。

30.（11分）單級(jí)中斷中，采用串行排隊(duì)鏈法來實(shí)現(xiàn)具有公共請(qǐng)求線的中斷優(yōu)先級(jí)識(shí)別，請(qǐng)

畫出中斷向量為001010,001011,001000三個(gè)設(shè)備的判優(yōu)識(shí)別邏輯圖。

J2

31（11分）設(shè)有兩個(gè)浮點(diǎn)數(shù)N.=20XS.,N2=2XS2，其中階碼2位，階符1位，

尾數(shù)四位，數(shù)符一位。設(shè)：3=（-10）2,Si=（+0.1001）2

j2=（+10）2,s2=（+0.1011）2

求：N.XN2,寫出運(yùn)算步驟及結(jié)果，積的尾數(shù)占4位，要規(guī)格化結(jié)果，用原碼陣列

乘法器求尾數(shù)之積。

32（11分）已知某8位機(jī)的主存采用半導(dǎo)體存貯器，地址碼為18位，若使用4KX4位RAM

芯片組成該機(jī)所允許的最大主存空間，并選用模塊條的形式，問：

（1）若每個(gè)摸條為32Kx8位，共需幾個(gè)模塊條？

（2）每個(gè)模塊內(nèi)共有多少片RAM芯片？

（3）主存共需多少RAM芯片？CPU如何選擇各模塊條？

33（11分）圖B6.1是某SRAM的寫入時(shí)序，其中R/W是讀、寫命令控制線，當(dāng)R/W線

為低電平時(shí)，存貯器按給定地址把數(shù)據(jù)線上的數(shù)據(jù)寫入存貯器。請(qǐng)指出圖中時(shí)序的錯(cuò)誤，并

畫出正確的寫入時(shí)序。

圖B6.1

34（11分）某計(jì)算機(jī)有如下部件：ALU,移位器，主存U,主存數(shù)據(jù)寄存器MDR,主存地址

寄存器MAR,指令寄存器IR,通用寄存器R。一一R3,暫存器C和D。

（1）請(qǐng)將各邏輯部件組成一個(gè)數(shù)據(jù)通路，并標(biāo)明數(shù)據(jù)流向。

M

（2）畫出“ADDR?（R2）+指令的指令周期流程圖，指令功能是（RD+（（R2））

ALU

圖B6.2

35（11分）集中式仲裁有幾種方式？畫出計(jì)數(shù)器定時(shí)查詢方式的邏輯結(jié)構(gòu)圖，說明其工作

原理。

36（11分）刷存的主要性能指標(biāo)是它的帶寬。實(shí)際工作時(shí)顯示適配器的幾個(gè)功能部分要爭

用刷存的帶寬。假定總帶寬的50%用于刷新屏幕，保留50與帶寬用于其他非刷新功能。

（1）若顯示工作方式采用分辨率為1024X768,顏色深度為3B,幀頻（刷新速率）為

72Hz,計(jì)算總帶寬。

（2）為達(dá)到這樣高的刷存帶寬，應(yīng)采取何種技術(shù)措施？

37.（11分）求證：一[y]補(bǔ)=+[-y]補(bǔ)

38.（11分）什么是閃速存儲(chǔ)器？它有那些特點(diǎn)？

39.（11分）指令格式如下所示，0P為操作碼字段，試分析指令格式的特點(diǎn)。

15107430

40.（II分）某機(jī)運(yùn)算器框圖如圖B7.1所示，其中ALU由通用函數(shù)發(fā)生器組成，M1—M3

為多路開關(guān)，采用微程序控制，若用微指令對(duì)該運(yùn)算器要求的所有控制信號(hào)進(jìn)行微指令

編碼的格式設(shè)計(jì)，列出各控制字段的編碼表。

圖B7.1

41.（11分）PCI總線周期類型可指定多少種總線命令？實(shí)際給出多少種？請(qǐng)說明存儲(chǔ)器讀/

寫總線周期的功能。

42.（II分）試分析圖B7.2所示寫電流波形屬于何種記錄方式。

圖B7.2

43.（II分）設(shè)［X］補(bǔ)=X0.XlX2...Xn0求證:

0,l>x>=0

［x］補(bǔ)=2XD+X,其中xo=

1,0>X>-1

44.（11分）某機(jī)字長16位，使用四片74181組成算術(shù)/邏輯運(yùn)算單元，設(shè)最低位序號(hào)標(biāo)注

為第。位，（1）寫出第5位的進(jìn)位信號(hào)C6的邏輯表達(dá)式。

（2）估算產(chǎn)生C6所需的最長時(shí)間。

（3）估算最長求和時(shí)間。

45.（11分）如圖B8.1表示用快表（頁表）的虛實(shí)地址轉(zhuǎn)換條件，快表放在相聯(lián)存貯

器中，其容量為8個(gè)存貯單元，問：

（1）當(dāng)CPU按虛地址1去訪問主存時(shí)主存的實(shí)地址碼是多少？

（2）當(dāng)CPU按虛地址2去訪問主存時(shí)主存的實(shí)地址碼是多少？

（3）當(dāng)CPU按虛地址3去訪問主存時(shí)主存的實(shí)地址碼是多少？

圖B8.1

46.（11分）圖B8.2給出了微程序控制的部分微指令序列，圖中每一框代表一條微指令。分

支點(diǎn)a由指令寄存器IRS,質(zhì)6兩位決定，分支點(diǎn)b由條件碼標(biāo)志c決定?，F(xiàn)采用斷定方式實(shí)

現(xiàn)微程序的程序控制，已知微地址寄存器長度為8位，要求：

（1）設(shè)計(jì)實(shí)現(xiàn)該微指令序列的微指令字順序控制字段的格式。

（2）畫出微地址轉(zhuǎn)移邏輯圖。

圖B8.2

47.（11分）某磁盤存貯器轉(zhuǎn)速為3000轉(zhuǎn)/分，共有4個(gè)記錄面，每亳米5道，每道記錄

信息為12288字節(jié)，最小磁道直徑為230mm,共有275道。問：

（1）磁盤存貯器的容量是多少？

（2）最高位密度與最低位密度是多少？

（3）磁盤數(shù)據(jù)傳輸率是多少？

（4）平均等待時(shí)間是多少？

（5）給出一個(gè)磁盤地址格式方案。

48.（II分）畫出程序中斷方式基本接口示意圖，簡要說明值,爾,日，1^485五個(gè)觸發(fā)器的

作用。

49.（11分）已知：x=0.1011,y=-0.0101,求：［［x］補(bǔ)，［；x］補(bǔ)，［-x］補(bǔ)，［gy］補(bǔ)，［；y］

補(bǔ)，［■y］#?

50.（11分）用I6KX1位的DRAM芯片構(gòu)成64KX8位的存貯器。要求：

（1）畫出該寄存起組成的邏輯框圖。

（2）設(shè)存貯器讀/寫周期均為0.5us,CPU在1us內(nèi)至少要訪存一次。試問采用哪種刷

新方式比較合理？兩次刷新的最大時(shí)間間隔是多少？對(duì)全部存貯單元刷新一遍，所需

實(shí)際刷新時(shí)間是多少？

51（11分）指令格式如下所示，0P為操作碼字段，試分析指令格式的特點(diǎn)。

15107430

52.（11分）CPU結(jié)構(gòu)如圖B9.1所示，其中有一個(gè)累加寄存器AC,一個(gè)狀態(tài)條件寄存器,

各部分之間的連線表示數(shù)據(jù)通路，箭頭表示信息傳送方向。

（1）標(biāo)明圖中四個(gè)寄存器的名稱。

（2）簡述指令從主存取到控制器的數(shù)據(jù)通路。

（3）簡述數(shù)據(jù)在運(yùn)算器和主存之間進(jìn)行存/取訪問的數(shù)據(jù)通路。

圖B9.1

53（11分）試推導(dǎo)磁盤存貯器讀寫一塊信息所需總時(shí)間的公式。

54（11分）如圖B9.2所示的系統(tǒng)中斷機(jī)構(gòu)是采用多級(jí)優(yōu)先中斷結(jié)構(gòu)，設(shè)備A連接于最高

優(yōu)先級(jí)，設(shè)備B次之，設(shè)備C又次之。要求CPU在執(zhí)行完當(dāng)前指令時(shí)轉(zhuǎn)而對(duì)中斷請(qǐng)求進(jìn)行

服務(wù)，現(xiàn)假設(shè)：TDC為查詢鏈中每個(gè)設(shè)備的延遲時(shí)間，TA、TB、TC分別為設(shè)備A、B、C的

服務(wù)程序所需的執(zhí)行時(shí)間，Ts、TR為保存現(xiàn)場和恢復(fù)現(xiàn)場所需時(shí)間。

試問：在此環(huán)境下，此系統(tǒng)在什么情況下達(dá)到中斷飽和？即在確保請(qǐng)求服務(wù)的三個(gè)

設(shè)備都不會(huì)丟失信息的條件下，允許出現(xiàn)中斷的極限頻率有多高？注意，“中斷允許”

機(jī)構(gòu)在確認(rèn)一個(gè)新中斷之前，先要讓即將被中斷的程序的一條指令指令執(zhí)行完畢。

圖B9.2

55.（11分）如圖B10.1所示，某SRAM的寫入時(shí)序圖，其中R/W是讀寫命令控制線，當(dāng)

R/W線為低電平時(shí)，存貯器按給定地址把數(shù)據(jù)線上的數(shù)據(jù)寫入存貯器。請(qǐng)指出圖中寫入

時(shí)序的錯(cuò)誤，并畫出正確的寫入時(shí)序圖。

地址①x②

56.（11分）由S,E,M三個(gè)域矩成的一個(gè)32位二進(jìn)制字所表示的非零規(guī)格化浮點(diǎn)數(shù)x,

其值表示為：

x=（-1）sX（1.M）X2E-128

問：其所表示的規(guī)格化的最大正數(shù)、最小正數(shù)、最大負(fù)數(shù)、最小負(fù)數(shù)是多少？

57.（11分）某計(jì)算機(jī)的數(shù)據(jù)通路如圖B10.2所示，其中M—主存，MBR—主存數(shù)據(jù)寄存

器，MAR—主存地址寄存器，R0-R3—通用寄存器，IR—指令寄存器，PC—程序計(jì)數(shù)

器（具有自增能力），C、D??暫存器，ALU—算術(shù)邏輯單元（此處做加法器看待），移

位器一左移、右移、直通傳送。所有雙向箭頭表示信息可以雙向傳送。

請(qǐng)按數(shù)據(jù)通路圖畫出“ADD（RI）,（R2）+”指令的指令周期流程圖。該指令的含義是兩

個(gè)數(shù)進(jìn)行求和操作。其中源操作地址在寄存器R1中，目的操作數(shù)尋址方式為自增型寄存器

間接尋址（先取地址后加1）。

58.（11分）如果在一個(gè)CPU周期中要產(chǎn)生3個(gè)脈沖T,=200ns,T2=400ns,T3=200ns,

試畫出時(shí)序產(chǎn)生器邏輯圖。

59.（11分）已知cache/主存系統(tǒng)效率為85%,平均訪問時(shí)間為60ns,cache比主存快

4倍，求主存儲(chǔ)器周期是多少？cache命中率是多少？

60.（11分）某I/O系統(tǒng)有四個(gè)設(shè)備：磁盤（傳輸速率為500000位/秒），磁帶（200000

位/秒），打印機(jī)（2000位/秒），CRT（1000位/秒），試用中斷方式，DMA方式組織此I/O

系統(tǒng)。（畫出包括CPU部分總線控制在內(nèi)的I/0方式示意圖，并略作文字說明）。

61.（11分）圖B11.1為某ALU部件的內(nèi)部邏輯圖，圖中為、Si為功能選擇控制端，

Cin為最低位的進(jìn)位輸入端，A（A.-AJ和B（BHM是參與運(yùn)算的兩個(gè)數(shù)，F(xiàn)（F.-FO

為輸出結(jié)果，試分析在S”Cin各種組合條件下輸出F和輸入A,B,Cin的算術(shù)

關(guān)系。

圖Bll.1

Ey

62.（11分）設(shè)有兩個(gè)浮點(diǎn)數(shù)x=2取XSx,y=2XSy,

EX=（-10）2,SX=（+0.1001）2,Ey=（+10）2,Sy=（+0.1011）2o若尾數(shù)4位,數(shù)符1位,階碼2

位，階符1位，求x+y=？并寫出運(yùn)算步驟及結(jié)果。

63.（11分）機(jī)字長32位，常規(guī)設(shè)計(jì)的存儲(chǔ)空間W32M,若將存儲(chǔ)空間擴(kuò)展到256M,請(qǐng)

提出一種可能方案。

64.（11分）今有4級(jí)流水線分別完成取值、指令譯碼并取數(shù)、運(yùn)算、送結(jié)果四步操作，

今假設(shè)完成各步操作的時(shí)間依次為100ns,100ns,80ns,50ns。

請(qǐng)問：（1）流水線的操作周期應(yīng)設(shè)計(jì)為多少？

（2）若相鄰兩條指令發(fā)生數(shù)據(jù)相關(guān)，而且在硬件上不采取措施，那么第二條指

令要推遲多少時(shí)間進(jìn)行。

（3）如果在硬件設(shè)計(jì)上加以改進(jìn)，至少需推遲多少時(shí)間？

65.（11分）畫出PCI總線結(jié)構(gòu)框圖，說明HOST總線、PCI總線、LAGACY總線的功能。

66.（11分）若設(shè)備的優(yōu)先級(jí)依次為CD-ROM、掃描儀、硬盤、磁帶機(jī)、打印機(jī)，請(qǐng)用標(biāo)

準(zhǔn)接口SCSI進(jìn)行配置，畫出配置圖。

67.（11分）證明-［丫］?卜=+［-Y］補(bǔ)

68.（11分）設(shè)A=anan.r*,aiao是已知的（n+l=5）位的二進(jìn)制原碼，其中最高字位為符號(hào)

位，畫出原碼轉(zhuǎn)換為補(bǔ)碼的電路圖。

69.（11分）用定量分析方法證明交叉存儲(chǔ)器帶寬大于順序存儲(chǔ)器帶寬。

70.（11分）參見圖B12.1的數(shù)據(jù)通路，畫出數(shù)據(jù)指令“STA,R,（RJ”的指令周期流程圖，

器含義是將寄存器R的內(nèi)容傳送至（R2）位地址的貯存單元中。標(biāo)出各微操

作信號(hào)序列。

圖B12.1

71.（11分）磁盤、磁帶、打印機(jī)三個(gè)設(shè)備同時(shí)工作，磁盤以30US的間隔向控制器發(fā)DMA

請(qǐng)求,磁帶以45us的間隔發(fā)DMA請(qǐng)求，打印機(jī)以150口s間隔發(fā)DMA請(qǐng)求。

假定DMA控制器每完成一次DMA傳送所需時(shí)間為5LS,畫出裸露DMA控

制器工作時(shí)空?qǐng)D。

72.（11分）有一臺(tái)磁盤機(jī)，器平均尋道時(shí)間為了30ms,平均旋轉(zhuǎn)等待時(shí)間為120ms,數(shù)據(jù)

傳輸速率為500B/ms,磁盤機(jī)上存放著1000件每件3000B的數(shù)據(jù)?，F(xiàn)欲

把一件數(shù)據(jù)取走，更新后在放回原地，假設(shè)一次取出或?qū)懭胨钑r(shí)間為:

平均尋道時(shí)間+平均等待時(shí)間+數(shù)據(jù)傳送時(shí)間。另外，使用CPU更新信息

所需時(shí)間為4ms”并且更新時(shí)間同輸入輸出操作不相重疊。試問：

（1）磁盤上全部數(shù)據(jù)需要多少時(shí)間？

（2）若磁盤及旋轉(zhuǎn)速發(fā)和數(shù)據(jù)傳輸率都提高一倍，更新全部數(shù)據(jù)需要多少間？

73.（II分）已知X=2°i°X0.11011011,Y=2,00X（-0.10101100）,求X+Y。

74.（11分）某加法器進(jìn)位鏈小組信號(hào)為C4c3c2G，低位來的進(jìn)位信號(hào)為CO,請(qǐng)

分別按下述兩種方式寫出C4c3c2G的邏輯表達(dá)式。

（1）串行進(jìn)位方式

（2）并行進(jìn)位方式

75.（11分）指令格式結(jié)構(gòu)如下所示，試分析指令格式及尋址方式特點(diǎn)。

15109540

OP目標(biāo)寄存器源寄存器

76.（11分）假設(shè)某計(jì)算機(jī)的運(yùn)算器框圖如圖B13.1所示，其中ALU為16位的加法器（高

電平工作），SA、SB為16位鎖存器，4個(gè)通用寄存器由D觸發(fā)器組成，0端輸出,

其讀寫控制如下表所示：

讀控制

選擇

RoRA0RAi

100Ro

101Ri

110R2

111R3

0XX不讀出

寫控制

選擇

WWA0WAi

100Ro

101Ri

110R2

111R3

0XX不寫入

要求：（1）設(shè)計(jì)微指令格式。

（2）畫出ADD,SUB兩條微指令程序流程圖（不編碼

77.（11分）CPU響應(yīng)中斷應(yīng)具備哪些條件？畫出中斷處理過程流程圖。

78.（11分）CPU執(zhí)行一段程序時(shí)，cache完成存取的次數(shù)為5000次，主存完成存取的次

數(shù)為200次。已知cache存取周期為40ns,主存存取周期為160ns。求：

1.ache命中率H,

2.Cache/主存系統(tǒng)的訪問效率e,

3.平均訪問時(shí)間Ta。

j2

79.（11分）設(shè)有兩個(gè)浮點(diǎn)數(shù)Ni=2“XS”N2=2XS2,其中階碼2位，階符1位，尾數(shù)4位,

數(shù)符1位。設(shè)

ji=（-10）2S,=（+0.1001）2

j2=（+10）2S2=（+0.1011）2

求N1XN2,寫出運(yùn)算步驟及結(jié)果，積的尾數(shù)占4位，要規(guī)格化結(jié)果，根據(jù)原碼陣列

乘法器的計(jì)算步驟求尾數(shù)之積。

80.（11分）CPU執(zhí)行一段程序時(shí)，cache完成存取的次數(shù)為3800次，主存完成存取的次數(shù)

為200次，已知cache存取周期為50ns,主存為250ns,求cache/主存系統(tǒng)的效率和平

均訪問時(shí)間。

81.（11分）指令格式結(jié)構(gòu)如下，試分析指令格式及尋址方式特點(diǎn)。

15107430

OP一源寄存器變址寄存器

位移量（16位）

82（11分）已知MOV,ADD,COM,ADT四條指令微程序流圖B14.L已知P（1）

的條件是指令寄存器OP字段，即1R0,IRLP（2）的條件碼是進(jìn)位寄存器CJ,請(qǐng)

設(shè)計(jì)畫出微程序控制器地址轉(zhuǎn)移邏輯圖。

83.（11分）某機(jī)器的中斷系統(tǒng)采用一級(jí)鏈路排隊(duì)，優(yōu)先級(jí)別由設(shè)備距CPU的物理位置決定

（遠(yuǎn)低近高），如圖B14.2所示，DVG是掃描儀，DVG是打印機(jī)……如在某一時(shí)刻，掃描儀

和打印機(jī)均產(chǎn)生一個(gè)事件，試問IRQ上的請(qǐng)求是誰發(fā)的？為什么？這一結(jié)論總是成立嗎？

圖14.2

84.（11分）已知某磁盤存儲(chǔ)器轉(zhuǎn)速為2400轉(zhuǎn)/分，每個(gè)記錄面道數(shù)為200道，平均查找時(shí)

間為60ms,每道存儲(chǔ)容量為96Kbit,求磁盤的存取時(shí)間與數(shù)據(jù)傳播率。

85.（11分）設(shè)［X］產(chǎn)01111,［Y］補(bǔ)=11101,用帶求補(bǔ)器的補(bǔ)碼陣列乘法器求出乘積

X-Y=?并用十進(jìn)制數(shù)乘法驗(yàn)證。

86.（11分）指令格式如下所示。0P為操作碼字段，試分析指令格式特點(diǎn)。

312622181716150

87.（11分）如圖B15.1（A）是某SRAM的寫入時(shí)序圖，其中R/W是讀寫命令控制線，當(dāng)

R/W線為低電平時(shí)，存貯器按給定地址把數(shù)據(jù)線上的數(shù)據(jù)寫入存貯器。請(qǐng)指出圖中寫入時(shí)

序的錯(cuò)誤，并畫出正確的寫入時(shí)序圖。

圖B15.1

88.（11分）如圖B15.2是從實(shí)時(shí)角度觀察到的中斷嵌套。試問，這個(gè)中斷系統(tǒng)可以實(shí)行幾

重？并分析圖中的中斷過程。

圖B152

89.（11分）證明：一個(gè)m段流水線處理器和具有m個(gè)并行部件的處理器一樣具有同等水平

的吞吐能力。

90（11分）軟盤驅(qū)動(dòng)器使用雙面雙密度軟盤，每面有80道，每道15扇區(qū)，每個(gè)扇區(qū)存儲(chǔ)

512Bo已知磁盤轉(zhuǎn)速為360轉(zhuǎn)/分，假設(shè)找道時(shí)間為10-40ms,今寫入38040B,平均需要多

少時(shí)間？最長時(shí)間是多少？

91.（11分）S、E、”三個(gè)域組成的一個(gè)32位二進(jìn)制字所表示的非零規(guī)格化浮點(diǎn)數(shù)X,其值

表示為：X=（-1）SX（l.M）X2E,28,問它所表示的規(guī)格化的最大正數(shù)，最小正數(shù)，最大負(fù)

數(shù)，最小負(fù)數(shù)。

92.（11分）已知X=-0.01111,Y=+0.1100b求［X］補(bǔ),［-X］補(bǔ),［Y］補(bǔ),［-丫］補(bǔ)，X+Y=?,

X-Y=?

93.（11分）某計(jì)算機(jī)系統(tǒng)的內(nèi)存儲(chǔ)器由cache和主存構(gòu)成，cache的存取周期為45納秒,

主存的存取周期為200納秒。已知在一段給定的時(shí)間內(nèi)，CPU共訪問內(nèi)存4500次，

其中340次訪問主存。問：

（1）cache的命中率是多少？

(2)CPU訪問內(nèi)存的平均時(shí)間是多少納秒？

(3)Cache-主存系統(tǒng)的效率是多少？

94.(11分)己知MOV,ADD,COM,ADT四條指令微程序流圖，己知P(l)的條件是指令寄

存器0P字段，即IRO,IRLP(2)的條件碼是進(jìn)位寄存器Cj,請(qǐng)?jiān)O(shè)計(jì)畫出微程序控

制器地址轉(zhuǎn)移邏輯圖。

95.(11分)線的一次信息傳送過程大致分哪幾個(gè)階段？若采用異步定時(shí)協(xié)議，請(qǐng)畫出讀數(shù)

據(jù)的異步時(shí)序圖來說明。

96.(11分)參見圖B16.2,這是一個(gè)二維中斷系統(tǒng)，請(qǐng)問：

(1)在中斷情況下，CPU和設(shè)備的優(yōu)先級(jí)如何考慮？請(qǐng)按降序排列各設(shè)備的中斷優(yōu)先級(jí)。

(2)若CPU現(xiàn)執(zhí)行設(shè)備B的中斷服務(wù)程序，IM。，IMi,IM?的狀態(tài)是什么？如果CPU的執(zhí)行設(shè)

備D的中斷服務(wù)程序，1曲,INh,IM?的狀態(tài)又是什么？

(3)每一級(jí)的IM能否對(duì)某個(gè)優(yōu)先級(jí)的個(gè)別設(shè)備單獨(dú)進(jìn)行屏蔽？如果不能，采取什么方法

可達(dá)到目的？

(4)若設(shè)備C一提出中斷請(qǐng)求，CPU立即進(jìn)行響應(yīng)，如何調(diào)整才能滿足此要求？

圖B16.2

97.(11分)設(shè)［X］補(bǔ)=Xo.X因…Xn。求證：［X］補(bǔ)=2Xo+X,其中

0(1>X20)

X0=

1(0>X>-1)

98.(II分)某機(jī)字長32位，定位表示，尾數(shù)31位，數(shù)符1位，問：

(1)定點(diǎn)原碼整數(shù)表示時(shí)，最大正數(shù)是多少？最小負(fù)數(shù)是多少？

(2)定點(diǎn)原碼小數(shù)表示時(shí)，最大正數(shù)是多少？最小負(fù)數(shù)是多少？

99.(11分)如圖B17.1表示用快表(頁表)的虛實(shí)地址轉(zhuǎn)換條件，快表放在相聯(lián)存貯器中,

其容量為8個(gè)存貯單元，問：

(1)CPU按虛地址1去訪問主存時(shí)主存的實(shí)地址碼是多少？

(2)當(dāng)CPU按虛地址2去訪問主存時(shí)主存的實(shí)地址碼是多少？

(3)當(dāng)CPU按虛地址3去訪問主存時(shí)主存的實(shí)地址碼是多少？

圖B171

100.（11分）某機(jī)有8條微指令11山，每條微指令所包含的微指令控制信號(hào)如表所示，a-j

分別對(duì)應(yīng)10種不同性質(zhì)的微命令信號(hào)，假設(shè)一條微指令的控制字段為8位，請(qǐng)安排微指令

的控制字段格式。

101.（11分）CD-ROM光盤的外緣有5mm寬的范圍因記錄數(shù)據(jù)困難，一般不使用，故標(biāo)準(zhǔn)

的播放時(shí)間為60分鐘。計(jì)算模式1和模式2情況下光盤存儲(chǔ)容量是多少？

102.（11分）如圖B17.2所示的系統(tǒng)中斷機(jī)構(gòu)是采用多級(jí)優(yōu)先中斷結(jié)構(gòu)，設(shè)備A連接于最

高優(yōu)先級(jí)，設(shè)備B次之，設(shè)備C又次之。要求CPU在執(zhí)行完當(dāng)前指令時(shí)轉(zhuǎn)而對(duì)中斷請(qǐng)

求進(jìn)行服務(wù)，現(xiàn)假設(shè)：Tx為查詢鏈中每個(gè)設(shè)備的延遲時(shí)間，TA、TB、TC分別為設(shè)備A、

B、C的服務(wù)程序所需的執(zhí)行時(shí)間，Ts、TR為保存現(xiàn)場和恢復(fù)現(xiàn)場所需時(shí)間。

試問：在此環(huán)境下，此系統(tǒng)在什么情況下達(dá)到中斷飽和？即在確保請(qǐng)求服務(wù)的三個(gè)設(shè)

備都不會(huì)丟失信息的條件下，允許出現(xiàn)中斷的極限頻率有多高？注意，“中斷允許”

機(jī)構(gòu)在確認(rèn)一個(gè)新中斷之前，先要讓即將被中斷的程序的一條指令執(zhí)行完畢。

圖B17.2

103.（11分）設(shè)機(jī)器字長16位，定點(diǎn)表示，尾數(shù)15位，數(shù)符1位，問：

（1）定點(diǎn)原碼整數(shù)表示時(shí)，最大正數(shù)是多少？最大負(fù)數(shù)是多少？

（2）定點(diǎn)原碼小數(shù)表示時(shí)，最大正數(shù)是多少？最大負(fù)數(shù)是多少？

104.（11分）某機(jī)器中，已知配有一個(gè)地址空間為（0000—1FFF）16的ROM區(qū)域，現(xiàn)在用一

個(gè)SRAM芯片（8KX8位）形成一個(gè)16KX16位的ROM區(qū)域，起始地址為（2000）（6。假設(shè)

SRAM芯片有CS和WE控制端，CPU地址總線*5——Ao,數(shù)據(jù)總線為——Do,控制信號(hào)

為R/W（讀/寫），MREQ（當(dāng)存儲(chǔ)器讀或?qū)憰r(shí)，該信號(hào)指示地址總線上的地址是有效的）。

要求：

（1）滿足己知條件的存儲(chǔ)器，畫出地址碼方案。

（2）畫出ROM與RAM同CPU連接圖。

105.（11分）在流水CPU中，將一條指令從取指到執(zhí)行結(jié)束的任務(wù)分割為一系列子任務(wù)，

并使各子任務(wù)在流水線的各個(gè)過程段并發(fā)地執(zhí)行，從而使流水CPU具有更強(qiáng)大的數(shù)據(jù)吞吐能

力。請(qǐng)用時(shí)空?qǐng)D法證明這個(gè)結(jié)論的正確性。

106.（11分）畫出PCI總線結(jié)構(gòu)框圖，并說明“橋”的功能。

107.（11分）圖B18.1所示的系統(tǒng)采用多級(jí)優(yōu)先中斷結(jié)構(gòu)，它要求CPU在執(zhí)行完當(dāng)前指令

時(shí)轉(zhuǎn)而對(duì)中斷請(qǐng)求進(jìn)行服務(wù)。設(shè)備A連接于最高優(yōu)先級(jí)，設(shè)備B次之，設(shè)備C又次之。IRQ

為中斷請(qǐng)求信號(hào)，INT為CPU發(fā)出的中斷響應(yīng)信號(hào)。

現(xiàn)假設(shè)：T.為硬件中斷周期時(shí)間；TA,TB,Tc分別為設(shè)備A,B,C的服務(wù)程序執(zhí)

行時(shí)間；Ts,「為保存現(xiàn)場和恢復(fù)現(xiàn)場所需時(shí)間。

請(qǐng)問：這種中斷結(jié)構(gòu)在什么情況下達(dá)到中斷飽和？

圖B18.1

108.（11分）CD-ROM光盤的外緣有5nmi寬的范圍因記錄數(shù)據(jù)困難，一般不使用。故標(biāo)準(zhǔn)的

播放時(shí)間為60分鐘。請(qǐng)計(jì)算模式1和模式2情況下，光盤存儲(chǔ)容量是多少？

n-i

109.（11分）設(shè)［X］補(bǔ)=Xo.X1X2…Xn求證：X=-X0+S1=lXi2

110.（11分）CPU執(zhí)行一段程序時(shí)，cache完成存取的次數(shù)為5000次，主存完成存取的次

數(shù)為200次。已知cache存取周期為40ns,主存存取周期為160ns。求：

1.Cache命中率H,

2.Cache/主存系統(tǒng)的訪問效率e,

3.平均訪問時(shí)間Ta。

III.（11分）指令格式如下所示，OP為操作碼字段，試分析指令格式特點(diǎn)。

312622181716150

OP——源寄存器變址寄存器偏移量

112.（11分）某計(jì)算機(jī)的數(shù)據(jù)通路如圖B19.1所示，其中M—主存，MBR—主存數(shù)據(jù)寄存

器，MAR一主存地址寄存器，R0-R3—通用寄存器，IR—指令寄存器，PC—程序U數(shù)

器（具有自增能力），C、D--暫存器，ALU—算術(shù)邏輯單元（此處做加法器看待），移

位器一左移、右移、直通傳送。所有雙向箭頭表示信息可以雙向傳送。

請(qǐng)按數(shù)據(jù)通路圖畫出“ADD（RI）,（R2）+”指令的指令周期流程圖。該指令的含義是兩

個(gè)數(shù)進(jìn)行求和操作。其中源操作地址在寄存器R1中，目的操作數(shù)尋址方式為自增型寄存器

間接尋址（先取地址后加1）。

圖B19.1

113.（11分）某機(jī)器的中斷系統(tǒng)采用一級(jí)鏈路排隊(duì)，優(yōu)先級(jí)別由設(shè)備距CPU的物理位置決

定（近高遠(yuǎn)低），如圖BI9.2所示，DVCO是掃描儀，DVC1是打印機(jī),。如在某一時(shí)刻，掃

描儀和打印機(jī)均產(chǎn)生一個(gè)事件，試問IRQ線上的請(qǐng)求是由誰發(fā)出的？為什么？這個(gè)結(jié)論總

是成立嗎？

圖B19.2

114.（11分）刷新存儲(chǔ)器的重要性能指標(biāo)是它的帶寬。實(shí)際工作時(shí)，顯示適配器的幾個(gè)功

能部件要采用刷新存儲(chǔ)器的帶寬。假定總帶寬60%用于刷新屏幕，保留40%帶寬用于其他

非刷新功能。若顯示工作方式采用分辨率為1024X1024,顏色深度為3B,刷新速率為72Hz,

計(jì)算刷新存儲(chǔ)器總帶寬是多少？

115.（11分）將十進(jìn)制數(shù)20.59375轉(zhuǎn)換成32位浮點(diǎn)數(shù)的二進(jìn)制格式來存儲(chǔ)。

116.（11分）已知某16位機(jī)的主存采用半導(dǎo)體存貯器，地址碼為18位，若使用8K義8位

SRAM芯片組成該機(jī)所允許的最大主存空間，并選用模塊板結(jié)構(gòu)形式。問：

（1）若每個(gè)模板為32Kxi6位，共需幾個(gè)模塊板？

（2）每個(gè)模塊內(nèi)共有多少片RAM芯片？

（3）主存共需多少RAM芯片？CPU如何選擇模塊板？

117.（11分）某16機(jī)機(jī)器所使用的指令格式和尋址方式如下所示，該機(jī)有20

位基值寄存器，16個(gè)16位通用寄存器。指令匯編格式中的S（源），D（目標(biāo)）

都是通用寄存器，M是主存中的一個(gè)單元。三種指令的操作碼分別是MOV（OP）

=(A)H，STA(OP)=(IB)H，LDA(OP)=(30H。MOV是傳送指令，STA

為寫數(shù)指令，LDA為讀數(shù)指令如圖B20.1

要求：(D分析三種指令的指令格式與尋址方式特點(diǎn)。

(2)CPU完成哪一種操作所花的時(shí)間最短？哪一種操作所花

時(shí)間最長？第二種指令的執(zhí)行時(shí)間有時(shí)會(huì)等于第三種指

令的執(zhí)行時(shí)間嗎？

(3)下列情況下每個(gè)十六進(jìn)制指令字分別代表什么操作？其

中如果有編碼不正確，如何改正才能成為合法指令？

①(F0F1)H(3CD2)H②(2856)H

③(6DC6)H④(1C2)H

118.(11分)在流水處理中，把輸入的任務(wù)分割為一系列子任務(wù)，并使各子任務(wù)在流水

線的各個(gè)過程段并發(fā)執(zhí)行.從而使流水處理具有更強(qiáng)大的數(shù)據(jù)吞吐能力。請(qǐng)用定量

分析法證明這個(gè)結(jié)論的正確性。

119.(11分)畫出PCI總線結(jié)構(gòu)框圖，說明HOST總線、PCI總線、LAGACY總線的功

能。

120.(11分)某機(jī)用于生產(chǎn)過程中的溫度數(shù)據(jù)采集，每個(gè)采集器含有8位數(shù)據(jù)緩沖寄存

器一個(gè)，比較器一個(gè)，能與給定范圍比較，可發(fā)出“溫度過低”或“溫度過高”信

號(hào)，如圖B20.2所示。主機(jī)采用外設(shè)單獨(dú)編址方式，四個(gè)采臬器公用一個(gè)設(shè)備碼，

共一個(gè)接口，允許采用兩種方式訪問；

(1)定期巡回檢測方式，主機(jī)可編程指定訪問該設(shè)備碼中的某一采集器。

(2)中斷方式，當(dāng)采集數(shù)據(jù)比給定范圍過低或過高時(shí)能提出隨機(jī)中斷請(qǐng)求，主機(jī)應(yīng)

能判別是哪一個(gè)采集器請(qǐng)求，是溫度過低或過高。

請(qǐng)擬定該接口中有哪些主要部件(不要求畫出完整的連線)，并概略說明在兩種

方式下的工作原理。

過易過低

允許最低溫度

蝮沖寄存器------比較器

允許最高溫度

溫度數(shù)據(jù)

圖B20.2

計(jì)算機(jī)組成原理—試題庫—答案：

1.解：（1）定點(diǎn)原碼整數(shù)表示：

最大正數(shù)：

數(shù)值=（23,-1）io

最大負(fù)數(shù)：

數(shù)值=（211-1）io

（2）定點(diǎn)原碼小數(shù)表示：

最大正數(shù)值=（1-24]）]0

31

最大負(fù)數(shù)值=-（1-2-）10

2.解：信息總量：q=64位義4=256位

順序存儲(chǔ)器和交叉存儲(chǔ)器讀出4個(gè)字的時(shí)間分別是：

t2=mT=4X200ns=8X10-7（s）

ti=T+（m-1）T=200+3X50=3.5X10-7（s）

順序存儲(chǔ)器帶寬是：

7

W,=q/t2=32X10（位/S）

交叉存儲(chǔ)器帶寬是：

7

W2=q/ti=73X10（位/S）

3.解：（1）操作碼字段為6位，可指定26=64種操作，即64條指令。

（2）單字長（32）二地址指令。

（3）一個(gè)操作數(shù)在原寄存器（共16個(gè)），另一個(gè)操作數(shù)在存儲(chǔ)器中（由變址寄

存器內(nèi)容+偏移量決定），所以是RS型指令。

（4）這種指令結(jié)構(gòu)用于訪問存儲(chǔ)器。

4.解：（1）假設(shè)判別測試字段中每一位為一個(gè)判別標(biāo)志，那么由于有4個(gè)轉(zhuǎn)移條件，

故該字段為4位，（如采用字段譯碼只需3位），下地址字段為9位，因?yàn)榭刂迫萘繛?/p>

512單元，微命令字段是（48-4-9）=35位。

（2）對(duì)應(yīng)上述微指令格式的微程序控制器邏輯框圖B1.2如下：其中微地址寄存器對(duì)應(yīng)

下地址字段，P字段即為判別測試字段，控制字段即為微命令子段，后兩部分組成微指令寄

存器。地址轉(zhuǎn)移邏輯的輸入是指令寄存器OP碼，各狀態(tài)條件以及判別測試字段所給的判別

標(biāo)志（某一位為1）,其輸出修改微地址寄存器的適當(dāng)位數(shù)，從而實(shí)現(xiàn)微程序的分支轉(zhuǎn)移。

圖B1.2

5.解：PCI總線結(jié)構(gòu)框圖如圖B1.3所示:

圖.B1.3

PCI總線有三種橋，即HOST/PCI