《電工電子技術(shù)》課件第12章

第12章時(shí)序邏輯電路12.1基本RS觸發(fā)器12.2雙穩(wěn)態(tài)觸發(fā)器12.3時(shí)序邏輯電路的分析與設(shè)計(jì)12.4常用的時(shí)序邏輯功能器件小結(jié)習(xí)題

12.1基本RS觸發(fā)器

基本RS觸發(fā)器有兩個(gè)輸出端，兩者的邏輯狀態(tài)在正常條件下保持相反?；綬S觸發(fā)器在正常條件下有兩種穩(wěn)定的輸出狀態(tài)：一種狀態(tài)是Q=1，=0，稱為置位狀態(tài)或“1”態(tài)；另一種狀態(tài)是Q=0，=1，稱為復(fù)位狀態(tài)或“0”態(tài)?；綬S觸發(fā)器可以由兩個(gè)與非門直接交叉耦合組成，也可以由或非門直接交叉耦合組成。由與非門組成的觸發(fā)器如圖12-1(a)所示，圖(b)是它的圖形符號(hào)。其中，和上的非線與輸入端邊框外側(cè)的小圓圈都表示負(fù)脈沖觸發(fā)或低電平有效。下面分四種情況討論基本RS觸發(fā)器的工作情況。圖12-1基本RS觸發(fā)器因此，可列出基本RS觸發(fā)器的邏輯狀態(tài)表，如表12-1所示。在使用時(shí)可直接應(yīng)用，而無(wú)需再對(duì)邏輯電路進(jìn)行分析。12.2雙穩(wěn)態(tài)觸發(fā)器

12.2.1可控RS觸發(fā)器

可控RS觸發(fā)器是由基本RS觸發(fā)器加控制和導(dǎo)引電路組成的，其電路如圖12-2(a)所示，圖(b)是它的圖形符號(hào)。其中，

和稱為直接置位端和直接復(fù)位端，一般用于電路開(kāi)始工作時(shí)預(yù)先使觸發(fā)器處于某一種給定狀態(tài)。為了控制觸發(fā)器開(kāi)始工作時(shí)的初始狀態(tài)，所有的可控觸發(fā)器都有直接置位端和直接復(fù)位端。在工作過(guò)程中，一般都直接接到高電平上使其處于“1”態(tài)，而不影響電路其他部分的工作。圖12-2可控RS觸發(fā)器可控RS觸發(fā)器屬于高電平觸發(fā)。當(dāng)時(shí)鐘脈沖信號(hào)C=0時(shí)，不論輸入信號(hào)是否變化，G3、G4被封鎖，觸發(fā)器的輸出狀態(tài)保持不變。只有當(dāng)時(shí)鐘脈沖信號(hào)C=1時(shí)，R、S端的輸入信號(hào)才可以通過(guò)導(dǎo)引電路使基本RS觸發(fā)器的狀態(tài)翻轉(zhuǎn)，輸出狀態(tài)由輸入端和電路原來(lái)的狀態(tài)Qn共同決定。其邏輯狀態(tài)表如表12-2所示。具體邏輯電路可由讀者自己分析。對(duì)真值表列出邏輯表達(dá)式，化簡(jiǎn)后可得可控RS觸發(fā)器的特征方程為

由于可控RS觸發(fā)器屬于電平觸發(fā)，因此在整個(gè)C=1時(shí)間段內(nèi)，如果輸入信號(hào)發(fā)生多次變化，則輸出狀態(tài)也會(huì)相應(yīng)發(fā)生多次變化，這種現(xiàn)象稱為觸發(fā)器的“空翻”。圖12-3所示是可控RS觸發(fā)器所對(duì)應(yīng)的工作波形圖。圖12-3可控RS觸發(fā)器的工作波形由于可控RS觸發(fā)器存在空翻，所以只能用于數(shù)據(jù)鎖存，而不能直接用作計(jì)數(shù)器和存儲(chǔ)器等。如果要用作計(jì)數(shù)器，需要再次從輸出端引入反饋，其電路如圖12-4所示，工作原理可由讀者自行分析。當(dāng)然，一個(gè)觸發(fā)器只能計(jì)兩個(gè)脈沖，如果需要計(jì)數(shù)，則需要多個(gè)可控RS觸發(fā)器。n個(gè)觸發(fā)器可以構(gòu)成最大計(jì)數(shù)值為2n的計(jì)數(shù)器。圖12-4計(jì)數(shù)式可控RS觸發(fā)器12.2.2

JK觸發(fā)器

JK觸發(fā)器由兩個(gè)同步RS觸發(fā)器加上控制電路組成，其邏輯電路如圖12-5所示。圖中，兩個(gè)同步RS觸發(fā)器分別稱做主觸發(fā)器和從觸發(fā)器。圖12-6是下降沿觸發(fā)的JK觸發(fā)器的圖形符號(hào)。圖中，框內(nèi)的“>”表示動(dòng)態(tài)輸入，表明觸發(fā)器是邊沿觸發(fā)；時(shí)鐘脈沖輸入端的小圓圈表示下降沿觸發(fā)；

是直接置位端和直接復(fù)位端，其作用和可控RS觸發(fā)器的相同，用于預(yù)置信號(hào)。圖12-5

JK解發(fā)器的邏輯電路圖12-6

JK觸發(fā)器的圖形符號(hào)

JK觸發(fā)器的邏輯狀態(tài)表如表12-3所示。JK觸發(fā)器的輸出狀態(tài)由從觸發(fā)器的輸出決定。由表可見(jiàn)，當(dāng)時(shí)鐘脈沖的下降沿到來(lái)時(shí)，如果J=K=0，則不論原來(lái)的狀態(tài)如何，其輸出保持原來(lái)的狀態(tài)不變，即Qn+1=Qn；如果J=K=1，則不論原來(lái)的狀態(tài)如何，觸發(fā)器都將翻轉(zhuǎn)，即Qn+1=Qn；如果J≠K，則Qn+1=J，即不論原來(lái)的狀態(tài)如何，若J=0，K=1,則Qn+1=0，若J=1，K=0，則Qn+1=1。

根據(jù)邏輯狀態(tài)表可得特征方程為

【例12-1】設(shè)下降沿觸發(fā)的JK觸發(fā)器的時(shí)鐘脈沖和J、K信號(hào)波形如圖12-7所示，畫(huà)出輸出端Q的波形(設(shè)觸發(fā)器的初始狀態(tài)為0)。

解首先描出時(shí)鐘脈沖下降沿所對(duì)應(yīng)的點(diǎn)，然后根據(jù)JK觸發(fā)器的邏輯狀態(tài)表分別得到輸出狀態(tài)并畫(huà)出輸出波形，如圖12-7中的Q波形所示。圖12-7例12-1圖12.2.3

D觸發(fā)器

D觸發(fā)器只有一個(gè)信號(hào)輸入端，用D表示。目前國(guó)內(nèi)使用較多的主要是維持-阻塞型觸發(fā)器，如74系列的74HC74雙D觸發(fā)器等。圖12-8所示為上升沿觸發(fā)的D觸發(fā)器的圖形符號(hào)。其邏輯狀態(tài)表如表12-4所示。在時(shí)鐘脈沖信號(hào)的作用下，不論原來(lái)為什么狀態(tài)，都有Qn+1=D，即不論原來(lái)是何狀態(tài)，當(dāng)時(shí)鐘脈沖信號(hào)到來(lái)時(shí)，若D=0，則Qn+1=0，若D=1，則Qn+1=1。其特征方程為

Qn+1=D圖12-8

D觸發(fā)器的圖形符號(hào)12.2.4

T觸發(fā)器

和D觸發(fā)器一樣，T觸發(fā)器只有一個(gè)信號(hào)輸入端。圖12-9(a)所示為上升沿觸發(fā)的T觸發(fā)器的圖形符號(hào)，其邏輯功能如圖(b)所示。由邏輯狀態(tài)表可見(jiàn)，在時(shí)鐘脈沖的作用下，當(dāng)T=0時(shí)，Qn+1=Qn，當(dāng)T=1時(shí)，Qn+1=Qn，即T觸發(fā)器具有保持和翻轉(zhuǎn)的功能。其特征方程可以表述為圖12-9

T觸發(fā)器12.2.5各觸發(fā)器之間的轉(zhuǎn)換

在計(jì)數(shù)器中經(jīng)常要用到T觸發(fā)器，而集成觸發(fā)器產(chǎn)品中并沒(méi)有這種類型的電路。因此需要由其他電路來(lái)轉(zhuǎn)換。

【例12-2】試把JK觸發(fā)器分別轉(zhuǎn)換為D觸發(fā)器和T觸發(fā)器。

解根據(jù)JK觸發(fā)器的特點(diǎn)，可分別作出其轉(zhuǎn)化圖如圖

12-10和圖12-11所示。圖12-10例12-2圖一圖12-11例12-2圖二

【例12-3】試由D觸發(fā)器轉(zhuǎn)換為T觸發(fā)器。

解根據(jù)D觸發(fā)器和T觸發(fā)器的特點(diǎn)，可得到其轉(zhuǎn)化電路如圖12-12所示。圖12-12例12-3圖

12.3時(shí)序邏輯電路的分析與設(shè)計(jì)

12.3.1時(shí)序邏輯電路的分析

【例12-4】電路如圖12-13所示，該電路由時(shí)鐘脈沖C端輸入信號(hào)，由Q1、Q2、Q3和Y端輸出信號(hào)，試分析該邏輯電路的功能(設(shè)電路的初始狀態(tài)為000)。

圖12-13例12-4圖

解根據(jù)JK觸發(fā)器的特點(diǎn)，結(jié)合電路按照時(shí)鐘脈沖畫(huà)出其邏輯狀態(tài)表，如表12-5所示。首先以000為現(xiàn)態(tài)計(jì)算出第一個(gè)時(shí)鐘脈沖信號(hào)到來(lái)后的輸出狀態(tài)，填入邏輯狀態(tài)表并把其作為第二個(gè)時(shí)鐘脈沖到來(lái)時(shí)的現(xiàn)態(tài)計(jì)算第二個(gè)時(shí)鐘脈沖信號(hào)到來(lái)后的輸出狀態(tài)，依次類推，計(jì)算出所有可能的輸出狀態(tài)直至狀態(tài)表出現(xiàn)重復(fù)，則可得總的邏輯狀態(tài)表。12.3.2時(shí)序邏輯電路的設(shè)計(jì)

時(shí)序邏輯電路的設(shè)計(jì)是根據(jù)給定的具體邏輯問(wèn)題，求出實(shí)現(xiàn)這一邏輯功能的電路的過(guò)程。所得到的設(shè)計(jì)結(jié)果一般應(yīng)力求簡(jiǎn)單，使用的門電路與集成芯片的數(shù)目和種類都應(yīng)最少，互相之間的連線也應(yīng)最少。時(shí)序邏輯電路的設(shè)計(jì)首先要根據(jù)給定的命題分清輸入、輸出變量，并由此確定電路所包含的狀態(tài)，然后作出輸出隨時(shí)鐘脈沖變化的邏輯狀態(tài)表，根據(jù)邏輯狀態(tài)表作出狀態(tài)圖并化簡(jiǎn)，然后根據(jù)邏輯狀態(tài)圖進(jìn)行編碼并選擇觸發(fā)器的類型和個(gè)數(shù)。

12.4常用的時(shí)序邏輯功能器件

12.4.1計(jì)數(shù)器

1．二進(jìn)制加法計(jì)數(shù)器

由于二進(jìn)制只有0和1兩個(gè)數(shù)碼，可以用觸發(fā)器的“1”和“0”兩個(gè)狀態(tài)來(lái)分別表示，因此可以用四個(gè)雙穩(wěn)態(tài)觸發(fā)器來(lái)實(shí)現(xiàn)四位二進(jìn)制計(jì)數(shù)器。圖12-14和表12-6分別是其對(duì)應(yīng)的工作波形圖和邏輯狀態(tài)表。圖12-14

4位二進(jìn)制加法計(jì)數(shù)器的工作波形圖

4位二進(jìn)制計(jì)數(shù)器的邏輯功能可以通過(guò)不同的邏輯電路來(lái)實(shí)現(xiàn)。以下介紹兩種由JK觸發(fā)器構(gòu)成的計(jì)數(shù)器。圖12-15稱為異步計(jì)數(shù)器，其所有的輸入端全部置“1”，計(jì)數(shù)脈沖只加到最低位的C端。由于計(jì)數(shù)脈沖只加到最低位觸發(fā)器，其他觸發(fā)器的觸發(fā)脈沖則由低位觸發(fā)器輸出的進(jìn)位脈沖來(lái)提供，因此各觸發(fā)器狀態(tài)的變化有先有后，是異步的，所以稱為“異步”計(jì)數(shù)器。圖12-15

4位異步二進(jìn)制加法計(jì)數(shù)器的邏輯圖圖12-16稱為同步計(jì)數(shù)器。圖中，觸發(fā)脈沖同時(shí)加到各觸發(fā)器的C端，輸出狀態(tài)由計(jì)數(shù)脈沖和輸入端共同決定，故所有觸發(fā)器的狀態(tài)變換和計(jì)數(shù)脈沖同步，這樣的觸發(fā)器被稱為“同步”觸發(fā)器。同步觸發(fā)器的計(jì)數(shù)速度比異步觸發(fā)器快。圖12-16

4位同步二進(jìn)制加法計(jì)數(shù)器的邏輯圖通過(guò)對(duì)圖12-16的分析，可以得到和圖12-15完全相同的波形圖。兩者具有相同的功能。二進(jìn)制加法計(jì)數(shù)器不僅可以由JK觸發(fā)器獲得，還可以由其他類型的觸發(fā)器得到。圖12-17是由D觸發(fā)器構(gòu)成的二進(jìn)制加法計(jì)數(shù)器，讀者可仿照分析JK觸發(fā)器構(gòu)成的二進(jìn)制計(jì)數(shù)器的方法自行分析。其結(jié)果和前述兩個(gè)電路也完全相同。

圖12-17由D觸發(fā)器構(gòu)成的二進(jìn)制計(jì)數(shù)器

2．十進(jìn)制計(jì)數(shù)器

二進(jìn)制計(jì)數(shù)器結(jié)構(gòu)簡(jiǎn)單，但是讀數(shù)時(shí)需要首先轉(zhuǎn)換成十進(jìn)制，比較麻煩，故一般都直接采用十進(jìn)制計(jì)數(shù)器。十進(jìn)制計(jì)數(shù)器是在四位二進(jìn)制計(jì)數(shù)器的基礎(chǔ)上得到的，每一位十進(jìn)制數(shù)碼用四位二進(jìn)制計(jì)數(shù)器代表，所以十進(jìn)制計(jì)數(shù)器一般也稱為二-十進(jìn)制計(jì)數(shù)器。與二進(jìn)制計(jì)數(shù)器不同的是，當(dāng)計(jì)到第九個(gè)脈沖后再來(lái)一個(gè)脈沖時(shí)計(jì)數(shù)器清零，每十個(gè)脈沖循環(huán)一次。圖12-18所示是十進(jìn)制加法計(jì)數(shù)器的工作波形圖。表12-7所示是8421碼十進(jìn)制加法計(jì)數(shù)器的邏輯狀態(tài)表。圖12-18十進(jìn)制加法計(jì)數(shù)器的工作波形圖由十進(jìn)制加法計(jì)數(shù)器的工作波形圖和邏輯狀態(tài)表可見(jiàn)，只需對(duì)4位二進(jìn)制加法計(jì)數(shù)器稍微加以改接，就可以得到十進(jìn)制計(jì)數(shù)器。圖12-19是74LS290型計(jì)數(shù)器的外引線排列圖。其中，R0(1)、R0(2)為清零輸入端，S9(1)、S9(2)為置九輸入端。這四個(gè)控制端的邏輯功能如表12-8所示。圖12-19

74LS290的外引線排列圖把74LS290計(jì)數(shù)器適當(dāng)改接，利用其清零端進(jìn)行反饋，可得到1~9任意進(jìn)制的計(jì)數(shù)器。圖12-20(a)、(b)所示分別為六進(jìn)制計(jì)數(shù)器和九進(jìn)制計(jì)數(shù)器。圖12-20十進(jìn)制電路的擴(kuò)展二十四進(jìn)制計(jì)數(shù)器需要用兩片74LS290級(jí)聯(lián)構(gòu)成。兩片74LS290連成一百進(jìn)制的形式，在第24個(gè)計(jì)數(shù)脈沖到來(lái)后，計(jì)數(shù)器的輸出狀態(tài)為00100100。此時(shí)利用反饋使其直接清零，直接返回到00000000狀態(tài)。二十四進(jìn)制計(jì)數(shù)器電路如圖12-21所示。圖12-21二十四進(jìn)制計(jì)數(shù)器12.4.2寄存器

1．?dāng)?shù)碼寄存器

圖12-22所示是4位數(shù)碼寄存器。其中，F(xiàn)F0~FF3為基本RS觸發(fā)器。在寄存指令發(fā)出以前，四個(gè)與非門的輸出全部為“1”，觸發(fā)器保持原來(lái)的“0”態(tài)不變；當(dāng)寄存指令發(fā)出以后，數(shù)碼寫(xiě)入觸發(fā)器中。若要取出數(shù)碼，則只需給觸發(fā)器發(fā)取出指令即可。取出指令發(fā)出前，四個(gè)輸出端Q3、Q2、Q1、Q0的狀態(tài)全部為0。數(shù)碼寄存器也可由其他觸發(fā)器構(gòu)成。圖12-23是由D觸發(fā)器構(gòu)成的數(shù)碼寄存器。圖12-22四位數(shù)碼寄存器圖12-23由D觸發(fā)器構(gòu)成的數(shù)碼寄存器

2．移位寄存器

圖12-24是由JK觸發(fā)器組成的4位移位寄存器。圖12-24由JK觸發(fā)器組成的4位移位寄存器

3．集成移位寄存器74LS194

74LS194是一種典型的中規(guī)模集成移位寄存器，它由4個(gè)RS觸發(fā)器及其輸入控制電路組成。其中，D0、D1、D2、D3為并行輸入端；Q0、Q1、Q2、Q3為并行輸出端；SL為左移串行輸入端；SR為右移串行輸入端；Cr為直接清零端；C為同步時(shí)鐘脈沖輸入端；M0、M1為工作方式選擇端。圖12-25是其邏輯符號(hào)，表12-9是其邏輯功能表。圖12-25

74LS194的邏輯符號(hào)當(dāng)用到多位寄存器時(shí)，可以利用現(xiàn)有的寄存器進(jìn)行擴(kuò)展，如需要8位雙向寄存器，則可利用兩片74LS194級(jí)聯(lián)，其電路如圖12-26所示。圖12-26

8位雙向移位寄存器12.4.3集成555定時(shí)器

1．555定時(shí)器的構(gòu)成及各引腳功能

555定時(shí)器內(nèi)部結(jié)構(gòu)的原理圖如圖12-27(a)所示。它由兩個(gè)電壓比較器、一個(gè)放電三極管、一個(gè)由與非門構(gòu)成的基本RS觸發(fā)器以及一個(gè)由三個(gè)5kΩ的電阻組成的分壓器組成。

電壓比較器C1的參考電壓為UCC，加在同相輸入端；C2的參考電壓為UCC，加在反相輸入端。兩者均可由分壓器上取得。555定時(shí)器封裝為8引腳的雙列直插芯片，其外引線排列如12-27(b)所示。圖12-27

555定時(shí)器

2．555定時(shí)器構(gòu)成的單穩(wěn)態(tài)觸發(fā)器及其應(yīng)用

圖12-28(a)所示為555定時(shí)器構(gòu)成的單穩(wěn)態(tài)觸發(fā)器。在沒(méi)有外接信號(hào)時(shí)，輸出電壓只能穩(wěn)定在“0”態(tài)；當(dāng)外加觸發(fā)信號(hào)后，觸發(fā)器發(fā)生翻轉(zhuǎn)，但是翻轉(zhuǎn)后的觸發(fā)器不能穩(wěn)定在“1”態(tài)。觸發(fā)器翻轉(zhuǎn)為“1”態(tài)后，電源通過(guò)電阻向電容充電，當(dāng)UC上

升到UCC時(shí)，觸發(fā)器復(fù)位，輸出變?yōu)椤?”態(tài)，放電三極管

導(dǎo)通，電容放電，電路重新穩(wěn)定在“0”態(tài)。其工作過(guò)程如圖

12-28(b)所示。圖12-28

555定時(shí)器構(gòu)成的單穩(wěn)態(tài)觸發(fā)器在實(shí)際信號(hào)測(cè)量控制中，由傳感器得到的信號(hào)往往受到較大的干擾，波形不規(guī)則，通常不一定能滿足后級(jí)電路的要求，故需要對(duì)信號(hào)進(jìn)行整形。在圖12-28中，如果輸入信號(hào)如圖12-29所示，是不規(guī)則的脈沖信號(hào)，則經(jīng)過(guò)整形后可得到一個(gè)規(guī)則的波形。圖12-29波形整形

3．555定時(shí)器構(gòu)成的多諧振蕩器及其應(yīng)用

多諧振蕩器也稱為無(wú)穩(wěn)態(tài)觸發(fā)器，其輸出交替為高、低電平，沒(méi)有穩(wěn)定的工作狀態(tài)。由555定時(shí)器構(gòu)成的多諧振蕩器如圖12-30所示。當(dāng)電源接通時(shí)，電容器不斷重復(fù)充電和放電的過(guò)程，在輸出端就得到如圖12-31所示的矩形脈沖。圖12-30

555構(gòu)成的多諧振蕩器圖12-31多諧振蕩器的輸出波形

小結(jié)

一、基本要求

1.熟練掌握各觸發(fā)器的功能。

2.了解不同觸發(fā)方式的區(qū)別。

3.掌握計(jì)數(shù)器的特點(diǎn)和應(yīng)用。

4.掌握寄存器的特點(diǎn)和功能。

5.了解555芯片的應(yīng)用電路。

二、內(nèi)容提要

1.觸發(fā)器是具有記憶功能的基本邏輯單元，常用來(lái)保存二進(jìn)制信息和組成計(jì)數(shù)器等時(shí)序邏輯電路。描述觸發(fā)器邏輯功能的方法主要有邏輯狀態(tài)表、特征方程、狀態(tài)轉(zhuǎn)換圖和時(shí)序圖等。

2.根據(jù)邏輯功能的不同，可以把觸發(fā)器分為同步RS觸發(fā)器、JK觸發(fā)器、D觸發(fā)器和T觸發(fā)器等。由于同步RS觸發(fā)器存在空翻現(xiàn)象，因此不能直接用于計(jì)數(shù)器和移位寄存器等。JK觸發(fā)器、D觸發(fā)器和T觸發(fā)器等觸發(fā)器輸出狀態(tài)的改變只發(fā)生在時(shí)鐘脈沖的上升沿或下降沿，而在其他時(shí)刻均不會(huì)發(fā)生改變，故具有很強(qiáng)的抗干擾能力。

3.時(shí)序邏輯電路是由觸發(fā)器組成的，其輸出不僅和輸入有關(guān)，還與電路原來(lái)的狀態(tài)有關(guān)。電路的狀態(tài)由觸發(fā)器的記憶功能表現(xiàn)出來(lái)。時(shí)序邏輯電路的分析方法是：首先根據(jù)電路求出特征方程和邏輯狀態(tài)表，然后根據(jù)邏輯狀態(tài)表分析邏輯電路的功能。時(shí)序邏輯電路的設(shè)計(jì)步驟是：首先根據(jù)要求確定邏輯變量，根據(jù)題設(shè)條件作出邏輯狀態(tài)表，然后寫(xiě)出特征方程并畫(huà)出狀態(tài)圖。

4.計(jì)數(shù)器是一種應(yīng)用非常廣泛的基本邏輯部件，可以用來(lái)快速記錄輸入時(shí)鐘脈沖的個(gè)數(shù)，亦可用于分頻、定時(shí)、產(chǎn)生節(jié)拍脈沖等。計(jì)數(shù)器按進(jìn)制可以分為二進(jìn)制計(jì)數(shù)器、十進(jìn)制計(jì)數(shù)器和任意進(jìn)制計(jì)數(shù)器。通過(guò)控制端可改變計(jì)數(shù)器的進(jìn)制。當(dāng)需要擴(kuò)大計(jì)數(shù)器的計(jì)數(shù)容量時(shí)，還可以通過(guò)多片計(jì)數(shù)器進(jìn)行級(jí)聯(lián)。

5.寄存器主要用于存放數(shù)碼。寄存器分為數(shù)碼寄存器和移位寄存器，其主要區(qū)別在于是否具有移位功能。寄存器可實(shí)現(xiàn)數(shù)據(jù)的處理和數(shù)值的運(yùn)算。

6.555定時(shí)器是一種多用途的集成電路，只