數(shù)字電子技術(shù)項(xiàng)目教程 課件 項(xiàng)目3、4 智力競(jìng)賽搶答器的設(shè)計(jì)與制作、數(shù)字電子鐘的設(shè)計(jì)與制作

任務(wù)3.1集成觸發(fā)器

任務(wù)3.2雙音報(bào)警器的仿真與制作

任務(wù)3.3智力競(jìng)賽搶答器的制作任務(wù)3.1集成觸發(fā)器觸發(fā)器是一個(gè)具有記憶功能的二進(jìn)制信息存儲(chǔ)元件,是構(gòu)成多種時(shí)序電路的最基本邏輯單元。觸發(fā)器具有兩個(gè)穩(wěn)定狀態(tài),即“0”和“1”,在一定的外界信號(hào)作用下,可以從一個(gè)穩(wěn)定狀態(tài)翻轉(zhuǎn)到另一個(gè)穩(wěn)定狀態(tài)。觸發(fā)器的種類很多,按照電路結(jié)構(gòu)形式的不同,觸發(fā)器可分為基本觸發(fā)器、時(shí)鐘觸發(fā)器,其中時(shí)鐘觸發(fā)器又分為同步觸發(fā)器、邊沿觸發(fā)器等。根據(jù)電路結(jié)構(gòu)功能的不同,觸發(fā)器可以分為RS觸發(fā)器、JK觸發(fā)器、D觸發(fā)器、T觸發(fā)器和T'觸發(fā)器。3.1.1基本RS觸發(fā)器基本RS觸發(fā)器是各類觸發(fā)器中最簡(jiǎn)單的一種,是構(gòu)成其他觸發(fā)器的基本單元。其電路結(jié)構(gòu)可由與非門組成,也可由或非門組成,下面討論由與非門組成的基本RS觸發(fā)器。1.電路組成及邏輯符號(hào)由兩個(gè)與非門的輸入和輸出端交叉耦合構(gòu)成的基本RS觸發(fā)器電路如圖31(a)所示,圖31(b)為其邏輯符號(hào)。

為信號(hào)輸入端,上面的非號(hào)表示低電平有效,在邏輯符號(hào)中用小圓圈表示;是兩個(gè)互補(bǔ)輸出端,當(dāng)觸發(fā)器處于穩(wěn)定狀態(tài)時(shí),它們的輸出狀態(tài)相反。2.觸發(fā)器的狀態(tài)1)觸發(fā)器的輸出狀態(tài)2)觸發(fā)器的現(xiàn)態(tài)和次態(tài)觸發(fā)器輸入信號(hào)變化前的狀態(tài)稱為現(xiàn)態(tài),又稱原狀態(tài),用Qn

表示。觸發(fā)器輸入信號(hào)發(fā)生變化以后的狀態(tài)稱為次態(tài),又稱新狀態(tài),用Qn+1表示。3.邏輯功能分析下面根據(jù)與非門的邏輯功能討論基本RS觸發(fā)器的工作原理。4.特性表觸發(fā)器次態(tài)Qn+1與輸入信號(hào)及電路原有狀態(tài)(現(xiàn)態(tài))Qn

之間關(guān)系的真值表稱作特性表。因此,上述基本RS觸發(fā)器的邏輯功能可用表31所示的特性表來表示。5.基本RS觸發(fā)器的應(yīng)用舉例例3.1運(yùn)用基本RS觸發(fā)器消除機(jī)械開關(guān)振動(dòng)引起的干擾。解

機(jī)械開關(guān)接通時(shí),由于振動(dòng)會(huì)使電壓或電流波形產(chǎn)生“毛刺”,如圖32所示。在電子電路中,一般不允許出現(xiàn)這種現(xiàn)象,因?yàn)檫@種干擾信號(hào)會(huì)導(dǎo)致電路工作出錯(cuò)。利用基本RS觸發(fā)器的記憶作用可以消除上述開關(guān)振動(dòng)所產(chǎn)生的影響,開關(guān)與觸發(fā)器的連接方法如圖33(a)所示。設(shè)單刀雙擲開關(guān)原來與B點(diǎn)接通,這時(shí)觸發(fā)器的狀態(tài)為0。

當(dāng)開關(guān)由B撥向A時(shí),有一短暫的浮空時(shí)間,這時(shí)觸發(fā)器的均為1,Q仍為0。當(dāng)中間觸點(diǎn)與A接觸時(shí),A點(diǎn)的電位由于振動(dòng)而產(chǎn)生“毛刺”。但是,首先是B點(diǎn)已經(jīng)成為高電平,A點(diǎn)一旦出現(xiàn)低電平,觸發(fā)器的狀態(tài)翻轉(zhuǎn)為1,其次即使A點(diǎn)再出現(xiàn)高電平,也不會(huì)再改變觸發(fā)器的狀態(tài),所以Q端的電壓波形不會(huì)出現(xiàn)“毛刺”,電壓波形如圖33(b)所示。綜上所述,基本RS觸發(fā)器的特點(diǎn)可歸納為以下幾點(diǎn):(1)基本RS觸發(fā)器具有置位、復(fù)位和保持(記憶)的功能。(2)由與非門組成的基本RS觸發(fā)器的觸發(fā)信號(hào)是低電平有效,由或非門組成的基本RS觸發(fā)器的觸發(fā)信號(hào)是高電平有效,屬于電平觸發(fā)方式。(3)基本RS觸發(fā)器存在約束條件。(4)當(dāng)輸入信號(hào)發(fā)生變化時(shí),輸出即刻就會(huì)發(fā)生相應(yīng)的變化,即抗干擾性能較差。3.1.2同步觸發(fā)器前面介紹的基本RS觸發(fā)器的狀態(tài)是由

端的輸入信號(hào)直接控制的,任何時(shí)候只要觸發(fā)端信號(hào)出現(xiàn)干擾,觸發(fā)器立刻就會(huì)做出反應(yīng),從而導(dǎo)致電路的抗干擾性比較差。在實(shí)際工作中,觸發(fā)器的狀態(tài)不僅要由

端的信號(hào)來決定,而且要求觸發(fā)器按一定的節(jié)拍翻轉(zhuǎn),為此,需要在電路中加入時(shí)鐘脈沖控制端CP。電路在時(shí)鐘脈沖CP的作用下,根據(jù)輸入信號(hào)翻轉(zhuǎn),沒有時(shí)鐘脈沖輸入時(shí),電路的狀態(tài)保持不變。這種具有時(shí)鐘脈沖CP控制端的觸發(fā)器稱為時(shí)鐘觸發(fā)器,又稱為同步觸發(fā)器。同步觸發(fā)器主要有同步RS觸發(fā)器、同步D觸發(fā)器等。1.同步RS觸發(fā)器1)電路組成及邏輯符號(hào)同步RS觸發(fā)器是在基本RS觸發(fā)器的基礎(chǔ)上增加了兩個(gè)由時(shí)鐘脈沖CP控制的與非門G3、G4組成的,如圖35(a)所示,圖35(b)所示為其邏輯符號(hào)。圖中CP為時(shí)鐘脈沖輸入端,簡(jiǎn)稱鐘控端或CP端,R和S為信號(hào)輸入端,為信號(hào)輸出端。輸入端框內(nèi)的C1為控制關(guān)聯(lián)標(biāo)記,1為標(biāo)識(shí)序號(hào),說明1R和1S受C1控制。2)邏輯功能由此,可以得出同步RS觸發(fā)器的特性表,如表33所示。3)特性方程觸發(fā)器次態(tài)Qn+1與R、S及現(xiàn)態(tài)Qn

之間關(guān)系的邏輯表達(dá)式稱為觸發(fā)器的特性方程。根據(jù)表33可畫出同步RS觸發(fā)器Qn+1的卡諾圖,如圖36所示。由此可得出同步RS觸發(fā)器的特性方程為:2.同步D觸發(fā)器1)電路組成及邏輯符號(hào)為了避免同步RS觸發(fā)器出現(xiàn)兩個(gè)觸發(fā)信號(hào)同時(shí)等于1的情況的發(fā)生,可以在R和S端之間接入一個(gè)非門G5,使R和S端永遠(yuǎn)處于不同的電平,電路如圖38(a)所示。這種只有一個(gè)觸發(fā)信號(hào)輸入的觸發(fā)器稱為D觸發(fā)器。D觸發(fā)器又稱為數(shù)據(jù)觸發(fā)器,它是將數(shù)據(jù)存入或取出的基本單元電路。D觸發(fā)器的邏輯符號(hào)如圖38(b)所示。圖中D為輸入端,Q和

為互補(bǔ)輸出端。由表34可知,同步D觸發(fā)器的邏輯功能為:當(dāng)CP由0變?yōu)?時(shí),觸發(fā)器翻到和D相同的狀態(tài);當(dāng)CP由1變?yōu)?時(shí),觸發(fā)器保持原狀態(tài)不變。3)特性方程根據(jù)特性表可寫出D觸發(fā)器的特性方程為同步D觸發(fā)器沒有不定狀態(tài),在CP=1時(shí),具有置0和置1功能,其輸出狀態(tài)總是跟隨D端輸入信號(hào)變化。3.1.3邊沿觸發(fā)器邊沿觸發(fā)器和之前介紹的基本RS觸發(fā)器以及同步觸發(fā)器不同,邊沿觸發(fā)器僅在時(shí)鐘脈沖上升沿或者下降沿到達(dá)時(shí)才接收信號(hào),使電路的輸出狀態(tài)跟隨輸入信號(hào)改變,而在時(shí)鐘其他時(shí)間內(nèi),觸發(fā)器的狀態(tài)不會(huì)改變,從而提高了觸發(fā)器電路工作的可靠性和抗干擾能力。觸發(fā)脈沖的上升沿是指時(shí)鐘脈沖CP由低電平正躍到高電平(↑)瞬間電壓的變化;而下降沿則是指CP由高電平負(fù)躍到低電平(↓)瞬間電壓的變化。邊沿觸發(fā)器主要有邊沿D觸發(fā)器和邊沿JK觸發(fā)器。1.邊沿D觸發(fā)器1)邏輯符號(hào)圖310所示為邊沿D觸發(fā)器的邏輯符號(hào),D為信號(hào)輸入端,框內(nèi)的“>”表示觸發(fā)器按邊沿觸發(fā)方式工作。在圖310(a)中,時(shí)鐘脈沖輸入端C1框外不帶小圓圈,表示用時(shí)鐘脈沖CP上升沿(或稱正躍變)觸發(fā),為上升沿D觸發(fā)器的邏輯符號(hào)。在圖310(b)中,C1框外加了小圓圈,表示用時(shí)鐘脈沖CP下降沿(或稱負(fù)躍變)觸發(fā),為下降沿D觸發(fā)器的邏輯符號(hào)。2)邏輯功能【仿真掃一掃】

上升沿有效D觸發(fā)器功能測(cè)試。在Multisim中連接電路如圖311所示。其中,脈沖發(fā)生器每2秒鐘產(chǎn)生一個(gè)時(shí)鐘脈沖,通過開關(guān)使輸入信號(hào)在0和1之間切換,通過電平指示燈和示波器,觀察D觸發(fā)器的Q輸出端的狀態(tài)和D觸發(fā)器輸出動(dòng)作的特點(diǎn)。示波器的波形圖如圖312所示,其中第一個(gè)波形是時(shí)鐘脈沖的波形,第二個(gè)波形是觸發(fā)器輸出端Q的輸出波形。初始狀態(tài)觸發(fā)器輸入端D接地,在第1個(gè)CP到來之前,按下控制鍵,D接高電平,在CP時(shí)鐘上升沿到來之前,觸發(fā)器輸出端燈不亮,保持原來狀態(tài),CP時(shí)鐘上升沿到來瞬間,燈亮,輸出端Q由0翻轉(zhuǎn)到1;按下控制鍵,D接低電平,但輸出端Q保持1不變,直到第2個(gè)時(shí)鐘上升沿到來,輸出端才瞬間由1翻轉(zhuǎn)到0。由此可見,上升沿D觸發(fā)器只有在CP上升沿作用瞬間才會(huì)翻轉(zhuǎn)到和輸入端D相同的狀態(tài),而在CP其他時(shí)間內(nèi),不管D端輸入信號(hào)如何變化,觸發(fā)器的輸出狀態(tài)不會(huì)改變。(1)上升沿D觸發(fā)器的特性表。根據(jù)仿真實(shí)例的分析歸納,可以得出上升沿D觸發(fā)器的特性表,如表35所示。(2)觸發(fā)器的特性方程。圖310(a)所示上升沿D觸發(fā)器的特性方程為:Qn+1=D(CP上升沿有效)。2.邊沿JK觸發(fā)器1)邏輯符號(hào)JK觸發(fā)器是另一類常用觸發(fā)器,除了時(shí)鐘輸入之外,這

種

觸

發(fā)

器

有兩個(gè)控制輸入端。這兩個(gè)控制信號(hào)分別為J和K,JK觸發(fā)器是以集成電路的發(fā)明人JackKilby的名字命名

的。邊

沿JK觸

發(fā)

器

的

邏

輯

符

號(hào)

如

圖314所

示。圖314(a)所示為由時(shí)鐘脈沖CP下降沿觸發(fā)的JK觸發(fā)器的邏輯符號(hào),圖314(b)所示為由時(shí)鐘脈沖CP上升沿觸發(fā)的JK觸發(fā)器的邏輯符號(hào)。2)邏輯功能(1)JK觸發(fā)器的特性表。通過仿真或?qū)嶒?yàn)即可得出JK觸發(fā)器的特性表。下面討論如圖314(a)所示的下降沿觸發(fā)的JK觸發(fā)器的特性表。JK觸發(fā)器在時(shí)鐘脈沖的觸發(fā)沿根據(jù)J和K輸入的狀態(tài)存儲(chǔ)數(shù)據(jù)。當(dāng)加載時(shí)鐘脈沖后,觸發(fā)器的輸出取決于J和K輸入的狀態(tài)。如圖315(a)所示,當(dāng)J輸入高電平且K輸入低電平時(shí),觸發(fā)器將在時(shí)鐘脈沖的觸發(fā)邊沿(下降沿)進(jìn)入置位狀態(tài)(Q為高電平)。如果它本來就是置位狀態(tài),那么它將保持在置位狀態(tài)。如圖315(b)所示,當(dāng)J輸入為低電平且K輸入為高電平時(shí),觸發(fā)器將在時(shí)鐘脈沖的觸發(fā)邊沿(下降沿)進(jìn)入復(fù)位狀態(tài)(Q為低電平)。如果它本來就是復(fù)位狀態(tài),那么它將保持在復(fù)位狀態(tài)。如圖315(c)所示,當(dāng)J和K輸入都是高電平時(shí),觸發(fā)器將在時(shí)鐘脈沖的觸發(fā)邊沿變成與原來狀態(tài)相反的狀態(tài)(比如原來觸發(fā)器為0狀態(tài),現(xiàn)在輸出變?yōu)?狀態(tài)),即翻轉(zhuǎn)。如圖315(d)所示,當(dāng)J和K輸入都為低電平時(shí),觸發(fā)器將保持原來的狀態(tài)不變。根據(jù)以上結(jié)論,可以得出下降沿JK觸發(fā)器的特性表,如表36所示。(2)JK觸發(fā)器的特性方程。圖314(a)所示下降沿JK觸發(fā)器的特性方程為3.1.4常用集成觸發(fā)器1.集成上升沿D觸發(fā)器74LS741)引腳排列圖和邏輯符號(hào)2.集成下降沿JK觸發(fā)器74LS1121)引腳排列圖和邏輯符號(hào)74LS112為雙下降沿JK觸發(fā)器,該觸發(fā)器內(nèi)含兩個(gè)相同的JK觸發(fā)器,它們都帶有異步置0和異步置1輸入端,屬于下降沿觸發(fā)的邊沿觸發(fā)器,其引腳排列圖和邏輯符號(hào)如圖319所示。2)邏輯功能表38是74LS112的功能表,從表中可以看出74LS112具有以下功能:3.1.5仿真實(shí)驗(yàn):集成觸發(fā)器邏輯功能的仿真測(cè)試1.單次脈沖產(chǎn)生器按圖323(a)連接電路,連續(xù)按J1鍵,探針亮暗交替,構(gòu)成單次脈沖產(chǎn)生器,在圖323(a)選中除探針X1以外部分,點(diǎn)擊Place菜單下的Replacebysubcircuit生成如323(b)所示的單次脈沖子電路。2.74LS74的邏輯功能測(cè)試按圖324連接電路,并根據(jù)表39進(jìn)行測(cè)試及記錄,并分析其邏輯功能,完成表310。輸入端的“1”表示接高電平,“0”表示接低電平,輸出端“1”表示探針亮,“0”表示探針滅。3.74LS112邏輯功能測(cè)試按圖325連接電路,并根據(jù)表311進(jìn)行測(cè)試及記錄,分析74LS112的功能,完成表312。任務(wù)3.2雙音報(bào)警器的仿真與制作3.2.1555定時(shí)器及其應(yīng)用555定時(shí)器又稱為時(shí)基電路,因其電路結(jié)構(gòu)簡(jiǎn)單、功能靈活、使用方便而得到廣泛的應(yīng)用,只要在其外部接少數(shù)電阻和電容,就可以構(gòu)成單穩(wěn)態(tài)觸發(fā)器、多諧振蕩器和施密特觸發(fā)器等。555定時(shí)器根據(jù)電路內(nèi)部器件的類型可分為雙極型(TTL型)和單極型(CMOS型)兩種,電源電壓的使用范圍較廣,雙極型為5~16V,單極型為3~18V,每種類型的定時(shí)器電路都有單定時(shí)器電路和雙定時(shí)器電路。1.555定時(shí)器的電路結(jié)構(gòu)及其功能1)電路結(jié)構(gòu)555定時(shí)器內(nèi)部電路及引腳圖如圖326所示,一般由分壓器、比較器、觸發(fā)器和開關(guān)及輸出等部分組成。(1)電阻分壓器。電阻分壓器由三個(gè)等值的電阻串聯(lián)而成,將電源電壓VCC分為三等份,作用是為比較器提供兩個(gè)參考電壓UR1、UR2。若控制端CO懸空,則比較器C1的同相輸入端參考電壓

比較器C2的反相輸入端參考電壓

若控制端CO外加控制電壓(2)比較器。比較器由兩個(gè)結(jié)構(gòu)相同的集成運(yùn)算放大器C1、C2構(gòu)成。C1用來比較參考電壓UR1和閾值輸入端電壓UTH的大小,確定UO1的狀態(tài);C2用來比較參考電壓UR2和觸發(fā)輸入端電壓UTR的大小,確定UO2的狀態(tài)。(3)基本RS觸發(fā)器。與非門G1和G2構(gòu)成基本RS觸發(fā)器,由集成運(yùn)算放大器C1、C2的輸出信號(hào)UO1和UO2決定其輸出端

的狀態(tài)。2.555定時(shí)器構(gòu)成施密特觸發(fā)器施密特觸發(fā)器的重要特點(diǎn)就是能夠把變化非常緩慢的輸入脈沖波形整形成為適合于數(shù)字電路需要的矩形脈沖,而且由于具有滯回特性,所以抗干擾能力很強(qiáng),因此在脈沖的產(chǎn)生和整形電路中應(yīng)用廣泛。1)電路結(jié)構(gòu)將555定時(shí)器的閾值輸入端TH和觸發(fā)輸入端

連在一起作為輸入信號(hào)ui的輸入端即可構(gòu)成施密特觸發(fā)器,電路結(jié)構(gòu)如圖327(a)所示。3)滯回特性由上述分析可見,電路的正向閾值電壓與負(fù)向閾值電壓不同,圖328是施密特觸發(fā)器的電壓傳輸特性曲線,它直觀地反映了施密特觸發(fā)器的滯回特性?；夭铍妷害T又稱為滯回電壓,其定義為上限閾值電壓和下限閾值電壓之差,3.555定時(shí)器構(gòu)成單穩(wěn)態(tài)觸發(fā)器單穩(wěn)態(tài)觸發(fā)器具有如下特點(diǎn):(1)它有一個(gè)穩(wěn)定狀態(tài)和一個(gè)暫穩(wěn)狀態(tài);(2)在外來觸發(fā)脈沖的作用下,能夠由穩(wěn)定狀態(tài)翻轉(zhuǎn)到暫穩(wěn)狀態(tài);(3)暫穩(wěn)狀態(tài)維持一段時(shí)間后,將自動(dòng)返回到穩(wěn)定狀態(tài),而暫穩(wěn)狀態(tài)時(shí)間的長(zhǎng)短,與觸發(fā)脈沖無關(guān),僅取決于電路本身的參數(shù)。單穩(wěn)態(tài)觸發(fā)器在數(shù)字系統(tǒng)和裝置中,一般用于定時(shí)、整形以及延時(shí)等。住宅小區(qū)樓梯間的延時(shí)燈就是單穩(wěn)態(tài)觸發(fā)器的一個(gè)典型應(yīng)用。3)暫穩(wěn)狀態(tài)時(shí)間(輸出脈沖寬度)暫穩(wěn)狀態(tài)持續(xù)的時(shí)間又稱輸出脈沖寬度,用tW表示。它由電路中電容兩端的電壓來決定,tW≈1.1RC。4.555定時(shí)器構(gòu)成多諧振蕩器1)電路結(jié)構(gòu)將555定時(shí)器放電管的集電極通過電阻R1接電源VCC,再通過R2、C與地相接,將閾值電平輸入端與觸發(fā)輸入端直接相連,接于R2、C之間,多諧振蕩器的電路如圖330(a)所示。4)改進(jìn)電路圖330(a)所示電路占空比不可調(diào),若將電路的充放電回路分開,則構(gòu)成占空比可調(diào)的多諧振蕩器,電路如圖331所示。3.2.2555定時(shí)器應(yīng)用電路和雙音報(bào)警器的仿真測(cè)試1.多諧振蕩器仿真測(cè)試(1)單擊Multisim元器件欄中的“PlaceMixed”按鈕,如圖332所示,從彈出的對(duì)話框的“Family”欄中選“TIMER”,再在“Component”欄中選“LM555CM”,如圖333所示,點(diǎn)擊對(duì)話框右上角的“OK”按鈕將555電路調(diào)出放置在繪圖區(qū)。(2)從Multisim軟件元器件欄中調(diào)出其他元件,并從基本界面右側(cè)調(diào)出虛擬雙蹤示波器,按圖334在繪圖區(qū)建立仿真實(shí)驗(yàn)電路。(3)打開仿真開關(guān),雙擊示波器圖標(biāo),觀察屏幕上的波形,示波器面板設(shè)置如圖335所示。利用屏幕上的讀數(shù)指針對(duì)波形進(jìn)行測(cè)量,并將結(jié)果填入表314中。2.單穩(wěn)態(tài)觸發(fā)器仿真測(cè)試(1)按圖336在Multisim中畫出仿真電路。其中,信號(hào)源從元器件欄的“Source”電源庫中調(diào)出,選取對(duì)話框“Family”欄的“SIGNAL_VOLTAG...”,然后在“Component”欄中選“CLOCK_VOLTAGE”,點(diǎn)擊對(duì)話框右上角“OK”按鈕,將其調(diào)入繪圖區(qū),然后雙擊圖標(biāo),在彈出的對(duì)話框中,將“Frequency”欄設(shè)為5kHz,“Duty”欄設(shè)為90%,點(diǎn)擊對(duì)話框下方“確定”退出;XSC1為虛擬4蹤示波器。(2)打開仿真開關(guān),雙擊虛擬4蹤示波器圖標(biāo),從打開的放大面板上可以看到Vi、VC和Vo的波形,如圖337所示。4蹤示波器面板設(shè)置如圖337所示。(3)利用屏幕上的讀數(shù)指針讀出單穩(wěn)態(tài)觸發(fā)器的暫穩(wěn)態(tài)時(shí)間,并與用公式tW=1.1RC計(jì)算的理論值比較。3.雙音報(bào)警電路的仿真測(cè)試用兩個(gè)555定時(shí)器構(gòu)成一個(gè)雙音報(bào)警電路,請(qǐng)根據(jù)圖338連接電路和設(shè)置參數(shù),使用虛擬示波器觀察U1輸出端波形和U2輸出端波形,同時(shí)觀察LED1和LED2的工作情況。調(diào)整示波器面板參數(shù),使U1輸出端和U2輸出端波形清晰可見,波形參考圖如圖339所示。3.2.3雙音報(bào)警器的制作1.工作原理圖338所示為模擬救護(hù)車變音警笛聲的雙音報(bào)警器電路原理圖,圖中U1和U2兩片555定時(shí)器都接成多諧振蕩器的工作方式。其中,U1輸出的方波信號(hào)通過R5去控制U2的5腳電平。當(dāng)U1輸出高電平時(shí),LED1點(diǎn)亮,LED2不亮,由U2組成的多諧振蕩器電路輸出頻率較低的一種音頻;當(dāng)U1輸出低電平時(shí),LED2點(diǎn)亮,LED1不亮,由U2組成的多諧振蕩器電路輸出頻率較高的另一種音頻。因此,U2的振蕩頻率被U1的輸出電壓調(diào)制為兩種音頻頻率,使揚(yáng)聲器發(fā)出“嘀、嘟、嘀、嘟、……”的與救護(hù)車?guó)Q笛聲相似的變音警笛聲,同時(shí)紅色和綠色兩個(gè)發(fā)光二極管交替閃亮,實(shí)現(xiàn)了雙音報(bào)警。雙音報(bào)警電路的波形圖如圖339所示。2.元器件清單雙音報(bào)警電路的元器件清單如表315所示。3.電路制作與調(diào)試(1)根據(jù)雙音報(bào)警器電路原理圖畫出電路連接圖。NE556是雙定時(shí)器,一片NE556集成了兩個(gè)555定時(shí)器,其引腳排列圖如圖340所示。(2)根據(jù)畫出的電路連接圖,在面包板上搭建電路。(3)調(diào)試注意事項(xiàng)如下:①

電路加+5V直流電壓。②

如果兩個(gè)LED燈不能交替點(diǎn)亮或者揚(yáng)聲器的聲音不能清楚地區(qū)別出兩個(gè)音,請(qǐng)輕輕調(diào)節(jié)電位器R5,直至雙音報(bào)警器紅色和綠色發(fā)光二極管交替閃亮,而且揚(yáng)聲器清楚地發(fā)出“嘀、嘟、嘀、嘟、……”的聲音。任務(wù)3.3智力競(jìng)賽搶答器的制作3.3.1智力競(jìng)賽搶答器電路結(jié)構(gòu)與工作原理1.邏輯要求由觸發(fā)器構(gòu)成的智力競(jìng)賽搶答器可以允許四名選手進(jìn)行搶答,任何一名選手先將某一按鍵按下,則與其對(duì)應(yīng)的發(fā)光二極管(指示燈)被點(diǎn)亮,同時(shí)蜂鳴器發(fā)出響聲,表示此人搶答成功;而緊隨其后的其他按鍵再被按下均無效,指示燈仍保持第一個(gè)按鍵按下時(shí)所對(duì)應(yīng)的狀態(tài)不變。電路設(shè)有主持人控制的復(fù)位操作按鍵,當(dāng)主持人按下復(fù)位按鍵后,搶答電路清零,松開后則允許下一輪搶答。2.電路組成根據(jù)電路的邏輯功能設(shè)計(jì)出的電路如圖341所示,該電路由集成觸發(fā)器74LS175、雙4輸入與非門74LS20、四2輸入與非門74LS00、六反相器74LS04以及由555定時(shí)器構(gòu)成的脈沖產(chǎn)生電路構(gòu)成。其中S1、S2、S3、S4為4路搶答按鍵,S5為主持人復(fù)位按鍵。74LS175為四D觸發(fā)器,其內(nèi)部具有4個(gè)獨(dú)立的D觸發(fā)器,4個(gè)觸發(fā)器的輸入端分別為D1、D2、D3、D4,輸出端為

四D觸發(fā)器具有共同的上升沿觸發(fā)的時(shí)鐘端(CP)和共同的低電平有效的清零端3.3.2利用Multisim對(duì)電路進(jìn)行仿真測(cè)試1.繪制仿真電路在Multisim中參照?qǐng)D343繪制智力競(jìng)賽搶答器的仿真電路。2.運(yùn)行仿真,驗(yàn)證電路功能(1)打開仿真開關(guān),按下清零開關(guān)J5后,所有指示燈滅。(2)分別按下J1、J2、J3、J4各鍵,觀察對(duì)應(yīng)指示燈是否點(diǎn)亮。(3)當(dāng)其中某一指示燈點(diǎn)亮?xí)r,再按其他鍵,觀察其他指示燈的變化。3.3.3制作電路1.元器件清單智力競(jìng)賽搶答器的元器件清單如表316所示。2.電路的制作與調(diào)試(1)應(yīng)用AltiumDesigner軟件設(shè)計(jì)印制電路板。參考印制板圖如圖344所示。(2)制版。(3)安裝與調(diào)試。①

在印制板上安裝時(shí)要注意安裝工藝要求,注意集成電路的安裝方向,指示燈的正負(fù)極。②

安裝完成后,仔細(xì)檢查,用萬用表檢查各集成電路電源線連接是否正確,檢查無誤后,再通電調(diào)試。③

驗(yàn)證功能是否正確。

項(xiàng)

目

小

結(jié)(1)觸發(fā)器是數(shù)字系統(tǒng)中常用的邏輯單元,它是一個(gè)具有記憶功能的二進(jìn)制信息存儲(chǔ)元件,是構(gòu)成多種時(shí)序電路的最基本邏輯單元。觸發(fā)器具有兩個(gè)穩(wěn)定狀態(tài),即“0”和“1”,在一定的外界信號(hào)作用下,可以從一個(gè)穩(wěn)定狀態(tài)翻轉(zhuǎn)到另一個(gè)穩(wěn)定狀態(tài)。(2)根據(jù)邏輯功能的不同,觸發(fā)器可以分為RS觸發(fā)器、JK觸發(fā)器、D觸發(fā)器、T觸發(fā)器和T'觸發(fā)器。(3)基本RS觸發(fā)器是由兩個(gè)與非門(也可以是兩個(gè)或非門)輸入和輸出交叉耦合組成的正反饋電路,它的輸出狀態(tài)由輸入信號(hào)的電平控制,它是組成其他各種功能觸發(fā)器的基本電路。(4)同步觸發(fā)器是在基本RS觸發(fā)器的基礎(chǔ)上增加了輸入控制門組成的,觸發(fā)器的輸出狀態(tài)由輸入信號(hào)決定,翻轉(zhuǎn)時(shí)刻由時(shí)鐘脈沖的電平控制。由于同步觸發(fā)器存在空翻現(xiàn)象,使用受到很大的限制。它不能用于計(jì)數(shù)器、移位寄存器等,只有在時(shí)鐘脈沖為高電平期間,輸入信號(hào)不變的情況下用作數(shù)據(jù)鎖存器。(5)邊沿觸發(fā)器主要有邊沿D觸發(fā)器和邊沿JK觸發(fā)器,它們輸出狀態(tài)的改變只發(fā)生在時(shí)鐘脈沖上升沿或者下降沿到達(dá)時(shí)刻,而在其他時(shí)間時(shí)鐘脈沖均不起作用。因此,邊沿觸發(fā)器具有很強(qiáng)的抗干擾能力。它們的特性方程分別為:集成邊沿D觸發(fā)器74LS74使用時(shí)鐘脈沖上升沿觸發(fā),集成邊沿JK觸發(fā)器使用時(shí)鐘脈沖下降沿觸發(fā)。(6)通過Multisim軟件繪制測(cè)試電路,對(duì)邊沿D觸發(fā)器74LS74和邊沿JK觸發(fā)器進(jìn)行邏輯功能測(cè)試,加深學(xué)生對(duì)觸發(fā)器預(yù)置端的作用和邊沿觸發(fā)器動(dòng)作特點(diǎn)的理解。(7)555定時(shí)器是一種多用途的集成電路,只需外接少量阻容元件便可構(gòu)成施密特觸發(fā)器、單穩(wěn)態(tài)觸發(fā)器和多諧振蕩器。由于555定時(shí)器使用方便、靈活,有較強(qiáng)的負(fù)載能力和較高的觸發(fā)靈敏度,因此,它在自動(dòng)控制、儀器儀表、家用電器等許多領(lǐng)域都有著廣泛的應(yīng)用。(8)施密特觸發(fā)器有兩個(gè)穩(wěn)定狀態(tài),有兩個(gè)不同的觸發(fā)電平,因此具有回差特性。它的兩個(gè)穩(wěn)定狀態(tài)是靠?jī)蓚€(gè)不同的電平來維持的。輸出脈沖的寬度由輸入信號(hào)的波形決定,此外調(diào)節(jié)回差電壓的大小,也可改變輸出脈沖的寬度。(9)單穩(wěn)態(tài)觸發(fā)器有一個(gè)穩(wěn)態(tài)和一個(gè)暫穩(wěn)態(tài)。其輸出脈沖的寬度只取決于電路本身定時(shí)元件R、C的數(shù)值,與輸入信號(hào)沒有關(guān)系。輸入信號(hào)只起到觸發(fā)電路進(jìn)入暫穩(wěn)態(tài)的作用,改變定時(shí)元件R、C的數(shù)值可調(diào)節(jié)輸出脈沖的寬度。(10)多諧振蕩器沒有穩(wěn)定狀態(tài),只有兩個(gè)暫穩(wěn)態(tài),暫穩(wěn)態(tài)間的相互轉(zhuǎn)換完全靠電路本身電容的充電和放電自動(dòng)完成,因此多諧振蕩器接通電源后就能輸出周期性的矩形脈沖,改變定時(shí)元件R、C的數(shù)值,可調(diào)節(jié)振蕩頻率。(11)通過雙音報(bào)警電路的設(shè)計(jì)與制作,加深學(xué)生對(duì)555定時(shí)器的認(rèn)識(shí)和應(yīng)用,同時(shí)提高實(shí)踐動(dòng)手能力。(12)通過智力競(jìng)賽搶答器的設(shè)計(jì)與制作,讓學(xué)生了解數(shù)字電路設(shè)計(jì)的方法,加深對(duì)觸發(fā)器的理解,同時(shí)培養(yǎng)學(xué)生應(yīng)用Multisim軟件進(jìn)行電路仿真的能力,培養(yǎng)學(xué)生的實(shí)踐動(dòng)手能力。任務(wù)4.1時(shí)序邏輯電路的分析方法

任務(wù)4.2計(jì)數(shù)器

任務(wù)4.3寄存器和移位寄存器

任務(wù)4.4簡(jiǎn)易數(shù)字電子鐘的設(shè)計(jì)、仿真與制作任務(wù)4.1時(shí)序邏輯電路的分析方法4.1.1時(shí)序邏輯電路的特點(diǎn)時(shí)序邏輯電路又稱為時(shí)序電路,它主要由存儲(chǔ)電路和組合邏輯電路兩部分組成,如圖41所示。與組合邏輯電路不同,時(shí)序邏輯電路的特點(diǎn)是在任何時(shí)刻的輸出狀態(tài)不僅取決于當(dāng)時(shí)的輸入信號(hào),而且還取決于電路原來的狀態(tài)。為了保存電路的狀態(tài),在時(shí)序邏輯電路中具有記憶功能的存儲(chǔ)單元(觸發(fā)器)是必須具備的,而組合邏輯電路在有些時(shí)序邏輯電路中則可以沒有。4.1.2同步時(shí)序邏輯電路的分析方法時(shí)序邏輯電路根據(jù)時(shí)鐘脈沖CP控制方式的不同,可分為同步時(shí)序邏輯電路和異步時(shí)序邏輯電路兩大類。同步時(shí)序邏輯電路如圖42所示,各觸發(fā)器的CP端連在一起,使用同一個(gè)時(shí)鐘信號(hào),各觸發(fā)器的狀態(tài)變化是同時(shí)進(jìn)行的;異步時(shí)序邏輯電路至少有一個(gè)觸發(fā)器的CP端與其他觸發(fā)器的CP端不連在一起,各觸發(fā)器使用不同的時(shí)鐘信號(hào),各觸發(fā)器的狀態(tài)變化不同步。同步時(shí)序邏輯電路中的存儲(chǔ)單元常用JK觸發(fā)器或D觸發(fā)器。時(shí)序邏輯電路的分析是根據(jù)給定的電路,寫出它的方程式、列出狀態(tài)轉(zhuǎn)換表、畫出狀態(tài)轉(zhuǎn)換圖和時(shí)序圖,然后分析出電路所實(shí)現(xiàn)的邏輯功能。在同步時(shí)序邏輯電路中,由于所有觸發(fā)器都由同一個(gè)時(shí)鐘脈沖信號(hào)CP來觸發(fā),它只控制觸發(fā)器的翻轉(zhuǎn)時(shí)刻,而對(duì)觸發(fā)器翻轉(zhuǎn)到何種狀態(tài)并無影響,所以,在分析同步時(shí)序邏輯電路時(shí),可以不考慮時(shí)鐘條件。同步時(shí)序邏輯電路的一般分析步驟如下。1.寫出方程式根據(jù)邏輯電路圖,寫出時(shí)序邏輯電路的輸出方程、各觸發(fā)器的驅(qū)動(dòng)方程和狀態(tài)方程。(1)輸出方程。時(shí)序邏輯電路的輸出邏輯表達(dá)式,它通常為現(xiàn)態(tài)和輸入信號(hào)的函數(shù)。(2)驅(qū)動(dòng)方程。各觸發(fā)器輸入端的邏輯表達(dá)式。如JK觸發(fā)器J和K端的邏輯表達(dá)式,D觸發(fā)器D端的邏輯表達(dá)式等。(3)狀態(tài)方程。將驅(qū)動(dòng)方程代入相應(yīng)觸發(fā)器的特性方程中,便得到該觸發(fā)器的狀態(tài)方程。時(shí)序邏輯電路的狀態(tài)方程由各觸發(fā)器次態(tài)的邏輯表達(dá)式組成。2.列出狀態(tài)轉(zhuǎn)換表將電路現(xiàn)態(tài)(Qn)的各種取值代入狀態(tài)方程和輸出方程中進(jìn)行計(jì)算,求出相應(yīng)的次態(tài)(Qn+1)和輸出,從而列出狀態(tài)轉(zhuǎn)換表。若現(xiàn)態(tài)的起始值已給定,則從給定值開始計(jì)算;若沒有給定,則可設(shè)定一個(gè)現(xiàn)態(tài)起始值依次進(jìn)行計(jì)算。時(shí)序邏輯電路的輸出由電路中觸發(fā)器的現(xiàn)態(tài)來決定。3.說明電路的邏輯功能根據(jù)狀態(tài)轉(zhuǎn)換表說明電路的邏輯功能。4.畫出狀態(tài)轉(zhuǎn)換圖和時(shí)序圖狀態(tài)轉(zhuǎn)換圖是指電路由現(xiàn)態(tài)轉(zhuǎn)換到次態(tài)的示意圖。電路的時(shí)序圖是在時(shí)鐘脈沖CP作用下,各觸發(fā)器狀態(tài)變化的波形圖,通常是根據(jù)時(shí)鐘脈沖CP和狀態(tài)轉(zhuǎn)換表繪制的。任務(wù)4.2計(jì)

數(shù)

器計(jì)數(shù)器是數(shù)字系統(tǒng)中應(yīng)用最廣泛的時(shí)序邏輯部件之一,其基本功能是計(jì)數(shù),即累計(jì)輸入脈沖的個(gè)數(shù),此外還具有定時(shí)、分頻、信號(hào)產(chǎn)生和數(shù)字運(yùn)算等作用。計(jì)數(shù)器累計(jì)輸入脈沖的最大數(shù)目稱為計(jì)數(shù)器的“?！?用M表示。如M=6計(jì)數(shù)器,又稱六進(jìn)制計(jì)數(shù)器。所以,計(jì)數(shù)器的“?！睂?shí)際上為計(jì)數(shù)電路的有效狀態(tài)數(shù)。計(jì)數(shù)器主要由時(shí)鐘脈沖控制的觸發(fā)器組成,種類很多,它的主要分類如下。1.按計(jì)數(shù)進(jìn)制分二進(jìn)制計(jì)數(shù)器:指按二進(jìn)制數(shù)運(yùn)算規(guī)律進(jìn)行計(jì)數(shù)的電路。十進(jìn)制計(jì)數(shù)器:指按十進(jìn)制數(shù)運(yùn)算規(guī)律進(jìn)行計(jì)數(shù)的電路。任意進(jìn)制計(jì)數(shù)器:指除二進(jìn)制計(jì)數(shù)器和十進(jìn)制計(jì)數(shù)器之外的其他進(jìn)制計(jì)數(shù)器。如六進(jìn)制計(jì)數(shù)器、六十進(jìn)制計(jì)數(shù)器等。2.按計(jì)數(shù)增減分加法計(jì)數(shù)器:指隨著計(jì)數(shù)脈沖的輸入作遞增計(jì)數(shù)的電路。減法計(jì)數(shù)器:指隨著計(jì)數(shù)脈沖的輸入作遞減計(jì)數(shù)的電路。加/減計(jì)數(shù)器:指在加/減控制信號(hào)作用下,可遞增計(jì)數(shù),也可遞減計(jì)數(shù)的電路,又稱可逆計(jì)數(shù)器。3.按計(jì)數(shù)脈沖的輸入方式分異步計(jì)數(shù)器:指計(jì)數(shù)脈沖只加到部分觸發(fā)器的時(shí)鐘脈沖輸入端上,而其他觸發(fā)器的觸發(fā)信號(hào)則由電路內(nèi)部提供,應(yīng)翻轉(zhuǎn)的觸發(fā)器狀態(tài)更新有先有后的計(jì)數(shù)器。同步計(jì)數(shù)器:指計(jì)數(shù)脈沖同時(shí)加到所有觸發(fā)器的時(shí)鐘信號(hào)輸入端,使應(yīng)翻轉(zhuǎn)的觸發(fā)器同時(shí)翻轉(zhuǎn)的計(jì)數(shù)器。顯然,它的計(jì)數(shù)速度要比異步計(jì)數(shù)器快得多。4.2.1異步計(jì)數(shù)器1.異步二進(jìn)制計(jì)數(shù)器1)異步二進(jìn)制加法計(jì)數(shù)器圖44(a)所示為由JK觸發(fā)器組成的4位異步二進(jìn)制加法計(jì)數(shù)器的邏輯圖,圖中JK觸發(fā)器都接成T'觸發(fā)器,用計(jì)數(shù)脈沖CP的下降沿觸發(fā)。它的工作原理如下:計(jì)數(shù)前在計(jì)數(shù)器的置0端

上加負(fù)脈沖,使各觸發(fā)器都為0狀態(tài),即Q3Q2Q1Q0=0000狀態(tài)。在計(jì)數(shù)過程中,為高電平。當(dāng)輸入第1個(gè)計(jì)數(shù)脈沖CP時(shí),第1位觸發(fā)器FF0由0狀態(tài)翻到1狀態(tài),Q0端輸出正躍變,FF1不翻轉(zhuǎn),保持0狀態(tài)不變。這時(shí),計(jì)數(shù)器的狀態(tài)為Q3Q2Q1Q0=0001。當(dāng)輸入第2個(gè)計(jì)數(shù)脈沖時(shí),FF0由1狀態(tài)翻到0狀態(tài),Q0輸出負(fù)躍變,FF1則由0狀態(tài)翻到1狀態(tài),Q1輸出正躍變,FF2保持0狀態(tài)不變。這時(shí),計(jì)數(shù)器的狀態(tài)為Q3Q2Q1Q0=0010。依次類推,當(dāng)連續(xù)輸入計(jì)數(shù)脈沖CP時(shí),只要低位觸發(fā)器由1狀態(tài)翻到0狀態(tài),相鄰高位觸發(fā)器的狀態(tài)便改變。計(jì)數(shù)器中各觸發(fā)器的狀態(tài)轉(zhuǎn)換順序如表42所示,由該表可看出:當(dāng)輸入第16個(gè)計(jì)數(shù)脈沖CP時(shí),4個(gè)觸發(fā)器都返回到初始的Q3Q2Q1Q0=0000狀態(tài),同時(shí)計(jì)數(shù)器的Q3輸出一個(gè)負(fù)躍變的進(jìn)位信號(hào)。從輸入第17個(gè)計(jì)數(shù)脈沖CP開始,計(jì)數(shù)器又開始了新的計(jì)數(shù)循環(huán)?？梢?圖44(a)所示電路為十六進(jìn)制計(jì)數(shù)器。圖44(b)所示為4位二進(jìn)制加法計(jì)數(shù)器的時(shí)序圖(或稱工作波形或時(shí)序波形),由該圖可看出:FF0觸發(fā)器的輸出Q0頻率為輸入時(shí)鐘CP頻率的1/2,FF1觸發(fā)器的輸出Q1頻率是時(shí)鐘CP頻率的1/4,FF2觸發(fā)器的輸出Q2頻率是時(shí)鐘CP頻率的1/8,FF3觸發(fā)器的輸出Q3頻率是時(shí)鐘CP頻率的1/16,即輸入的計(jì)數(shù)脈沖每經(jīng)一級(jí)觸發(fā)器,其周期增加一倍,頻率降低一半。所以,圖44(a)所示計(jì)數(shù)器又是一個(gè)16分頻器。圖45所示為由D觸發(fā)器組成的4位異步二進(jìn)制加法計(jì)數(shù)器的邏輯圖。由于D觸發(fā)器用輸入脈沖的上升沿觸發(fā),因此,每個(gè)觸發(fā)器的進(jìn)位信號(hào)由

端輸出。其工作原理請(qǐng)讀者自行分析。2)異步二進(jìn)制減法計(jì)數(shù)器將圖44(a)所示的邏輯電路圖中各觸發(fā)器的輸出由Q端改為

端和相鄰高位觸發(fā)器的CP端相連后,則構(gòu)成了異步二進(jìn)制減法計(jì)數(shù)器,電路如圖46所示。其狀態(tài)轉(zhuǎn)換表如表43所示。2.異步十進(jìn)制加法計(jì)數(shù)器由于觸發(fā)器的異步置0信號(hào)優(yōu)先于其他所有輸入信號(hào),因此,利用這一特點(diǎn)可通過反饋控制電路將4位異步二進(jìn)制加法計(jì)數(shù)器改造成異步十進(jìn)制加法計(jì)數(shù)器,電路如圖47所示。在輸入計(jì)數(shù)脈沖CP作用下,計(jì)數(shù)器從Q3Q2Q1Q0=0000狀態(tài)(十進(jìn)制數(shù)0)開始按照異步二進(jìn)制加法規(guī)律進(jìn)行計(jì)數(shù),從0000計(jì)到1001。當(dāng)輸入第10個(gè)計(jì)數(shù)脈沖CP時(shí),計(jì)數(shù)器的狀態(tài)為Q3Q2Q1Q0=1010,這時(shí),Q3和Q1都為高電平1,與非門輸入全1,輸出低電平0,即RD=0,使計(jì)數(shù)器立即置0回到初始的Q3Q2Q1Q0=0000狀態(tài),從而實(shí)現(xiàn)了十進(jìn)制加法計(jì)數(shù)。此后,與非門輸出高電平1,計(jì)數(shù)器又可開始新一輪計(jì)數(shù)。4.2.2同步計(jì)數(shù)器1.同步二進(jìn)制計(jì)數(shù)器1)同步二進(jìn)制加法計(jì)數(shù)器同步二進(jìn)制加法計(jì)數(shù)器與異步二進(jìn)制加法計(jì)數(shù)器比較,兩者的狀態(tài)表和工作波形一樣,但電路結(jié)構(gòu)不同:異步二進(jìn)制加法計(jì)數(shù)器的電路組成是將觸發(fā)器接成計(jì)數(shù)觸發(fā)器,最低位觸發(fā)器用計(jì)數(shù)脈沖CP觸發(fā),其他觸發(fā)器用相鄰低位輸出的下降沿(或上升沿)觸發(fā)。而同步二進(jìn)制加法計(jì)數(shù)器的電路組成是將觸發(fā)器接成T觸發(fā)器,各觸發(fā)器都用計(jì)數(shù)脈沖CP觸發(fā),最低位觸發(fā)器的T輸入為1,高位觸發(fā)器的T輸入為其低位各觸發(fā)器輸出信號(hào)相與,只有低位各觸發(fā)器輸出都為1時(shí),高位觸發(fā)器的狀態(tài)在CP脈沖作用下才會(huì)翻轉(zhuǎn)。圖48所示為由JK觸發(fā)器組成的4位同步二進(jìn)制加法計(jì)數(shù)器,用下降沿觸發(fā)。下面分析它的工作原理。由圖48可得輸出方程:驅(qū)動(dòng)方程:由式(45)可知:最低位觸發(fā)器FF0為T'觸發(fā)器,每輸入一個(gè)計(jì)數(shù)脈沖CP,輸出Q0狀態(tài)變化一次。FF1為T觸發(fā)器,在Q0=0時(shí),即T=0,保持原狀態(tài)不變;在Q0=1時(shí),即T=1,在下一個(gè)計(jì)數(shù)脈沖CP下降沿作用下,FF1狀態(tài)翻轉(zhuǎn)。同樣,FF2和FF3也為T觸發(fā)器。同理,FF2的輸出Q2在Q0和Q1都為1狀態(tài)后的下一個(gè)計(jì)數(shù)脈沖CP下降沿作用下狀態(tài)翻轉(zhuǎn);FF3的輸出Q3在Q2、Q1和Q0都為1狀態(tài)后的下一個(gè)計(jì)數(shù)脈沖CP下降沿作用下狀態(tài)翻轉(zhuǎn)?？梢?圖48所示電路狀態(tài)改變符合表42所示二進(jìn)制加法規(guī)律,因此,為4位同步二進(jìn)制加法計(jì)數(shù)器。圖48所示計(jì)數(shù)器當(dāng)輸入第15個(gè)計(jì)數(shù)脈沖CP時(shí),Q3Q2Q1Q0=1111,進(jìn)位輸出CO=Q3Q2Q1Q0=1;當(dāng)輸入第16個(gè)計(jì)數(shù)脈沖CP時(shí),計(jì)數(shù)器返回初始的0000狀態(tài),同時(shí),CO由1變?yōu)?,輸出一個(gè)負(fù)躍變的進(jìn)位信號(hào),使相鄰高位計(jì)數(shù)器加1,從而實(shí)現(xiàn)了逢16進(jìn)1的計(jì)數(shù)。2)同步二進(jìn)制減法計(jì)數(shù)器將圖48所示的二進(jìn)制加法計(jì)數(shù)器的輸出由Q端改為

端,便構(gòu)成同步二進(jìn)制減法計(jì)數(shù)器。2.同步十進(jìn)制計(jì)數(shù)器同步十進(jìn)制加法計(jì)數(shù)器是在4位同步二進(jìn)制加法計(jì)數(shù)器的基礎(chǔ)上經(jīng)過適當(dāng)修改獲得的。它跳過了1010~1111六個(gè)狀態(tài),利用了自然二進(jìn)制數(shù)的前十個(gè)狀態(tài)0000~1001實(shí)現(xiàn)了8421BCD碼十進(jìn)制加法計(jì)數(shù)。其邏輯圖如圖49所示。由圖49可得輸出方程:驅(qū)動(dòng)方程:狀態(tài)方程:計(jì)數(shù)器在計(jì)數(shù)前,通過異步清零端對(duì)各觸發(fā)器進(jìn)行清零,使各觸發(fā)器的輸出狀態(tài)為Q3Q2Q1Q0=0000;隨著計(jì)數(shù)脈沖的輸入,計(jì)數(shù)器在CP下降沿作用下,狀態(tài)發(fā)生周期性變化,進(jìn)行計(jì)數(shù)。根據(jù)狀態(tài)方程、輸出方程可得圖49電路的狀態(tài)轉(zhuǎn)換表如表44所示,由狀態(tài)表得狀態(tài)轉(zhuǎn)換圖如圖410所示。由狀態(tài)轉(zhuǎn)換表可看出,圖49所示電路在輸入第10個(gè)計(jì)數(shù)脈沖后返回到初始狀態(tài)0000,同時(shí)進(jìn)位輸出端CO向高位輸出一個(gè)負(fù)躍變的進(jìn)位信號(hào),從而實(shí)現(xiàn)了十進(jìn)制計(jì)數(shù)。4.2.3集成計(jì)數(shù)器及其應(yīng)用用觸發(fā)器構(gòu)成的計(jì)數(shù)器在數(shù)字系統(tǒng)中應(yīng)用極其廣泛,因此制造商生產(chǎn)了各種不同功能的通用集成器件,設(shè)計(jì)人員可以根據(jù)廠商提供的器件功能表,了解器件的功能特性,輸入、輸出之間的關(guān)系及應(yīng)用方法,從而選擇合適的器件組成系統(tǒng)。下面介紹幾種常用集成計(jì)數(shù)器芯片。2.集成同步十進(jìn)制計(jì)數(shù)器74LS160和74LS16274LS160是同步8421BCD加法計(jì)數(shù)器,其邏輯符號(hào)和功能表分別如圖414和表46所示。3.利用集成計(jì)數(shù)器實(shí)現(xiàn)任意進(jìn)制計(jì)數(shù)器中規(guī)模集成計(jì)數(shù)器的功能完善、使用方便靈活,模為M的集成計(jì)數(shù)器可以被用來實(shí)現(xiàn)模為任意進(jìn)制(N進(jìn)制)的計(jì)數(shù)器電路。利用集成計(jì)數(shù)器的清零功能(控制端)或預(yù)置數(shù)功能(控制端)可以減小計(jì)數(shù)器的模,而多片集成計(jì)數(shù)器相連又可以擴(kuò)展計(jì)數(shù)器的模。1)利用反饋法實(shí)現(xiàn)N進(jìn)制(N<M)計(jì)數(shù)器利用反饋法可減小原有計(jì)數(shù)長(zhǎng)度。這種方法的原理是,當(dāng)計(jì)數(shù)器計(jì)數(shù)到某一數(shù)值時(shí),將電路產(chǎn)生的置位脈沖或復(fù)位脈沖,加到計(jì)數(shù)器預(yù)置數(shù)控制端或各個(gè)觸發(fā)器清零控制端,使計(jì)數(shù)器恢復(fù)到起始狀態(tài),從而達(dá)到改變計(jì)數(shù)器模的目的。此方法又分為預(yù)置數(shù)法和清零法。(1)預(yù)置數(shù)法。利用計(jì)數(shù)器的置數(shù)控制端在計(jì)數(shù)器計(jì)數(shù)到某一狀態(tài)后產(chǎn)生一個(gè)置數(shù)信號(hào),使計(jì)數(shù)的狀態(tài)回到起始狀態(tài)。利用同步置數(shù)功能實(shí)現(xiàn)N進(jìn)制計(jì)數(shù)器時(shí),計(jì)數(shù)器的并行數(shù)據(jù)輸入端D0~D3必須接入計(jì)數(shù)起始數(shù)據(jù),并置入計(jì)數(shù)器。由于同步置數(shù)控制端獲得置數(shù)信號(hào)后,D0~D3輸入的數(shù)據(jù)并不能立即置入計(jì)數(shù)器,還需再輸入一個(gè)計(jì)數(shù)脈沖CP才能置入計(jì)數(shù)器。因此,利用同步置數(shù)功能構(gòu)成N進(jìn)制計(jì)數(shù)器的方法是:在輸入第N-1個(gè)計(jì)數(shù)脈沖CP后,將計(jì)數(shù)器輸出Q3Q2Q1Q0中的高電平1通過反饋控制電路產(chǎn)生的置數(shù)信號(hào)加到同步置數(shù)控制端

上,這樣,在輸入第N個(gè)計(jì)數(shù)脈沖CP后,D0~D3輸入的數(shù)據(jù)被置入計(jì)數(shù)器,使電路返回到初始的預(yù)置狀態(tài),從而實(shí)現(xiàn)了N進(jìn)制計(jì)數(shù)。而異步置數(shù)控制端獲得置數(shù)信號(hào)時(shí),并行輸入的數(shù)據(jù)便立即被置入計(jì)數(shù)器相應(yīng)的觸發(fā)器中,因此利用異步置數(shù)控制端構(gòu)成N進(jìn)制計(jì)數(shù)器,只要在輸入第N個(gè)計(jì)數(shù)脈沖后,產(chǎn)生一個(gè)置數(shù)信號(hào)加到置數(shù)控制端,使計(jì)數(shù)器返回初始狀態(tài)。利用同步置數(shù)功能實(shí)現(xiàn)N進(jìn)制計(jì)數(shù)器的方法如下(適用于從0開始計(jì)數(shù)):①

寫出N進(jìn)制計(jì)數(shù)器狀態(tài)SN-1的二進(jìn)制代碼。②

寫出反饋置數(shù)函數(shù),即根據(jù)SN-1寫出同步置數(shù)控制端的邏輯表達(dá)式。③

畫連線圖。主要根據(jù)反饋置數(shù)函數(shù)畫連線圖。4.2.4仿真實(shí)驗(yàn):任意進(jìn)制計(jì)數(shù)器的設(shè)計(jì)(1)利用集成計(jì)數(shù)器74LS160設(shè)計(jì)一個(gè)五進(jìn)制計(jì)數(shù)器,分別采用清零法和預(yù)置數(shù)法實(shí)現(xiàn),先通過Multisim軟件進(jìn)行仿真,驗(yàn)證其正確性,然后在圖425中畫出連線圖。(2)試用74LS163構(gòu)成十三進(jìn)制計(jì)數(shù)器,分別采用清零法和預(yù)置數(shù)法實(shí)現(xiàn),先通過Multisim軟件進(jìn)行仿真,驗(yàn)證其正確性,然后在圖426中畫出連線圖。(3)利用74LS161設(shè)計(jì)一個(gè)計(jì)數(shù)器,狀態(tài)轉(zhuǎn)換圖如圖427(a)所示,請(qǐng)問:①

它是幾進(jìn)制計(jì)數(shù)器?②

可用清零法和預(yù)置數(shù)法哪一種方法實(shí)現(xiàn)?③

請(qǐng)?jiān)趫D427(b)中畫出電路連線圖,并通過Multisim軟件進(jìn)行仿真。任務(wù)4.3寄存器和移位寄存器寄存器是存放數(shù)碼、運(yùn)算結(jié)果或指令的電路,移位寄存器不但可以存放數(shù)碼,而且在移位脈沖作用下,寄存器中的數(shù)碼可根據(jù)需要向左或向右移位。寄存器和移位寄存器是數(shù)字系統(tǒng)和計(jì)算機(jī)中常用的基本邏輯部件,應(yīng)用很廣。寄存器和移位寄存器是由具有存儲(chǔ)功能的觸發(fā)器組合起來構(gòu)成的,一個(gè)觸發(fā)器可以存儲(chǔ)1位二進(jìn)制代碼,存放n位二進(jìn)制代碼需用n個(gè)觸發(fā)器來構(gòu)成。寄存器和移位寄存器存放數(shù)碼的方式有并行和串行兩種。并行方式就是數(shù)碼各位從各對(duì)應(yīng)位同時(shí)輸入到寄存器中;串行方式就是數(shù)碼從一個(gè)輸入端逐位輸入到寄存器中。從寄存器和移位寄存器中取出數(shù)碼的方式也有并行和串行兩種。在并行方式中,數(shù)碼各位在對(duì)應(yīng)于各位的輸出端上同時(shí)出現(xiàn)被取出;而在串行方式中,數(shù)碼在一個(gè)輸出端逐位出現(xiàn)被取出。4.3.1寄存器用以存放二進(jìn)制代碼的電路稱作寄存器。在接收指令(在計(jì)算機(jī)中稱為寫指令)控制下,將數(shù)據(jù)送入寄存器存放;需要時(shí)可在輸出指令(讀出指令)控制下,將數(shù)據(jù)由寄存器輸出。它的輸入與輸出均采用并行方式。當(dāng)新數(shù)據(jù)被接收脈沖存入寄存器時(shí),原存的舊數(shù)據(jù)便被自動(dòng)刷新。(3)保持:當(dāng)=1,且CP不為上升沿時(shí),各觸發(fā)器保持原狀態(tài)不變。上述寄存器在輸入數(shù)碼時(shí)各位數(shù)碼同時(shí)進(jìn)入寄存器,取出時(shí)各位數(shù)碼同時(shí)出現(xiàn)在輸出端,因此這種寄存器為并行輸入并行輸出寄存器。4.3.2移位寄存器移位寄存器不僅能存儲(chǔ)數(shù)據(jù),還具有移位的功能。所謂移位,就是寄存器中所存的數(shù)據(jù)能在移位脈沖作用下依次左移或右移。因此,移位寄存器采用串行輸入數(shù)據(jù),可用于存儲(chǔ)數(shù)據(jù)、數(shù)據(jù)的串入

并出轉(zhuǎn)換、數(shù)據(jù)的運(yùn)用及處理等。根據(jù)數(shù)據(jù)在寄存器中移動(dòng)情況的不同,可把移位寄存器分為單向移位(左移、右移)寄存器和雙向移位寄存器,下面分別介紹。所以第1個(gè)數(shù)碼1存入FF0,寄存器的狀態(tài)為Q0Q1Q2Q3=1000。輸入第2個(gè)移位脈沖CP時(shí),4個(gè)觸發(fā)器又輸出跟隨輸入,第2個(gè)數(shù)碼0存入FF0,Q0=0,FF0中原來的數(shù)碼存入FF1,Q1=1,寄存器的狀態(tài)為Q0Q1Q2Q3=0100,數(shù)碼向右移了一位。依此類推,這樣,在4個(gè)移位脈沖CP作用下,輸入的4位串行數(shù)碼1011全部存入移位寄存器中,移位情況如表47所示。移位寄存器中的數(shù)碼Q0Q1Q2Q3可以并行輸出,實(shí)現(xiàn)了數(shù)據(jù)的串行輸入

并行輸出傳送。如果再輸入4個(gè)移位脈沖,則輸入數(shù)據(jù)“1011”逐位從Q3端輸出,實(shí)現(xiàn)數(shù)據(jù)的串行輸入串行輸出傳送。由于數(shù)據(jù)依次從低位移向高位,即從左向右移動(dòng),所以為右移寄存器。(3)保持:當(dāng)RD=1,且CP不為上升沿時(shí),各觸發(fā)器保持原狀態(tài)不變,即實(shí)現(xiàn)數(shù)據(jù)的記憶存儲(chǔ)功能。由D觸發(fā)器構(gòu)成的4位左移移位寄存器電路如圖430所示。其工作原理和右移移位寄存器相同,具體工作過程請(qǐng)讀者自行分析。2.雙向移位寄存器由前面討論的單向移位寄存器的工作原理可知,右移移位寄存器和左移移位寄存器的電路結(jié)構(gòu)是基本相同的,若適當(dāng)加入一些控制電路和控制信號(hào),就可將右移移位寄存器和左移移位寄存器結(jié)合在一起,構(gòu)成雙向移位寄存器。圖433所示為集成4位雙向移位寄存器74LS194的引腳圖和邏輯圖。圖中,為異步清零端,低電平有效;D0~D3為并行數(shù)碼輸入端;DSR為右移串行數(shù)碼輸入端;DSL為左移串行數(shù)碼輸入端;M0和M1為工作方式控制端;Q0~Q3為并行數(shù)碼輸出端;CP為移位脈沖輸入端,上升沿有效。74LS194的邏輯功能如表48所示。4.3.3移位寄存器的應(yīng)用1.構(gòu)成環(huán)形計(jì)數(shù)器圖434(a)所示為由雙向移位寄存器CT74LS194構(gòu)成的4位環(huán)形計(jì)數(shù)器。當(dāng)取M1M0=10、D0D1D2D3=0001,并使電路處于Q0Q1Q2Q3=D0D1D2D3=0001,同時(shí)將Q0和左移串行數(shù)碼輸入端DSL相連時(shí),隨著移位脈沖CP的輸入,電路開始左移操作,由Q3→Q2→Q1→Q0依次輸出脈沖,其狀態(tài)如表49所示。根據(jù)狀態(tài)表畫出其波形如圖434(b)所示,輸出脈沖寬度為CP的一個(gè)周期。該環(huán)形計(jì)數(shù)器實(shí)際上也是一個(gè)順序脈沖發(fā)生器。