教學(xué)課件-《數(shù)字電子技術(shù)》崔愛(ài)紅

《數(shù)字電子技術(shù)》第一章《數(shù)字電子技術(shù)》第一章教學(xué)目標(biāo)1.了解與、或、非三種基本邏輯關(guān)系的概念、邏輯代數(shù)的基本定律與規(guī)則。2.學(xué)會(huì)用邏輯代數(shù)的基本公式和常用公式去化簡(jiǎn)邏輯函數(shù)。3.掌握五變量以下卡諾圖的畫(huà)法，能熟練地運(yùn)用卡諾圖化簡(jiǎn)邏輯函數(shù)?！稊?shù)字電子技術(shù)》第一章典型應(yīng)用電路圖1-1聲光控延時(shí)開(kāi)關(guān)的原理電路圖《數(shù)字電子技術(shù)》第一章聲光控延時(shí)開(kāi)關(guān)聲光控延時(shí)開(kāi)關(guān)集聲控、光控、延時(shí)自動(dòng)控制技術(shù)為一體，白天光線較強(qiáng)時(shí)，受光控自鎖，有聲響也不開(kāi)燈；當(dāng)傍晚環(huán)境光線變暗后，開(kāi)關(guān)自動(dòng)進(jìn)入待機(jī)狀態(tài)，遇有說(shuō)話聲、腳步聲等聲響時(shí)，會(huì)立即開(kāi)燈，延時(shí)半分鐘后自動(dòng)關(guān)燈；能延長(zhǎng)燈泡壽命，達(dá)到節(jié)電的目的。在這里聲音和環(huán)境光線變暗是兩個(gè)條件，即為本章中的兩個(gè)邏輯變量，只有這兩個(gè)條件均滿足時(shí)，才可以是邏輯結(jié)果（燈亮）實(shí)現(xiàn)。

《數(shù)字電子技術(shù)》第一章

聲光控延時(shí)開(kāi)關(guān)的電路原理圖見(jiàn)圖1-1所示。電路中的主要元器件是使用了數(shù)字集成電路CD4011，其內(nèi)部含有4個(gè)獨(dú)立的與非門vd1～vd4，使電路結(jié)構(gòu)簡(jiǎn)單，工作可靠性高?！稊?shù)字電子技術(shù)》第一章

本章著重討論數(shù)字電路中邏輯關(guān)系的基本知識(shí)——邏輯代數(shù)。它是分析和設(shè)計(jì)數(shù)字電路的主要工具，是學(xué)習(xí)數(shù)字電子技術(shù)的基礎(chǔ)?！稊?shù)字電子技術(shù)》第一章1.1邏輯變量與邏輯運(yùn)算

1849年，英國(guó)數(shù)學(xué)家喬治·布爾（George·Boole）首先提出了描述客觀事物邏輯關(guān)系的數(shù)學(xué)方法——布爾代數(shù)。因?yàn)椴紶柎鷶?shù)被廣泛地用于解決開(kāi)關(guān)電路及數(shù)字邏輯電路的分析設(shè)計(jì)上，故又把布爾代數(shù)稱為開(kāi)關(guān)代數(shù)或邏輯代數(shù)?！稊?shù)字電子技術(shù)》第一章1.1.1邏輯變量

邏輯代數(shù)中，也用字母來(lái)表示變量，這種變量叫做邏輯變量。邏輯變量的取值只有0和1兩個(gè)，這時(shí)0和1不再表示數(shù)量的大小，只表示兩種不同的邏輯狀態(tài)。例如是和非、真和假、高電位和低電位、有和無(wú)、開(kāi)和關(guān)等等。在研究事件的因果變化關(guān)系時(shí)，決定事件變化的因素稱為邏輯自變量，而與之對(duì)應(yīng)事件的結(jié)果稱為邏輯結(jié)果，以某種形式表示的邏輯自變量與邏輯結(jié)果之間的函數(shù)關(guān)系稱為邏輯函數(shù)?！稊?shù)字電子技術(shù)》第一章1.1.2邏輯運(yùn)算1．基本邏輯運(yùn)算基本的邏輯關(guān)系有三種，即邏輯與、邏輯或、邏輯非。與之相對(duì)應(yīng)，在邏輯代數(shù)中，基本的邏輯運(yùn)算也有三種：與運(yùn)算、或運(yùn)算、非運(yùn)算。為了理解與、或、非三種基本邏輯運(yùn)算的含義，下面以一例子進(jìn)行說(shuō)明?！稊?shù)字電子技術(shù)》第一章圖1-6表示與或非的電路《數(shù)字電子技術(shù)》第一章

從圖1-6中可以看出，若把開(kāi)關(guān)的閉合作為條件，把燈泡的亮作為結(jié)果，那么三個(gè)電路圖代表的邏輯關(guān)系如下：（a）圖表示只有決定事件結(jié)果的全部條件均具備時(shí)結(jié)果才發(fā)生，這種邏輯關(guān)系叫邏輯與、與邏輯或邏輯相乘。（b）圖表示決定事件的所有條件中只要一個(gè)滿足，結(jié)果就能發(fā)生，這種邏輯關(guān)系叫邏輯或、或邏輯或邏輯相加。（c）圖表示決定事件的條件滿足時(shí)，結(jié)果便不會(huì)發(fā)生，而條件不具備時(shí)，結(jié)果反而會(huì)發(fā)生，這種邏輯關(guān)系叫邏輯非、非邏輯或邏輯求反?！稊?shù)字電子技術(shù)》第一章

若以A、B

來(lái)表示邏輯自變量，Y表示邏輯因變量，A、B

取0表示開(kāi)關(guān)斷開(kāi)，取1表示開(kāi)關(guān)閉合；Y取0表示燈泡滅，取1表示燈泡亮，即可列出因變量與自變量之間變化關(guān)系的圖表（見(jiàn)表1-1、表1-2和表1-3），這種圖表稱為邏輯真值表。《數(shù)字電子技術(shù)》第一章

將上述三種基本邏輯運(yùn)算的邏輯自變量與邏輯因變量之間的關(guān)系表示成邏輯函數(shù)的形式為：

Y＝A·B

與邏輯運(yùn)算Y＝A+B

或邏輯運(yùn)算Y＝非邏輯運(yùn)算

表1-1與邏輯的真值表表1-2或邏輯真值表表1-3非邏輯真值表ABYABYAY0000000101001110100101111111《數(shù)字電子技術(shù)》第一章

式中的“·

”表示與運(yùn)算，“＋”表示或運(yùn)算，變量上面的“－”表示非運(yùn)算。同時(shí)，把實(shí)現(xiàn)與邏輯運(yùn)算的單元電路叫與門，把實(shí)現(xiàn)或邏輯運(yùn)算的單元電路叫或門，實(shí)現(xiàn)非邏輯運(yùn)算的單元電路叫非門。與、或、非邏輯運(yùn)算不僅可以用邏輯函數(shù)的形式來(lái)表示，還用圖形符號(hào)來(lái)表示，這些圖形符號(hào)不僅可以表示有關(guān)的邏輯運(yùn)算，還可表示相應(yīng)的門電路。圖1-7(a)(b)(c)

即為國(guó)家標(biāo)準(zhǔn)所采用的圖形符號(hào)。

《數(shù)字電子技術(shù)》第一章2.組合邏輯運(yùn)算在實(shí)際問(wèn)題中，事件的因果關(guān)系往往比單一的與、或、非要復(fù)雜得多，不過(guò)它們均可用與、或、非組合來(lái)實(shí)現(xiàn)。我們將含有兩個(gè)或兩個(gè)以上基本邏輯的邏輯函數(shù)關(guān)系式稱為組合邏輯函數(shù)。通常組合邏輯函數(shù)包含與非、或非、異或、與或非等，相應(yīng)的真值表見(jiàn)表1-4，1-5，1-6，1-7?！稊?shù)字電子技術(shù)》第一章表1-4與非邏輯真值表表1-5或非邏輯真值表表1-6異或邏輯真值表ABYABYABY001001000011010011101100101110110110《數(shù)字電子技術(shù)》第一章

表1-7與或非邏輯真值表ABCDYABCDY00001100010001110011001011010100110101100100111000010111101001101111000111011110《數(shù)字電子技術(shù)》第一章

與非、或非、異或、與或非運(yùn)算的圖形符號(hào)如圖1-8(a)(b)(c)(d)所示。

由組合邏輯函數(shù)的真值表可知，與非運(yùn)算是將A和B先進(jìn)行與運(yùn)算，然后將結(jié)果求反，可用公式Y(jié)=表示，故與非運(yùn)算屬于與運(yùn)算和非運(yùn)算的組合，圖形符號(hào)中的小圓圈表示非運(yùn)算。

《數(shù)字電子技術(shù)》第一章

或非運(yùn)算是將

A和B先進(jìn)行或運(yùn)算，然后將結(jié)果求反，可用公式Y(jié)=表示，故屬于或運(yùn)算和非運(yùn)算的組合。

異或運(yùn)算的規(guī)律是：當(dāng)

A，B

取值不同時(shí)，輸出為1，取值相同時(shí)，輸出為0，異或運(yùn)算可用與、或、非的組合表示：

以后，為了書(shū)寫方便，常將與的運(yùn)算符號(hào)“·

”省略，即將A·B簡(jiǎn)寫成

AB。與或非運(yùn)算是將

A和B

及

C和

D分別進(jìn)行與運(yùn)算，再將結(jié)果進(jìn)行或運(yùn)算，最后進(jìn)行求反，可用公式Y(jié)=表示，故屬于與、或、非運(yùn)算的組合《數(shù)字電子技術(shù)》第一章1.2邏輯代數(shù)的基本定律和規(guī)則1.2.1邏輯代數(shù)的基本定律在邏輯代數(shù)中，有如下一些基本定律（見(jiàn)表1-8），這些定律對(duì)今后的邏輯運(yùn)算及邏輯函數(shù)的化簡(jiǎn)均有非常重要的作用。表1-8中1，2為常量與變量間的運(yùn)算規(guī)律，稱為0-1律；3為同一變量的運(yùn)算規(guī)律，稱為重疊律；4為變量與反變量的運(yùn)算規(guī)律，稱為互補(bǔ)律；5為交換律；6為結(jié)合律；7為分配律；8是著名的摩根定理，也稱反演律；9表示一個(gè)變量?jī)纱吻蠓催\(yùn)算后還原為其本身，故稱還原律或非非律。

《數(shù)字電子技術(shù)》第一章表1-8邏輯代數(shù)基本定律＝+序號(hào)定律12345678=+=+9=A《數(shù)字電子技術(shù)》第一章

上述這些定律的正確性可用真值表的方法加以證明，若將變量的所有取值代入等式兩邊，兩邊的結(jié)果相等，則等式成立?！稊?shù)字電子技術(shù)》第一章1.2.2邏輯代數(shù)常用公式在邏輯代數(shù)中，有以下幾個(gè)常用公式：（1）(1-1）（2）(1-2）（3）(1-3）（4）(1-4）（5）AB+C+BC=

AB+C

(1-5）《數(shù)字電子技術(shù)》第一章

這里僅對(duì)公式(1-5）加以證明，其余公式讀者可用基本定律或真值表自己證明。證明：

《數(shù)字電子技術(shù)》第一章1.2.3邏輯代數(shù)中的基本規(guī)則

1.代入規(guī)則。將等式兩邊的同一個(gè)邏輯變量均以一個(gè)邏輯函數(shù)取代之，則等式仍然成立，這一規(guī)則稱為代入規(guī)則。利用代入規(guī)則，可將前面所講過(guò)的基本定律和常用公式推廣，掌握這些推廣的形式，對(duì)邏輯函數(shù)化簡(jiǎn)非常有用。例如，應(yīng)用代入規(guī)則將摩根定理推廣，有如下結(jié)論：若以代替原來(lái)B的位置，則有

《數(shù)字電子技術(shù)》第一章2.反演規(guī)則。對(duì)于任意一個(gè)邏輯函數(shù)式Y(jié)，若將其中所有的“·”換成“+”，“+”換成“·”，0換成1，1換成0，原變量換成反變量，反變量換成原變量，得到的函數(shù)式就是，這就是反演規(guī)則。利用反演規(guī)則可非常方便地求反函數(shù)例如則在使用反演規(guī)則求反函數(shù)式時(shí)應(yīng)注意以下兩點(diǎn)：①必須遵循“先括號(hào)，然后乘，最后加”的運(yùn)算原則。②不屬于單個(gè)變量上的非號(hào)應(yīng)保留不變。。，，《數(shù)字電子技術(shù)》第一章3.對(duì)偶規(guī)則。對(duì)于任意一個(gè)邏輯函數(shù)式Y(jié)，若將其中的“·

”換成“+”，“+”換成“·

”，0換成1，1換成0，所得到的一個(gè)新的邏輯函數(shù)式，就是函數(shù)Y的對(duì)偶式，記為Y′，這就是對(duì)偶規(guī)則?？梢宰C明，若兩個(gè)邏輯函數(shù)相等，則其對(duì)應(yīng)的對(duì)偶式也相等。利用這一結(jié)果，可先證明某一等式兩邊函數(shù)的對(duì)偶式相等，再得出兩函數(shù)相等，這樣可簡(jiǎn)化證明過(guò)程。《數(shù)字電子技術(shù)》第一章1.3邏輯函數(shù)的表示方法及相互轉(zhuǎn)換1.3.1邏輯函數(shù)的表示方法前面已經(jīng)講過(guò)，任何一個(gè)因果事件均可用邏輯自變量與邏輯因變量之間的關(guān)系式——邏輯函數(shù)來(lái)進(jìn)行描述，但在實(shí)際使用中，邏輯函數(shù)的表示方法有多種，一般可用邏輯真值表、邏輯函數(shù)式、邏輯圖、卡諾圖及波形圖等來(lái)表示。本節(jié)介紹前三種表示方法及相互轉(zhuǎn)換，卡諾圖和波形圖表示法在后續(xù)章節(jié)中作介紹?！稊?shù)字電子技術(shù)》第一章1．邏輯真值表將邏輯自變量所有取值和與其相對(duì)應(yīng)的邏輯因變量的結(jié)果列成表格即得到真值表，真值表可將事件的因果關(guān)系非常直觀地表示出來(lái)。２．邏輯函數(shù)式將邏輯自變量和邏輯因變量的關(guān)系用與、或、非等運(yùn)算的組合形式表示出來(lái)，即為邏輯函數(shù)式。邏輯函數(shù)式對(duì)事件的因果關(guān)系表示非常簡(jiǎn)捷，也便于利用公式法對(duì)其進(jìn)行化簡(jiǎn)。３．邏輯圖將邏輯函數(shù)式中的與、或、非等邏輯關(guān)系用對(duì)應(yīng)的圖形符號(hào)表示，即為邏輯圖。邏輯圖便于將事件的因果關(guān)系連成邏輯電路，因?yàn)樽罱K的邏輯功能均依靠電路來(lái)實(shí)現(xiàn)?！稊?shù)字電子技術(shù)》第一章1.3.2各種表示方法間的相互轉(zhuǎn)換１．從真值表到邏輯函數(shù)式例1-1已知一奇偶判斷電路的真值表如表1-9所示，試寫出它的邏輯函數(shù)式。

解析：由真值表到邏輯函數(shù)，方法如下：（1）找出真值表中使Y=1的那些輸入變量的組合。（2）每組輸入變量取值的組合對(duì)應(yīng)一個(gè)乘積項(xiàng)，取1的寫成原變量，取0的寫成反變量。（3）將這些乘積項(xiàng)相加，得到的即為邏輯函數(shù)式?！稊?shù)字電子技術(shù)》第一章

解：從真值表的變化規(guī)律可知，當(dāng)變量A，B，C

中有兩個(gè)同時(shí)為1時(shí)，輸出

Y為1，否則

Y

為0，而：A=0，B=1，C=1

時(shí)，有A=1，B=0，C=1時(shí)，有A=1，B=1，C=0時(shí)，有故Y

的邏輯函數(shù)式為上述三個(gè)乘積項(xiàng)之和，即《數(shù)字電子技術(shù)》第一章表1-9例1-1的真值表A

B

CY00000010010001111000101111011110《數(shù)字電子技術(shù)》第一章

２．由邏輯函數(shù)式列出真值表將輸入變量的所有取值組合代入邏輯函數(shù)式中，求出函數(shù)值，列成表格，即可得到真值表。

例1-2

已知求其對(duì)應(yīng)的真值表。，解析：由邏輯函數(shù)式列出真值表，只要將A，B，C的八種取值組合逐一代入函數(shù)式，得出函數(shù)值，列成表格，即可得到其對(duì)應(yīng)真值表《數(shù)字電子技術(shù)》第一章

解：列出函數(shù)的真值表（見(jiàn)表1-10）。表

1-10例

1-2的真值表A

B

CY00000010010101101001101111011110《數(shù)字電子技術(shù)》第一章

３．由邏輯函數(shù)式畫(huà)出邏輯圖用圖形符號(hào)逐一代替函數(shù)式的運(yùn)算符號(hào)，即可得到邏輯圖。

例1-3已知，試畫(huà)出邏輯圖。解析：邏輯圖就是用邏輯符號(hào)表示基本單元電路以及由這些基本單元電路組成的具有對(duì)應(yīng)于某—個(gè)邏輯函數(shù)功能的電路圖。一般都是根據(jù)函數(shù)表達(dá)式畫(huà)邏輯圖的，只要把表達(dá)式中各個(gè)邏輯運(yùn)算用相應(yīng)門電路的邏輯符號(hào)代替，就可以畫(huà)出和函數(shù)表達(dá)式相對(duì)應(yīng)的邏輯圖。《數(shù)字電子技術(shù)》第一章解：函數(shù)式Y(jié)的邏輯圖如圖1-9所示。圖1-9例1-3的邏輯圖《數(shù)字電子技術(shù)》第一章

４．由邏輯圖寫出邏輯函數(shù)式從輸入端到輸出端逐級(jí)寫出每個(gè)圖形符號(hào)對(duì)應(yīng)的邏輯式，即可得到對(duì)應(yīng)的邏輯函數(shù)式。例1-4

已知某一函數(shù)的邏輯圖如圖1-10所示，寫出對(duì)應(yīng)的邏輯函數(shù)式。圖1-10例1-4的邏輯圖《數(shù)字電子技術(shù)》第一章

解析：根據(jù)函數(shù)的邏輯圖，可以從它的輸出、輸入變量間的邏輯關(guān)系得出和邏輯圖相對(duì)應(yīng)的函數(shù)表達(dá)式。只要對(duì)邏輯圖從輸入到輸出，逐個(gè)寫出輸出端的表達(dá)式那么邏輯圖最后一級(jí)輸出的邏輯關(guān)系式即為此邏輯圖所對(duì)應(yīng)的函數(shù)表達(dá)式。解：圖1-10對(duì)應(yīng)的邏輯函數(shù)式為《數(shù)字電子技術(shù)》第一章1.4邏輯函數(shù)的化簡(jiǎn)方法在分析邏輯問(wèn)題時(shí)，我們會(huì)發(fā)現(xiàn)，同一個(gè)邏輯函數(shù)雖然它所實(shí)現(xiàn)的邏輯功能相同，但其表達(dá)形式卻多樣，例如：

(與或式）

(與非—與非式）

（或非—或式）《數(shù)字電子技術(shù)》第一章

但人們總希望邏輯函數(shù)的表達(dá)形式最簡(jiǎn)單。當(dāng)邏輯函數(shù)的形式最簡(jiǎn)單時(shí)，實(shí)現(xiàn)其邏輯功能的電路元件最少，不僅成本低，而且性能更可靠。由于邏輯函數(shù)多以與或式出現(xiàn)，故下面將以與或式為例，分析其最簡(jiǎn)式的化簡(jiǎn)方法。所謂最簡(jiǎn)與或式，是指函數(shù)式的乘積項(xiàng)最少，且每個(gè)乘積項(xiàng)中的因子數(shù)也最少。《數(shù)字電子技術(shù)》第一章1.4.1邏輯函數(shù)的代數(shù)化簡(jiǎn)法所謂代數(shù)化簡(jiǎn)法，即指采用前面所講的基本定律及常用公式對(duì)函數(shù)進(jìn)行化簡(jiǎn)。現(xiàn)將常用的化簡(jiǎn)法列于表1-11中。表1-11常用代數(shù)化簡(jiǎn)法名稱所用公式方法說(shuō)明并項(xiàng)法將兩項(xiàng)合并為一項(xiàng)，且消去一個(gè)因子吸收法將多余的乘積項(xiàng)AB

吸收掉消因子法消去乘積項(xiàng)中多余的因子消項(xiàng)法消去多余項(xiàng)配項(xiàng)法重復(fù)寫入某項(xiàng)，再與其他項(xiàng)配合進(jìn)行化簡(jiǎn)一項(xiàng)拆成兩項(xiàng)，再與其他項(xiàng)配合進(jìn)行化簡(jiǎn)表1-11常用代數(shù)化簡(jiǎn)法《數(shù)字電子技術(shù)》第一章

例1-5

解析：在對(duì)邏輯函數(shù)進(jìn)行化簡(jiǎn)時(shí)，并沒(méi)有固定的方法，有時(shí)要靈活、綜合甚至重復(fù)地使用某些公式，才能將函數(shù)化成最簡(jiǎn)的形式，能否盡快將其化為最簡(jiǎn)形式，取決于對(duì)公式的熟練程度及應(yīng)用技巧。解：《數(shù)字電子技術(shù)》第一章1.4.2邏輯函數(shù)的圖形化簡(jiǎn)法

1．邏輯函數(shù)的最小項(xiàng)之和形式邏輯變量之間只進(jìn)行邏輯與運(yùn)算的表達(dá)式稱為與項(xiàng)。與項(xiàng)之間只進(jìn)行邏輯或運(yùn)算的表達(dá)式稱為與或表達(dá)式。例如是與項(xiàng)，是與或表達(dá)式。最小項(xiàng)是一種與項(xiàng)。設(shè)有n個(gè)邏輯變量，由它們組成具有n個(gè)變量的與項(xiàng)中，每個(gè)變量以原變量或反變量的形式出現(xiàn)一次而且僅出現(xiàn)一次，則稱這個(gè)與項(xiàng)為最小項(xiàng)。對(duì)于n個(gè)變量來(lái)說(shuō)可以有個(gè)最小項(xiàng)?！稊?shù)字電子技術(shù)》第一章

例如，對(duì)于兩個(gè)變量的函數(shù)來(lái)說(shuō)，就有四個(gè)最小項(xiàng)，分別為為了敘述及書(shū)寫方便，通常用表示最小項(xiàng)。下角標(biāo)為ｉ的值是這樣確定的：當(dāng)變量按一定順序排列好后，在對(duì)應(yīng)的最小項(xiàng)中，若出現(xiàn)原變量時(shí)表示為1，若出現(xiàn)反變量則表示為0，這些0,1按順序組成一個(gè)二進(jìn)制數(shù)，這二進(jìn)制數(shù)所對(duì)應(yīng)的十進(jìn)制數(shù)就是的下角標(biāo)ｉ。，，。《數(shù)字電子技術(shù)》第一章

例如：當(dāng)n＝２時(shí)，(00)=，(01)=，(10)=，(11)=。為了分析最小項(xiàng)的性質(zhì)，將２變量所有最小項(xiàng)的真值表列出，如表1-12所示。由表中可看出最小項(xiàng)的性質(zhì)如下。

，

，

，

AB001000010100100010110001表1-12

2變量最小項(xiàng)《數(shù)字電子技術(shù)》第一章①使每一個(gè)最小項(xiàng)等于１的自變量的取值是惟一的。例如：當(dāng)=00時(shí)，只有＝1，其余各最小項(xiàng)均為０；當(dāng)=11時(shí)，只有=1，而其余各最小項(xiàng)均為０。②兩個(gè)不同的最小項(xiàng)之積為０。③n個(gè)變量的所有最小項(xiàng)之邏輯和恒等于１，即

任何一個(gè)邏輯函數(shù)都可以用最小項(xiàng)之和的形式表示，而且這種表示是惟一的?！稊?shù)字電子技術(shù)》第一章

任何一個(gè)邏輯函數(shù)都可以用最小項(xiàng)之和的形式表示，而且這種表示是惟一的。求最小項(xiàng)的方法有如下二種方法。①將邏輯函數(shù)先用真值表表示，再根據(jù)真值表寫出該邏輯函數(shù)的最小項(xiàng)之和?！稊?shù)字電子技術(shù)》第一章例1-6設(shè),將表示成最小項(xiàng)之和形式。表1-13

Y的真值表

A

B

C

00010010000000010000001101011000011101000011000111110101《數(shù)字電子技術(shù)》第一章

解析：將函數(shù)式變?yōu)樽钚№?xiàng)之和形式，只需根據(jù)邏輯函數(shù)的表達(dá)式列出真值表，該邏輯函數(shù)是將＝１的輸入變量最小項(xiàng)相或就是該邏輯函數(shù)的最小項(xiàng)表達(dá)式。解:列出真值表（表1-13）。從真值表可得

＝∑(0,3,4,6,7)《數(shù)字電子技術(shù)》第一章②將邏輯函數(shù)反復(fù)利用摩根定律和配項(xiàng)，將其表示成最小項(xiàng)之和的形式。例1-7已知，將Y表示成最小項(xiàng)之和的形式。解析：對(duì)于形如例1-7中的函數(shù)式，要寫出真值表很不方便，而利用摩根定律和配項(xiàng)，將其表示成最小項(xiàng)之和的形式比較方便。解:

＝∑m（3,5,6,7）《數(shù)字電子技術(shù)》第一章

由以上討論可知全部由最小項(xiàng)相加而構(gòu)成的與或表達(dá)式稱為最小項(xiàng)表達(dá)式，這是與或表達(dá)式的標(biāo)準(zhǔn)形式，又稱為標(biāo)準(zhǔn)與或式?！稊?shù)字電子技術(shù)》第一章

２．邏輯函數(shù)的圖解化簡(jiǎn)法通過(guò)真值表和邏輯函數(shù)的討論可知對(duì)于任何一個(gè)邏輯函數(shù)的功能描述，都可作出它的真值表，根據(jù)真值表可以寫出該函數(shù)的最小項(xiàng)之和的形式。但是，直接把真值表作為運(yùn)算工具十分不便，如果將真值表按特定規(guī)律進(jìn)行排列，將其變換成方格圖的形式，稱為卡諾圖。利用卡諾圖可以方便地對(duì)邏輯函數(shù)進(jìn)行化簡(jiǎn)，通常稱為圖形法或卡諾圖法?？ㄖZ圖實(shí)質(zhì)上是把真值表按格雷碼的編碼規(guī)律排列出來(lái)的方格圖?？ㄖZ圖中，小方格的個(gè)數(shù)與真值表的行數(shù)相同；真值表中，各行的行號(hào)也就是卡諾圖中相應(yīng)小方格的編號(hào)。下面分別介紹1-4變量的卡諾圖：

《數(shù)字電子技術(shù)》第一章(1)１變量卡諾圖１變量卡諾圖如圖1-12(a)所示。由于變量數(shù)n＝１，所以它有＝２個(gè)小方格，對(duì)應(yīng)m0和m1兩個(gè)最小項(xiàng)。圖中０表示A的反變量，１表示A的原變量。

(2)２變量卡諾圖２變量卡諾圖如圖1-12(b)所示。由于變量數(shù)n＝２，所以它有＝４個(gè)小方格，對(duì)應(yīng)４個(gè)最小項(xiàng)。小方格按相鄰原則排列，每個(gè)小方格有二個(gè)相鄰格，如m0和m1，m2相鄰?！稊?shù)字電子技術(shù)》第一章圖1-121-4變量的卡諾圖AAm1m0A110ABABABABAB0m0m2m1m3ABC0001111001ABCABCABCABCABCABCABCABCm7m0m1m2m3m4m5m6(a)(b)(c)01AB00011110ABCDABCDABCDABCDABCDABCDABCDABCDABCDABCDABCDABCDABCDABCDABCD00011110m0m4m12m8m9m13m5m1m10m14m6m2m11m15m7m3CD(d)ABCD《數(shù)字電子技術(shù)》第一章

（3）３變量卡諾圖３變量卡諾圖如圖1-12（C）所示。由于變量數(shù)n＝３，所以＝8個(gè)小方格，對(duì)應(yīng)８?jìng)€(gè)最小項(xiàng)。每個(gè)小方格有３個(gè)相鄰格，如m0和m1,m2,m4相鄰，m2和m0，m3，m6

相鄰。（4）４變量卡諾圖４變量卡諾圖如圖1-12（d）所示。由于變量數(shù)n＝４，所以它有＝16個(gè)小方格，對(duì)應(yīng)１６個(gè)最小項(xiàng)。每個(gè)小方格有４個(gè)相鄰格，如m5和m1,m4,m7,m13相鄰?！稊?shù)字電子技術(shù)》第一章5變量及以上的卡諾圖將變得十分復(fù)雜，相鄰關(guān)系難于尋找，所以卡諾圖一般多用于4變量以內(nèi)。由于任意一個(gè)n變量的邏輯函數(shù)都可以表示成最小項(xiàng)之和的形式，而n變量的卡諾圖包含了n個(gè)變量的所有最小項(xiàng)。所以我們只要先根據(jù)函數(shù)中的變量數(shù)畫(huà)出對(duì)應(yīng)的卡諾圖，然后將函數(shù)中所有的最小項(xiàng)在卡諾圖中找到對(duì)應(yīng)的小方格，在格中填上“１”作為標(biāo)記。其余小方格填“０”。填有“１”的所有小方格合成的區(qū)域就是該函數(shù)的卡諾圖?！稊?shù)字電子技術(shù)》第一章

例1-8

已知，試將此函數(shù)填在卡諾圖上。解析：已知邏輯函數(shù)，填卡諾圖時(shí)應(yīng)首先利用前面學(xué)過(guò)的方法將函數(shù)Y表示成最小項(xiàng)之和的形式。本例中由于Y是４變量邏輯函數(shù)，所以畫(huà)出４變量的卡諾圖，然后將函數(shù)Y的表達(dá)式中所有最小項(xiàng)填在卡諾圖對(duì)應(yīng)的小方格中，對(duì)應(yīng)最小項(xiàng)處填“１”，其余格填“０”。

《數(shù)字電子技術(shù)》第一章=Σm(5,7,10,11,12,13,14,15)

解：1.先將函數(shù)Y的表達(dá)式變?yōu)樽钚№?xiàng)形式2.填入卡諾圖，如圖1-13所示?！稊?shù)字電子技術(shù)》第一章圖1-13例1-8的卡諾圖

若已知一個(gè)邏輯函數(shù)的真值表，也可直接填出該函數(shù)的卡諾圖。只要把真值表中輸出為１的那些最小項(xiàng)填上“１”，輸出為０的那些最小項(xiàng)填上“０”（也可不填）即可。下面以４變量卡諾圖為例來(lái)說(shuō)明用卡諾圖化簡(jiǎn)邏輯函數(shù)的方法?！稊?shù)字電子技術(shù)》第一章

例1-9化簡(jiǎn)解析：用卡諾圖化簡(jiǎn)邏輯函數(shù)的步驟如下：（１）畫(huà)出該邏輯函數(shù)的卡諾圖。（２）畫(huà)合并圈。將相鄰的“１”格按圈為一組，直到所有的“１”格全部被覆蓋為止。

（３）將每個(gè)合并圈所表示的與項(xiàng)邏輯加。解：第一步：將Y正確的填入４變量的卡諾圖內(nèi)，如圖1-14（a）所示。第二步：畫(huà)合并圈，圈住所有“１”格。具體過(guò)程見(jiàn)圖1-14（b）。為便于檢查，可以將每個(gè)合并圈化簡(jiǎn)結(jié)果標(biāo)在卡諾圖上?！稊?shù)字電子技術(shù)》第一章圖1-14例1-9的卡諾圖

第三步：組成化簡(jiǎn)后的函數(shù)。每一個(gè)合并圈對(duì)應(yīng)一個(gè)與項(xiàng)，然后再將各與項(xiàng)“或”起來(lái)得到化簡(jiǎn)后的函數(shù)《數(shù)字電子技術(shù)》第一章

為使簡(jiǎn)化后的邏輯函數(shù)式最簡(jiǎn)，在畫(huà)圈時(shí)應(yīng)注意下列幾點(diǎn)：（１）合并圈按越大越好。（２）合并圈個(gè)數(shù)越少越好。（３）由于，所以同一個(gè)“１”格可以圈多次。（４）每個(gè)合并圈中要有新的未被圈過(guò)的“１”格。如果某一合并圈中所有“１”格均被別的圈所包圍，由此圈所表示的與項(xiàng)是多余的，即為冗余項(xiàng)?！稊?shù)字電子技術(shù)》第一章

例1-10

化簡(jiǎn)Y=∑m（2,3,5,7,8,10,12,13）。解：Y的卡諾圖及化簡(jiǎn)過(guò)程如圖1-15所示。該函數(shù)有二種圈法，按圖1-15（a）的圈法得出按圖1-15（b）的圈法得出圖1-15例1-10的卡諾圖《數(shù)字電子技術(shù)》第一章注意注意比較兩個(gè)合并法得出的結(jié)果可知它們均為４個(gè)３變量的與項(xiàng)組成，且均為最簡(jiǎn)的結(jié)果。從本例可知，同一邏輯函數(shù)，可能有二種以上的最簡(jiǎn)化結(jié)果。注意注意比較兩個(gè)合并法得出的結(jié)果可知它們均為４個(gè)３變量的與項(xiàng)組成，且均為最簡(jiǎn)的結(jié)果。從本例可知，同一邏輯函數(shù)，可能有二種以上的最簡(jiǎn)化結(jié)果。注意注意比較兩個(gè)合并法得出的結(jié)果可知它們均為４個(gè)３變量的與項(xiàng)組成，且均為最簡(jiǎn)的結(jié)果。從本例可知，同一邏輯函數(shù)，可能有二種以上的最簡(jiǎn)化結(jié)果。注意注意比較兩個(gè)合并法得出的結(jié)果可知它們均為４個(gè)３變量的與項(xiàng)組成，且均為最簡(jiǎn)的結(jié)果。從本例可知，同一邏輯函數(shù)，可能有二種以上的最簡(jiǎn)化結(jié)果。注意:

比較兩個(gè)合并法得出的結(jié)果可知它們均為４個(gè)３變量的與項(xiàng)組成，且均為最簡(jiǎn)的結(jié)果。從本例可知，同一邏輯函數(shù)，可能有二種以上的最簡(jiǎn)化結(jié)果?！稊?shù)字電子技術(shù)》第一章

例1-11

化簡(jiǎn)Ｆ=∑m（３,５,７,9,13,14,15）。解：化簡(jiǎn)過(guò)程如圖1-16(a)所示。從圖中可看出合并圈最大（即結(jié)果為BD）的一個(gè)圈中所有的“１”格均被其余的與項(xiàng)所包圍，所以是冗余項(xiàng)，應(yīng)去掉。最簡(jiǎn)的圈法如圖1-16(b)所示，最簡(jiǎn)結(jié)果為圖1-16例1-11的卡諾圖《數(shù)字電子技術(shù)》第一章總結(jié)提要１．基本邏輯關(guān)系有三種：與邏輯、或邏輯、非邏輯，由基本邏輯運(yùn)算可實(shí)現(xiàn)與非、或非、異或等組合邏輯運(yùn)算。邏輯函數(shù)遵循邏輯代數(shù)的運(yùn)算法則。邏輯函數(shù)反映的不是數(shù)量之間的關(guān)系，而是邏輯關(guān)系。

2．邏輯函數(shù)有五種表示方法：真值表、邏輯函數(shù)式、邏輯圖、卡諾圖和波形圖，各種表示方法之間可以相互轉(zhuǎn)換。

3．邏輯函數(shù)的化簡(jiǎn)有兩種基本方法：公式法和卡諾圖化簡(jiǎn)方法?？ㄖZ圖化簡(jiǎn)方法在邏輯電路的設(shè)計(jì)中常被使用。ThankYou!《數(shù)字電子技術(shù)》第二章第2章集成邏輯門電路目錄2.1分立元件邏輯門電路2.2集成邏輯門電路第2章集成邏輯門電路圖2-1電子液位控制器電路原理圖

電子液位控制器用于存儲(chǔ)液體的容器中，實(shí)現(xiàn)液位監(jiān)測(cè)、報(bào)警和控制的一種電子設(shè)備。第2章集成邏輯門電路2.1

分立元件門電路

數(shù)字電路中的高、低電平稱為邏輯電平。在數(shù)字電路中，用電平的高低來(lái)表示邏輯值1和0。

正邏輯是指在數(shù)字電路中，用1表示高電平，用0表示低電平。

負(fù)邏輯是指在數(shù)字電路中，用0表示高電平，用1表示低電平。第2章集成邏輯門電路2.1.1二極管與門電路第2章集成邏輯門電路第2章集成邏輯門電路2.1.2二極管或門電路第2章集成邏輯門電路第2章集成邏輯門電路2.1.3三極管非門電路第2章集成邏輯門電路第2章集成邏輯門電路2.2集成邏輯門電路2.2.1集成TTL門電路1．與非門第2章集成邏輯門電路AB段，ui＜0.5V，T2和T4截止，輸出高電平uo＝3.6V，由于T4截止，此段稱截止區(qū)（或稱關(guān)門狀態(tài)）。

BC段，0.5V≤ui＜1.2V，T2處于放大區(qū)，T4仍截止，T3處于射極輸出狀態(tài)，uo隨ui的增加而線性下降，此段稱為線性區(qū)。

CD段，ui在1.2～1.4V之間，T4由微導(dǎo)通到飽和導(dǎo)通，T3由導(dǎo)通變?yōu)榻刂?，uo隨ui的增加而迅速下降，此段稱為轉(zhuǎn)折區(qū)。

DE段，ui＞1.4V，T2和T4飽和導(dǎo)通，輸出電壓uo≈為低電平，此段稱為飽和區(qū)（或稱開(kāi)啟狀態(tài)）。第2章集成邏輯門電路2．集電極開(kāi)路門（OC門）

所謂集電極開(kāi)路，即將圖2-5中輸出級(jí)T4的集電極開(kāi)路（去掉T3和D4），所得就是集電極開(kāi)路與非門。第2章集成邏輯門電路第2章集成邏輯門電路（1）實(shí)現(xiàn)線與將兩個(gè)或多個(gè)OC門輸出端連在一起可實(shí)現(xiàn)線與邏輯。圖2-9所示為兩個(gè)OC與非門實(shí)現(xiàn)線與功能的電路。輸出端表達(dá)式為（2）驅(qū)動(dòng)發(fā)光二極管 圖2-10所示為OC門驅(qū)動(dòng)發(fā)光二極管的電路。該電路只有在輸入A、B都為高電平，輸出為低電平時(shí)，發(fā)光二極管發(fā)光。（3）實(shí)現(xiàn)電平轉(zhuǎn)換第2章集成邏輯門電路3．三態(tài)輸出門三態(tài)輸出門（簡(jiǎn)稱三態(tài)門）是在普通電路基礎(chǔ)上，增加控制端和控制電路構(gòu)成。它的輸出除了具有一般門電路的高電平、低電平外，還具有高輸出電阻的第三種狀態(tài)，稱為高阻態(tài)。第2章集成邏輯門電路

三態(tài)門主要應(yīng)用如下：（1）用三態(tài)門構(gòu)成單向數(shù)據(jù)總線電路如圖2-13所示，n個(gè)三態(tài)門輸出端連接到一根信號(hào)傳輸線上，構(gòu)成單向總線。n路信號(hào)都可通過(guò)總線進(jìn)行傳輸，但任一時(shí)刻只允許一個(gè)三態(tài)門工作，其余三態(tài)門都被禁止。（2）用三態(tài)門構(gòu)成雙向數(shù)據(jù)總線電路如圖2-14所示，當(dāng)EN＝1時(shí)，G1工作，G2輸出高阻態(tài)，數(shù)據(jù)D0經(jīng)G1反相后送到總線上；當(dāng)EN＝0時(shí)，G1輸出高阻態(tài)，G2工作，數(shù)據(jù)總線上的數(shù)據(jù)D1經(jīng)G2反相后輸出，從而實(shí)現(xiàn)數(shù)據(jù)的雙向傳輸。第2章集成邏輯門電路第2章集成邏輯門電路4．使用TTL門的幾個(gè)實(shí)際問(wèn)題（1）輸入端電阻對(duì)TTL門工作狀態(tài)的影響當(dāng)TTL門電路輸入端接一電阻R時(shí)，電阻值的大小會(huì)影響門的工作狀態(tài)。適當(dāng)選擇電阻值，可使門電路工作在導(dǎo)通或截止?fàn)顟B(tài)。（2）尖峰電流的問(wèn)題

TTL門工作時(shí)，會(huì)產(chǎn)生較大的電源尖峰電流，尖峰電流的存在給邏輯系統(tǒng)帶來(lái)不良影響。欲降低尖峰電流的影響，常在靠近門電路的電源與地之間接一濾波電容。（3）未使用輸入端的處理當(dāng)使用TTL門電路時(shí)，經(jīng)常會(huì)用到輸入端閑置的情況。閑置輸入端處理原則上只要不影響門電路的邏輯功能懸空即可，但為了減小干擾通常不能懸空。具體地說(shuō)，與門、與非門閑置輸入端接高電平，或門、或非門閑置輸入端接低電平。接高、低電平的方法可以通過(guò)限流電阻接正電源和地，也可以直接接正電源和地，如果信號(hào)源驅(qū)動(dòng)能力強(qiáng)，閑置輸入端也可與使用端并聯(lián)使用。第2章集成邏輯門電路2.2.2集成CMOS門電路對(duì)集成CMOS門電路不作過(guò)多介紹，集成CMOS門電路有功耗極低、電源電壓范圍寬、抗干擾能力強(qiáng)、輸入電阻極高、扇出能力強(qiáng)、集成度可很高、抗幅射能力強(qiáng)和成本低的特點(diǎn)。集成CMOS門電路要注意輸入端靜電防護(hù)，在運(yùn)輸時(shí)最好用金屬屏蔽層作為包裝材料，不能用易產(chǎn)生靜電的化工材料、化纖織物包裝。在組裝、調(diào)試時(shí)，儀器儀表、工作臺(tái)面及烙鐵等均應(yīng)良好接地。不使用的閑置輸入端不能懸空。

CMOS電路的電源電壓不能將極性接反，電路輸出端不能和電源和地短接，除了OC門外，不同門電路的輸出端也不能并聯(lián)使用，否則會(huì)使電路損壞。ThankYou!《數(shù)字電子技術(shù)》第三章《數(shù)字電子技術(shù)》第三章教學(xué)目標(biāo)1.掌握組合邏輯電路的分析方法和設(shè)計(jì)方法。2.熟悉常用中規(guī)模集成組合邏輯電路的工作原理。3.能夠用中規(guī)模集成電路實(shí)現(xiàn)組合邏輯函數(shù)?！稊?shù)字電子技術(shù)》第三章典型應(yīng)用電路圖3-174LS148微控制器報(bào)警編碼電路SYEXYS《數(shù)字電子技術(shù)》第三章

圖3-1是一個(gè)微控制器報(bào)警編碼電路，利用74LS148編碼器監(jiān)視8個(gè)液罐的液面高度。若8個(gè)液罐中的任何一個(gè)的液面超過(guò)預(yù)定高度時(shí)，其液面?zhèn)鞲衅鞅爿敵鲆粋€(gè)低電平信號(hào)到編碼器的輸入端。Intel8051是一個(gè)微控制器，編碼器輸出的3位二進(jìn)制代碼到微控制器，Intel8051的端接收到一個(gè)低電平時(shí)，就運(yùn)行報(bào)警處理程序并作出響應(yīng)反應(yīng)，完成報(bào)警。圖中74LS148就是本章要介紹的8-3線優(yōu)先編碼器?！稊?shù)字電子技術(shù)》第三章3.1組合邏輯電路概述

數(shù)字電路按邏輯功能可分為兩大類，即組合邏輯電路和時(shí)序邏輯電路。本章介紹組合邏輯電路，簡(jiǎn)稱組合電路。

1.組合邏輯電路的功能特點(diǎn)所謂組合邏輯電路指電路在任意時(shí)刻的輸出只取決于該時(shí)刻的輸入，與電路原來(lái)的狀態(tài)無(wú)關(guān)?！稊?shù)字電子技術(shù)》第三章

組合邏輯電路可以有一個(gè)或多個(gè)輸入，也可以有一個(gè)或多個(gè)輸出。圖3-2所示為一個(gè)多輸入多輸出的組合電路框圖。圖3-2組合邏輯電路框圖《數(shù)字電子技術(shù)》第三章、

電路有路輸入端，路輸出端，其中中、…、是輸入信號(hào)（變量），、…、是輸出信號(hào)（邏輯函數(shù)）輸入輸出的關(guān)系可以表示為……

（3-1）《數(shù)字電子技術(shù)》第三章2.組合邏輯電路的結(jié)構(gòu)特點(diǎn)組合邏輯電路中不包含有記憶功能的元件，全部由與門、或門、與非門、或非門等邏輯門組合而成。電路中不存在輸出到輸入的反饋通路，因此輸出狀態(tài)不影響輸入狀態(tài)?！稊?shù)字電子技術(shù)》第三章3.2小規(guī)模集成門電路構(gòu)成的組合電路的分析與設(shè)計(jì)3.2.1組合邏輯電路的一般分析方法所謂邏輯電路的分析，就是找出給定邏輯電路輸出和輸入之間的邏輯關(guān)系，并指出電路的邏輯功能。分析過(guò)程一般按下列步驟進(jìn)行：

《數(shù)字電子技術(shù)》第三章

（1）根據(jù)給定的邏輯電路，從輸入端開(kāi)始，逐級(jí)推導(dǎo)出輸出端的邏輯函數(shù)表達(dá)式并根據(jù)公式法或卡諾圖法化簡(jiǎn)或轉(zhuǎn)換邏輯函數(shù)表達(dá)式。（2）根據(jù)輸出函數(shù)表達(dá)式列出真值表。（3）根據(jù)真值表對(duì)電路進(jìn)行分析，概括出電路的邏輯功能。《數(shù)字電子技術(shù)》第三章例3-1：分析圖3-3所示組合邏輯電路的邏輯功能。&&&&P2P1P3FABC圖3-3例3-1的邏輯電路《數(shù)字電子技術(shù)》第三章

解析：圖3-3是由四個(gè)與非門組成的二級(jí)組合邏輯電路。組合電路中的級(jí)數(shù)是指從某一輸入信號(hào)變化到引出輸出也發(fā)生變化所經(jīng)歷的邏輯門的最大數(shù)目。通常將輸入級(jí)作為第一級(jí)，順序推之。從輸入端開(kāi)始，根據(jù)器件的基本功能，逐級(jí)推導(dǎo)出輸出端的表達(dá)式，按照邏輯電路分析的步驟依次進(jìn)行分析?！稊?shù)字電子技術(shù)》第三章

解：第一步：根據(jù)給出的邏輯圖，逐級(jí)推導(dǎo)出輸出端的邏輯函數(shù)表達(dá)式，為了寫表達(dá)式方便，借助中間變量、、。，，

第二步：列真值表，如表3-1所示。

《數(shù)字電子技術(shù)》第三章表3-1例3-1的真值表第三步：確定電路功能。由真值表可以看出，在三個(gè)輸入變量中，只要有兩個(gè)或兩個(gè)以上的輸入變量為1，則輸出函數(shù)F為1，否則為0，它表示了一種“少數(shù)服從多數(shù)”的邏輯關(guān)系。因此可以將該電路概括為：三變量多數(shù)表決器。ABCF00000101001110010111011100010111《數(shù)字電子技術(shù)》第三章例3-2：組合電路如圖3-4所示，分析該電路的邏輯功能。圖3-4例3-2的邏輯電路圖《數(shù)字電子技術(shù)》第三章

解析：圖3-4是由與非門、與門、或門組成的三級(jí)組合邏輯電路。從輸入端開(kāi)始，根據(jù)器件的基本功能，逐級(jí)推導(dǎo)出輸出端的表達(dá)式，按照邏輯電路分析的步驟依次進(jìn)行分析。解：第一步：由邏輯圖逐級(jí)寫出邏輯表達(dá)式。為了寫表達(dá)式方便，借助中間變量P，并進(jìn)行化簡(jiǎn)?！稊?shù)字電子技術(shù)》第三章ABCL00000101001110010111011101111110

第二步：由表達(dá)式列出真值表。表3-2例3-2的真值表《數(shù)字電子技術(shù)》第三章第三步：確定電路功能當(dāng)A、B、C三個(gè)變量不一致時(shí)，電路輸出為“1”，所以這個(gè)電路稱為“不一致電路”。

用文字描述邏輯電路的功能這一步對(duì)初學(xué)者來(lái)說(shuō)有一定的困難，然而通過(guò)多練習(xí)，多接觸邏輯學(xué)問(wèn)題，也不難掌握。《數(shù)字電子技術(shù)》第三章3.2.2組合邏輯電路的一般設(shè)計(jì)方法

組合邏輯電路的設(shè)計(jì)是根據(jù)給定的邏輯要求的文字描述或者對(duì)邏輯功能的邏輯函數(shù)的描述，在特定的條件下，找出用最少的邏輯門實(shí)現(xiàn)給定邏輯功能的設(shè)計(jì)方案，并畫(huà)出邏輯電路圖。根據(jù)所用器件不同，可以采用小規(guī)模集成門電路來(lái)實(shí)現(xiàn)，也可以采用中規(guī)模集成器件或可編程邏輯器件實(shí)現(xiàn)。

《數(shù)字電子技術(shù)》第三章

本節(jié)只討論采用小規(guī)模集成門電路構(gòu)成組合邏輯電路的設(shè)計(jì)方法。組合邏輯電路的設(shè)計(jì)方法和步驟如下：（1）分析設(shè)計(jì)要求，進(jìn)行邏輯抽象。分析給定實(shí)際邏輯問(wèn)題的因果關(guān)系，根據(jù)給定的要求確定輸入變量和輸出變量，并對(duì)它們進(jìn)行邏輯賦值，即確定“0”和“1”代表的含義。（2）根據(jù)給定的邏輯要求建立真值表（實(shí)際上是用真值表描述邏輯功能要求）；（3）根據(jù)真值表寫出邏輯表達(dá)式并化簡(jiǎn)和轉(zhuǎn)換；（4）根據(jù)邏輯表達(dá)式畫(huà)出邏輯電路圖?！稊?shù)字電子技術(shù)》第三章

（1）、（2）兩步是組合邏輯電路設(shè)計(jì)中最關(guān)鍵的兩步，如果這兩步錯(cuò)了，設(shè)計(jì)出來(lái)的電路也就不能滿足設(shè)計(jì)要求。這一點(diǎn)特別重要，應(yīng)該引起足夠的重視?！稊?shù)字電子技術(shù)》第三章

例3-4：某產(chǎn)品有A、B、C、D四種指標(biāo)，其中A為主指標(biāo)。當(dāng)包含A在內(nèi)的三項(xiàng)指標(biāo)合格時(shí)，產(chǎn)品屬正品，否則為廢品。設(shè)計(jì)產(chǎn)品質(zhì)量檢驗(yàn)器。要求用與非門實(shí)現(xiàn)。解析：根據(jù)組合邏輯電路的設(shè)計(jì)方法和步驟，第一步先對(duì)設(shè)計(jì)要求進(jìn)行分析，得出邏輯關(guān)系，確定輸入輸出變量，并進(jìn)行邏輯賦值；第二步根據(jù)給定的邏輯要求列出真值表；第三步根據(jù)真值表寫出邏輯表達(dá)式并進(jìn)行化簡(jiǎn)和轉(zhuǎn)換；第四步根據(jù)最后得出的表達(dá)式畫(huà)出邏輯電路圖?！稊?shù)字電子技術(shù)》第三章

解：第一步：用Y表示產(chǎn)品。A、B、C、D為1時(shí)表示合格，為0表示不合格。第二步：根據(jù)邏輯要求列真值表，如表3-3所示?！稊?shù)字電子技術(shù)》第三章ABCDY00000001001000110100010101100111100010011010101111001101111011110000000000010111表3-3例3-4的真值表《數(shù)字電子技術(shù)》第三章第三步：得出表達(dá)式：化簡(jiǎn)表達(dá)式，有：化成與非形式：《數(shù)字電子技術(shù)》第三章第四步：畫(huà)出邏輯電路圖圖3-5例3-4的邏輯電路圖《數(shù)字電子技術(shù)》第三章

例3-5：旅客列車分特快、直快和普快，并依此為優(yōu)先通行次序。某站在同一時(shí)間只能有一趟列車從車站開(kāi)出，即只能給出一個(gè)開(kāi)車信號(hào)，試畫(huà)出滿足上述要求的邏輯電路。解析：根據(jù)組合邏輯電路的設(shè)計(jì)方法和步驟，第一步先分析題意，得出邏輯關(guān)系，確定輸入輸出變量，并進(jìn)行邏輯賦值；第二步根據(jù)給定的邏輯要求列出真值表；第三步根據(jù)真值表寫出邏輯表達(dá)式并進(jìn)行化簡(jiǎn)和轉(zhuǎn)換；第四步根據(jù)最后得出的表達(dá)式畫(huà)出邏輯電路圖。《數(shù)字電子技術(shù)》第三章

解：第一步：設(shè)A、B、C分別代表特快、直快、普快三種旅客快車，三種車的開(kāi)車信號(hào)分別為、。第二步：列真值表ABCYAYBYC000001010011100101110111000001010010100100100100表3-4例3-5的真值表《數(shù)字電子技術(shù)》第三章第三步：得出表達(dá)式并化簡(jiǎn)

《數(shù)字電子技術(shù)》第三章第四步：畫(huà)出邏輯電路圖圖3-6例3-5的邏輯電路圖說(shuō)明：組合邏輯電路的設(shè)計(jì)?？煽醋鹘M合邏輯電路的分析的逆過(guò)程。YB《數(shù)字電子技術(shù)》第三章3.3常用的中規(guī)模組合邏輯模塊及其應(yīng)用

常用的組合邏輯電路有編碼器、譯碼器、數(shù)據(jù)選擇器、運(yùn)算器、比較器等，它們?cè)诟黝悢?shù)字系統(tǒng)中經(jīng)常大量的被采用。為了使用方便，目前已將這些電路的設(shè)計(jì)標(biāo)準(zhǔn)化，并由廠家制成了中、小規(guī)模單片集成電路產(chǎn)品。《數(shù)字電子技術(shù)》第三章3.3.1編碼器編碼就是將特定含義的輸入信號(hào)（文字、數(shù)字、符號(hào)等）轉(zhuǎn)化成二進(jìn)制代碼的過(guò)程。實(shí)現(xiàn)編碼操作的數(shù)字電路稱為編碼器。按照編碼方式的不同，編碼器可分為普通編碼器和優(yōu)先編碼器。按照輸出代碼種類的不同，可分為二進(jìn)制編碼器和非二進(jìn)制編碼器。

1.二進(jìn)制編碼器用n位二進(jìn)制代碼對(duì)N=2n個(gè)信號(hào)進(jìn)行編碼的電路，叫做二進(jìn)制編碼器。《數(shù)字電子技術(shù)》第三章

這種編碼器有一個(gè)特點(diǎn):任何時(shí)刻只允許輸入一個(gè)有效信號(hào)，不允許同時(shí)出現(xiàn)兩個(gè)或兩個(gè)以上的有效信號(hào)，即輸入是一組有約束（即相互排斥）的變量。常用的有4-2線、8-3線、16-4線編碼器。圖3-7為三位二進(jìn)制編碼器。圖3-7三位二進(jìn)制編碼器

《數(shù)字電子技術(shù)》第三章

輸入是8個(gè)需要編碼的信號(hào)，分別用I0、I1、…、I7表示；輸出是3位二進(jìn)制編碼，分別用Y2、Y1、Y0表示。其中，I0、I1、…、I7是一組互相排斥的變量，表3-5為其簡(jiǎn)化編碼真值表。

輸入輸出Y2Y1Y0I0I1I2I3I4I5I6I7000001010011100101110111表3-5三位二進(jìn)制編碼器的真值《數(shù)字電子技術(shù)》第三章由真值表可得邏輯式為：

（3-2）《數(shù)字電子技術(shù)》第三章把邏輯式進(jìn)行轉(zhuǎn)化，用與非門實(shí)現(xiàn)，輸入采用非變量形式，圖3-8為其邏輯電路圖。

圖3-8三位二進(jìn)制編碼器的邏輯電路

（3-3）

《數(shù)字電子技術(shù)》第三章2.二—十進(jìn)制編碼器二—十進(jìn)制編碼器是指用四位二進(jìn)制代碼表示十進(jìn)制數(shù)0-9的編碼電路，也稱10線4線編碼器。最常見(jiàn)的是8421BCD碼編碼器，如圖3-9所示。其中，輸入的10個(gè)數(shù)碼分別用I0、I1、…、I9表示（其中I0是隱含的）,輸出的8421BCD碼分別采用Y3、Y2、Y1、Y0表示,則真值表如表3-6所示?！稊?shù)字電子技術(shù)》第三章圖3-98421BCD碼編碼器《數(shù)字電子技術(shù)》第三章輸入輸出Y3Y2Y1Y0I0（0）I1（1）I2（2）I3（3）I4（4）I5（5）I6（6）I7（7）I8（8）I9（9）0000000100100011010001010110011110001001表3-6二—十進(jìn)制編碼器的真值表

《數(shù)字電子技術(shù)》第三章3.優(yōu)先編碼器一般編碼器在工作時(shí)僅允許有一個(gè)輸入信號(hào)，如果兩個(gè)或兩個(gè)以上的信號(hào)同時(shí)輸入時(shí)，則編碼器輸出就會(huì)出錯(cuò)。優(yōu)先編碼器是當(dāng)多個(gè)輸入端同時(shí)有信號(hào)時(shí)，電路只對(duì)其中優(yōu)先級(jí)別最高的信號(hào)進(jìn)行編碼，不理睬級(jí)別低的信號(hào)。在編碼時(shí)根據(jù)輕重緩急，規(guī)定好輸入信號(hào)的優(yōu)先級(jí)別。

《數(shù)字電子技術(shù)》第三章

例3-6：電話室有三種電話，按由高到低優(yōu)先級(jí)排序依次是火警電話，急救電話，工作電話，要求電話編碼依次為00、01、10。試設(shè)計(jì)電話編碼控制電路。解析：根據(jù)題意知，同一時(shí)間電話室只能處理一部電話，假如用A、B、C分別代表火警、急救、工作三種電話，當(dāng)優(yōu)先級(jí)別高的電話響時(shí)，低級(jí)別的電話則不起作用，按照邏輯電路分析的步驟依次進(jìn)行分析。解：第一步：設(shè)電話鈴響用1表示，鈴沒(méi)響用0表示。信號(hào)不起作用×表示；用表示輸出編碼。《數(shù)字電子技術(shù)》第三章ABCY2

Y1

1

××0

1×0

0

1000110第三步：得出邏輯表達(dá)式表3-7例3-6的真值表第二步：列真值表《數(shù)字電子技術(shù)》第三章第四步：畫(huà)優(yōu)先編碼器邏輯圖如圖3-10所示。圖3-10例3-6的電路圖Y2Y1《數(shù)字電子技術(shù)》第三章

常用的二進(jìn)制集成編碼器74LS148就是一個(gè)8-3線優(yōu)先編碼器，此編碼器為了便于級(jí)聯(lián)擴(kuò)展，還增加了使能控制端和擴(kuò)展輸出端。74LS148的符號(hào)圖和管腳圖如圖3-11所示。圖中，為輸入信號(hào)端，是使能輸入端，和是用于編碼器擴(kuò)展功能的輸出端。

(a)符號(hào)圖(b)管腳圖圖3-1174LS148優(yōu)先編碼器《數(shù)字電子技術(shù)》第三章輸入使能端輸入輸出擴(kuò)展使能輸出1××××××××111110111111111111000×××××××00001010××××××001010110×××××0100101110××××01101011110×××100010111110××1010101111110×1100101111111011101表3-8優(yōu)先編碼器74LS148的真值表74LS148的真值表如表3-8所示。

《數(shù)字電子技術(shù)》第三章

當(dāng)編碼對(duì)象的狀態(tài)比較多時(shí)，則可用基本芯片的多級(jí)連接進(jìn)行編碼位數(shù)的擴(kuò)展。例如，可用兩片74LS148擴(kuò)展成一個(gè)16—4線優(yōu)先編碼器，如圖3-12所示。圖3-1274LS148優(yōu)先編碼器《數(shù)字電子技術(shù)》第三章

由圖3-12可以看出，當(dāng)高位片使能端為0時(shí)，允許對(duì)輸入編碼，且高位擴(kuò)展端為1，則低位使能端為1，因此高位片編碼時(shí)，低位片禁止編碼。但若都為高電平，即均無(wú)有效信號(hào)輸入時(shí)，則高位為0，即低位使能端為0，從而允許低位片對(duì)輸入編碼。高位片的作為編碼輸出的第四位，當(dāng)高位無(wú)信號(hào)時(shí)，輸出為1；相反，當(dāng)高位信號(hào)輸入時(shí)，則編碼第四位輸出為0，這樣恰好可以用作編碼器四位二進(jìn)制代碼的最高位。《數(shù)字電子技術(shù)》第三章3.3.2譯碼器

把代碼狀態(tài)的特定含義翻譯出來(lái)的過(guò)程稱為譯碼，實(shí)現(xiàn)譯碼操作的電路稱為譯碼器。譯碼是編碼的逆過(guò)程。譯碼器的使用場(chǎng)合頗為廣泛，例如數(shù)字儀表中的各種顯示譯碼器，計(jì)算機(jī)中的地址譯碼器、指令譯碼器，通信設(shè)備中由譯碼器構(gòu)成的分配器，以及各種代碼轉(zhuǎn)換的譯碼器等。本節(jié)將分別介紹二進(jìn)制譯碼器、二—進(jìn)制譯碼器和數(shù)字顯示譯碼器，它們是三種最典型、使用最廣泛的譯碼電路。《數(shù)字電子技術(shù)》第三章1.二進(jìn)制譯碼器把二進(jìn)制代碼的各種狀態(tài)，按照原意翻譯成對(duì)應(yīng)輸出信號(hào)的電路，叫做二進(jìn)制譯碼器。（1）3位二進(jìn)制譯碼器圖3-13所示為3位二進(jìn)制譯碼器的示意框圖。輸入是3位二進(jìn)制代碼A2、A1、A0，輸出是其狀態(tài)譯碼Y0-Y7。圖3-133位二進(jìn)制譯碼器《數(shù)字電子技術(shù)》第三章表3-9所示為3位二進(jìn)制譯碼器的真值表。輸入輸出A2A1A0Y0Y1Y2Y3Y4Y5Y6Y70001000000000101000000010001000000110001000010000001000101000001001100000001011100000001表3-93位二進(jìn)制譯碼器的真值表《數(shù)字電子技術(shù)》第三章（2）寫出各輸出函數(shù)表達(dá)式：由表3-9可以直接得出：

《數(shù)字電子技術(shù)》第三章根據(jù)上述邏輯表達(dá)式畫(huà)出邏輯電路圖，如圖3-14所示：圖3-143位二進(jìn)制譯碼器的與門邏輯電路《數(shù)字電子技術(shù)》第三章

如果把圖3-14所示電路中的與門換成與非門，同時(shí)把輸出信號(hào)寫成反變量，那么所得到的就是由與非門構(gòu)成的輸出反變量（低電平有效）的3位二進(jìn)制譯碼器。如圖3-15所示。圖3-153位二進(jìn)制譯碼器的與非門邏輯電路《數(shù)字電子技術(shù)》第三章

（2）74LS138集成3線—8線譯碼器

3位二進(jìn)制譯碼器又叫做3線—8線譯碼器，因?yàn)樗腥斎氪a線，8根輸出信號(hào)線。將圖3-15所示的電路做成集成電路的形式，就就得到集成3線-8線譯碼器74LS138。圖3-16所示為74LS138集成3線—8線譯碼器的引腳排列圖和邏輯功能示意圖?！稊?shù)字電子技術(shù)》第三章(a)管腳圖(b)符號(hào)圖圖3-1674LS138集成3線—8線譯碼器《數(shù)字電子技術(shù)》第三章

A2、A1、A0為二進(jìn)制譯碼輸入端，為譯碼輸出端（低電平有效），、、為使能輸入端。當(dāng)，時(shí)，譯碼器處于工作狀態(tài)；否則，譯碼器處于禁止?fàn)顟B(tài)。其真值表3-10所示。、、

，

其中：《數(shù)字電子技術(shù)》第三章輸入輸出使能選擇A2A1A0×1×××111111110××××1111111110000111111101000111111101100101111101110011111101111010011101111101011101111110110101111111011101111111表3-103位二進(jìn)制譯碼器的真值表《數(shù)字電子技術(shù)》第三章2.二—進(jìn)制譯碼器把十進(jìn)制數(shù)的二進(jìn)制代碼（即BCD碼，一般多用8421BCD碼）翻譯成對(duì)應(yīng)的10個(gè)輸出信號(hào)的電路，稱為二-十進(jìn)制譯碼器。這種譯碼器的輸入端有4個(gè)，分別輸入4位BCD二進(jìn)制代碼的各位，輸出端有10個(gè)，所以又稱為4線-10線譯碼器。每當(dāng)輸入一組BCD碼時(shí)，10個(gè)輸出端中對(duì)應(yīng)該二進(jìn)制數(shù)的輸出端就輸出高或低電平，而其它輸出端保持原有的高或低電平。表3-11為8421BCD碼4線－10線譯碼器的邏輯真值表。《數(shù)字電子技術(shù)》第三章輸入輸出A3A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7Y8Y900000001001000110100010101100111100010011000000000010000000000100000000001000000000010000000000100000000001000000000010000000000100000000001101010111100110111101111×

×

×

×

×

×

×

×

×

××

×

×

×

×

×

×

×

×

××

×

×

×

×

×

×

×

×

××

×

×

×

×

×

×

×

×

××

×

×

×

×

×

×

×

×

××

×

×

×

×

×

×

×

×

××××××××××表3-118421BCD碼4線－10線譯碼器的邏輯真值表《數(shù)字電子技術(shù)》第三章由表3-11所示真值表，可以得出：

（3-5）《數(shù)字電子技術(shù)》第三章

根據(jù)上述邏輯表達(dá)式畫(huà)出邏輯電路圖，如圖3-17所示。當(dāng)輸入出現(xiàn)1010-1111無(wú)效碼時(shí)，電路輸出恒為1，不會(huì)出現(xiàn)亂碼干擾。圖3-178421BCD碼4線－10線譯碼器的邏輯電路《數(shù)字電子技術(shù)》第三章

常用的4線－10線集成譯碼器為7442。圖3-18為的引腳排列圖和邏輯功能示意圖。另外74LS43、74LS44、CC4028等也可以實(shí)現(xiàn)4線－10線譯碼的功能。(a)管腳圖(b)符號(hào)圖圖3-184線－10線集成譯碼器7442《數(shù)字電子技術(shù)》第三章3.數(shù)字顯示譯碼器在數(shù)字電路中，常常需要將數(shù)字、字母、符號(hào)的二進(jìn)制編碼翻譯并直觀的顯示出來(lái)，供人們讀取或監(jiān)視系統(tǒng)的工作情況。能夠?qū)崿F(xiàn)顯示數(shù)字、字母、符號(hào)的器件稱為數(shù)字顯示器。能把數(shù)字、字母、符號(hào)的二進(jìn)制編碼翻譯成數(shù)字顯示器所能識(shí)別的信號(hào)的譯碼器稱為數(shù)字顯示譯碼器。由于顯示器件河顯示方式的不同，其譯碼電路也不同。顯示器件按照發(fā)光物質(zhì)的不同可分為半導(dǎo)體發(fā)光二極管（LED數(shù)碼管）、液晶顯示器（LCD數(shù)碼管）和熒光數(shù)碼管等。目前應(yīng)用最廣泛的是LED數(shù)碼管和LCD數(shù)碼管。《數(shù)字電子技術(shù)》第三章

（1）LED數(shù)