數電課設之數字頻率計設計

武漢理工大學《數字電子技術》課程設計PAGEPAGE1課程設計任務書學生姓名：專業(yè)班級：指導教師：工作單位：題目:數字頻率計設計初始條件：1.數字電路基礎知識。2.電路板焊接知識。要求完成的主要任務:1.根據理論知識書寫課程設計報告。2.按照要求焊接實物，并調試電路功能。參考書：1.《電子線路設計·實驗·測試》（第二版）謝自美主編華中理工大學出版社2.《新型集成電路的應用―電子技術基礎課程設計》梁宗善主編華中科技大學出版社3.《電子技術基礎數字部分》康華光主編高等教育出版社時間安排：1、理論講解，老師布置課程設計題目，學生根據選題開始查找資料。2、課程設計時間為1周。（1）確定技術方案、電路，并進行分析計算，時間1天；（2）選擇元器件、安裝與調試，或仿真設計與分析，時間2天；（3）總結結果，寫出課程設計報告，時間2天。指導教師簽名：2010年7月9日系主任（或責任教師）簽名：年月日目錄TOC\o"1-3"\h\u559摘要 2Abstract38007引言 4282681數字頻率計原理簡介 5216492方案的選擇與論證 6151892.1放大整形電路的選擇 6162882.2時基電路的選擇 8154683數字頻率計各個模塊設計 10201443.1時基電路 1016813.2放大整形電路 118143.3邏輯控制電路 11319803.4計數器 12150723.5鎖存器 13209063.6顯示譯碼器 14258094總體電路設計 1521715仿真結果 1669236心得體會 1927615參考文獻 207239附錄 21摘要在數字電路中，數字頻率計屬于時序電路，它主要由具有記憶功能的觸發(fā)器構成。在計算機及各種數字儀表中，數字頻率計得到了廣泛的應用，它與許多電參量的測量方案、測量結果都有密切關系，因此，頻率的測量在科技研究和實際應用中的作用日益重要。本文介紹了一種基于TTL系列芯片的簡易數字頻率計。數字頻率計應用所學的數字電路知識進行設計。電路由放大整形電路、時基電路、邏輯控制電路、計數鎖存電路及譯碼顯示電路組成。能夠較精準的測量幅值在0.2V~5V的正弦波、三角波、方波的頻率。測量范圍能夠達到1Hz~9999Hz。關鍵詞：頻率計，TTL芯片，數字電路AbstractIndigitalcircuits,digitalfrequencymeteraresequentialcircuits,itisprimarilyamemoryflip-flopform.Inthecomputerandvariousdigitaldevices,thedigitalfrequencymeterhasbeenwidelyused,withmanyelectricalparametersmeasurementprogram,measurementresultsarecloselyrelated,therefore,thefrequencyofmeasurementinresearchandpracticalapplicationoftheincreasinglyimportantrole.Inthispaper,adesignofsimpledigitalcymometerbasedontheTTLseriseschipswasdescribed.Thisdesignisbasedontheknowledgeaboutthedigitalcircuitwelearned.Itconsistsofamplifierandshapingcircuit,time-basecircuit,controlcircuit,latchcircuitanddecodingcountshowcircuit.Itcanbeusedtoaccuratelydetectthefrequencyofsinewave,trianglewaveandsquarewaveaccuratelythattheamplitudeisbetween0.2Vand5V.Detectingrangecanbeachieved1Hz~9.99kHz.Keywords:frequencycounter,theTTLserieschips,digitalcircuit引言在電子技術中，頻率是一個重要參量。應用計數法原理制成的數字式頻率測量儀器具有精確度高，測頻范圍寬，便于實現測量過程自動化等一系列突出特點，所以數字式頻率測量計(簡稱數字式頻率計)已成為目前測量頻率的主要儀器。顯示譯碼器寄存器放大整形電路計數器閘門電路1數字頻率計原理簡介顯示譯碼器寄存器放大整形電路計數器閘門電路時基電路邏輯控制電路時基電路邏輯控制電路圖1數字頻率計的原理框圖該數字頻率計可以測量1HZ——9999HZ的信號頻率，并在四位數碼管上顯示。該系統(tǒng)包括標準時鐘發(fā)生器、放大整形電路、邏輯控制電路、計數器、鎖存器及譯碼電路六個模塊。當系統(tǒng)正常工作時，被測信號經過放大整形整形之后變成計數器所要求的脈沖信號1。標準時間基準信號2由時基電路提供其高電平持續(xù)時間為1s，計數器對1s時間中的脈沖計數，當1s信號結束時，時基電路產生信號2，閘門電路關閉，邏輯控制電路產生鎖存信號6是顯示器上的數字穩(wěn)定，清零信號5是計數器從0開始計數。若在閘門時間1s內計數器計得的脈沖個數為N，則被測信號頻率為N(Hz)。各信號的時序圖如圖2所示。信號2信號1信號6信號5圖2波形關系2方案的選擇與論證2.1放大整形電路對信號的放大功能由三極管構成放大電路來實現，對信號整形的功能由施密特觸發(fā)器來實現。施密特觸發(fā)器電路是一種特殊的數字器件，一般的數字電路器件當輸入起過一定的閾值，其輸出一種狀態(tài)，當輸入小于這個閾值時，轉變?yōu)榱硪粋€狀態(tài)，而施密特觸發(fā)器不是單一的閾值，而是兩個閾值，一個是高電平的閾值，輸入從低電平向高電平變化時，僅當大于這個閾值時才為高電平，而從高電平向低電平變化時即使小于這個閾值，其仍看成為高電平，輸出狀態(tài)不這；低電平閾值具有相同的特點。方案一：放大整形電路由三極管與與非門組成。三極管構成的放大器將輸入頻率為fx的周期信號如正弦波、三角波、等進行放大。將電源電壓設為5V,當輸入信號幅值比較大時，會出現線性失真，將放大后的波形幅度控制在5V以內。與非門構成施密特觸發(fā)器對放大器的輸出信號進行整形，使之成為矩形脈沖。電路圖如圖3所示。圖3放大整形電路方案二：放大部分同方案一，整形部分是由555構成的施密特整形電路。電路圖如圖4所示。圖4555構成的施密特觸發(fā)器方案對比：555定時器的比較器靈敏度高，輸出驅動電路大，但考慮到設計的這個頻率計對精度的要求不是太高，因此沒必要使用555定時器構成施密特觸發(fā)器，使用與非門可以降低成本，因此選用方案一。2.2時基電路的選擇方案一：時基電路的作用是產生一個標準時間信號（高電平持續(xù)時間為1s）可用定時器555構成的多諧振蕩器作為時基電路。多諧振蕩器又稱矩形波發(fā)生器，電路不具有穩(wěn)定狀態(tài)，但是具有兩個暫穩(wěn)態(tài)，當電路由一個暫穩(wěn)態(tài)過渡到另一個暫穩(wěn)態(tài)時，其“觸發(fā)”信號是由電路內部電容充（放）電提供的，因此無需外部觸發(fā)脈沖，電路工作就是在兩個暫穩(wěn)態(tài)之間來回轉換。在此方案中時基信號2由引腳3輸出。脈寬由電阻R1、R2及電容C4決定。電路圖如圖5所示。555定時器內部的比較器靈敏度高，而且采用差分電路形式，用555定時器組成的多諧振蕩器的振蕩頻率受電源電壓和溫度變化的影響很小。圖5時基電路方案二：時基電路可用晶體振蕩器和分頻器構成。晶振頻率取32768Hz，晶振產生脈沖經分頻器14級二分頻后輸出2Hz脈沖（高、低電平各持續(xù)1s）。方案對比：方案二中晶振分頻產生標準時間精度要高于方案一中的555多諧振蕩器產生的標準時間。但是555定時器電路元件較少，結構簡單使用較方便。而且由于設計要求精度不是很高，所以采用方案一。3數字頻率計各個模塊設計3.1時基電路圖6時基電路時基電路參數的確定：振蕩器產生的時基信號高脈沖持續(xù)時間為t1=1s,令低脈沖信號持續(xù)時間為t2=0.25s,那么振蕩器的頻率為;fo=1/(t1+t2)=0.8Hz(公式1)由公式：t1=0.7(R1+R2)C(公式2)t2=0.7R2*C(公式3)可計算出電阻、及電容C的值。若取電容C=10uF,則取R2=,取3.2放大整形電路圖7放大整形電路放大整形電路由晶體管3DG100與74LS00等組成，其中3DG100組成放大器將輸入頻率為f的周期信號如正弦波、三角波進行放大。與非門74LS00構成施密特觸發(fā)器，它對放大器的輸出信號進行整形，使之成為矩形脈沖。3.3邏輯控制電路根據圖2所示波形，在時基信號2結束時產生的下跳沿來產生鎖存信號6,鎖存信號6的下跳沿又用來產生清零信號5.脈沖信號6和5可由兩個單穩(wěn)態(tài)觸發(fā)器74LS123產生，它們的脈沖寬度有電路的時間常數決定。電路如圖8所示。圖8邏輯控制電路由74LS123的功能表可得，當MR=B=1,觸發(fā)脈沖從A端輸入時，在觸發(fā)脈沖的負跳變作用下，輸出端1Q可獲得一正脈沖，其波形關系正好滿足圖圖2所示波形5和6要求。手動復位開關S按下時，計數器清零。表174LS123功能表輸入MR0xx1Ax1x00Bxx01輸出Q000正脈沖正脈沖Q111負脈沖負脈沖邏輯控制電路參數的確定：鎖存信號6和清零信號5脈沖的總的寬度要小于時基信號負脈沖的寬度。令鎖存信號和清零信號的脈沖寬度均為則由公式(公式4)取電阻則取標稱值3.4計數器該部分常用的二—五—十進制異步計數器74LS90。將Q0與CPB相連，脈沖從CPA輸入，構成8421BCD碼十進制計數器。其功能表如表2所示。表274LS90功能表R0(1)R0(2)R9(1)R9(2)Q3Q2Q1Q0110x000011x00000Xx111001x0x0計數0x0x計數0xx0計數x00x計數當R9(1)R9(2)=0，且R0(1)R0(2)=0時，計數器工作。計數器電路如圖7所示，R9(1)=0，R0(1)=SIGNAL5(SINGAL5為邏輯控制電路產生的清零信號)。CPA輸入要計數的脈沖。計數電路如圖9所示。圖9計數鎖存電路3.5鎖存器在1s的標準時間信號高電平結束時，鎖存器將計數器此時所計得的數進行鎖存，使顯示器上能夠穩(wěn)定地顯示此時計數器的值。如圖2所示1s計數時間結束時，邏輯控制電路發(fā)出鎖存信號6，將此時計數器的值送譯碼顯示器?？蛇x用8D鎖存器74LS273可以完成上述功能。當時鐘脈沖CP的正跳變到來時，鎖存器的輸出等于輸入，即Q=D。從而將計數器的輸出值送到鎖存器的輸出端。正脈沖結束后，無論D為何值，輸出端Q的狀態(tài)人保持原來的狀態(tài)不變。所以在計數期間內，計數器的輸出不會送到譯碼器顯示器，即顯示器的示數不會變。計數鎖存譯碼顯示電路如圖9。3.6顯示譯碼器采用四個74LS48及四個七段數碼管來實現，電路圖如圖10所示。圖10顯示譯碼部分4總體電路設計被測信號經由晶體管3DG100組成的放大器放大后，送到由與非門構成的施密特觸發(fā)器的輸入端進行整形，使之成為計數器所要求的脈沖信號。由于放大電路的電源值為5V,所以輸入信號比較大時，會出現線性失真，放大后的信號不會太大，超過5V。當時基脈沖處于高電平時，閘門電路打開，計數器對輸入的脈沖進行計數?？傠娐穲D如圖11所示。圖11頻率計總電路圖時基脈沖高電平持續(xù)時間是1s。當1s計數結束時，閘門關閉，計數停止；74LS123的13引腳產生一個正脈沖，脈沖送到鎖存器的時鐘脈沖輸入端，鎖存器將計數器此時的結果鎖存并顯示。此時顯示的數字就是被測信號的頻率。74LS123的13引腳產生的正脈沖下調時，74LS123的12引腳產生一個負脈沖，對計數器進行清零。鎖存和清零的全過程必須在時基信號處于低電平時完成，即在時基信號下一個高電平到來之前，74LS123的12引腳產生的負脈沖結束，恢復到高電平。如果在時基信號下一個高電平到來以后74LS123的12引腳產生的負脈沖才結束，那么計數器計的計算的將是少于1s的時間的脈沖個數，最后顯示將小于實際值。5仿真結果在軟件Protus中畫好電路圖進行仿真。開始的仿真結果并不正確，顯示的頻率和設定的輸入信號頻率差距很大，例如輸入信號頻率設為100Hz,顯示數值為46。經過觀察各個功能模塊的輸出，通過分析發(fā)現問題出在控制電路產生的鎖存信號和清零信號的脈沖寬度上，經過閘門電路后的信號、時基信號、鎖存信號和清零信號的波形圖如圖12所示。圖12信號時序圖波形從上到下依次為經過閘門電路后的信號、時基信號、鎖存信號和清零信號。當時基信號的1s高電平結束時，鎖存信號上跳，計數結果顯示在數碼管上，當鎖存信號下跳，清零信號上跳，計數器清零端置“1”，直到清零信號脈沖結束，計數重新開始。從圖9中可以看出，清零信號脈沖結束之前，時基信號早已處于高電平，所以計數不是從時基信號上跳時開始計數的，當1s的時基信號高脈沖還沒結束時，清零信號又處于高電平狀態(tài)。顯示結果當然不正確。檢查邏輯控制部分電路，線路并沒有連接錯誤，將元件參數改小一些后，結果還是沒有錯誤。最后決定將時基信號低電平時間延長，設為2s。由于555定時器組成的多諧振蕩器輸出信號低電平持續(xù)時間是小于高電平持續(xù)時間的，所以在振蕩器的輸出加了一個反相器，以達到目的。修改電路后仿真的結果如下：表3仿真結果波形正弦波三角波幅值0.550.2頻率110001909010999顯示數字19991908210997波形三角波正弦波幅值50.25頻率10050001900019998顯示數字1004991899319990當誤差最大時，精確度為(公式5)因為74LS計數器是異步計數器，所以頻率越高計數速度越慢。6心得體會在這次數字電子技術課程設計中，雖然應用的都是在書本上學過的知識，但是只有應用到實際中才算真正的學懂了這些知識。本次數字頻率計的涉及到了三極管放大電路、555應用，單穩(wěn)態(tài)觸發(fā)器的延時應用，時序電路的計數、鎖存，組合電路的譯碼顯示等，涉及了數電所學的大部分內容。通過這次課程設