計(jì)算機(jī)組成與結(jié)構(gòu)課件第四章主存儲(chǔ)器(與“存儲(chǔ)器”有關(guān)的共70張)

計(jì)算機(jī)組成與結(jié)構(gòu)課件第四章主存儲(chǔ)器第一頁(yè)，共70頁(yè)。一、主存的基本知識(shí)

——

主存儲(chǔ)器處于全機(jī)中心地位

按在計(jì)算機(jī)系統(tǒng)中的作用存儲(chǔ)器可分為三種：⑴高速緩沖存儲(chǔ)器（cache）：用來(lái)存放正在執(zhí)行的程序段和數(shù)據(jù)，以便CPU高速地使用它們。⑵主存儲(chǔ)器（簡(jiǎn)稱(chēng)主存或內(nèi)存）：用來(lái)存放計(jì)算機(jī)運(yùn)行期間所需要的程序和數(shù)據(jù)，CPU可直接隨機(jī)地進(jìn)行讀寫(xiě)訪問(wèn)。⑶輔助存儲(chǔ)器：用來(lái)存放當(dāng)前暫不參與運(yùn)行的程序和數(shù)據(jù)，以及一些需要永久性保存的信息，CPU不能直接訪問(wèn)它。第二頁(yè)，共70頁(yè)。主存儲(chǔ)器處于全機(jī)中心地位，原因有三點(diǎn)：

（1）主存儲(chǔ)器存放當(dāng)前計(jì)算機(jī)正在執(zhí)行的程序和數(shù)據(jù)，CPU直接從存儲(chǔ)器取指令或存取數(shù)據(jù)。（2）利用DMA（直接存儲(chǔ)器存取）技術(shù)和輸入輸出通道技術(shù)，在存儲(chǔ)器與輸入輸出系統(tǒng)之間直接傳送數(shù)據(jù)。（3）共享存儲(chǔ)器的多處理機(jī)利用存儲(chǔ)器存放共享數(shù)據(jù)，并實(shí)現(xiàn)處理機(jī)之間的通信。第三頁(yè)，共70頁(yè)。一、主存的基本知識(shí)

——主存儲(chǔ)器的分類(lèi)

主存儲(chǔ)器目前使用半導(dǎo)體做介質(zhì)，主要有以下幾種：（1）隨機(jī)存儲(chǔ)器（RAM）又稱(chēng)讀寫(xiě)存儲(chǔ)器，是指通過(guò)指令可以隨機(jī)地、個(gè)別地對(duì)各個(gè)存儲(chǔ)單元進(jìn)行訪問(wèn)。第四頁(yè)，共70頁(yè)。

（2）只讀存儲(chǔ)器（ROM）只讀存儲(chǔ)器是只能讀不能寫(xiě)的存儲(chǔ)器，在制造芯片時(shí)預(yù)先寫(xiě)入內(nèi)容。由于它和RAM分享主存儲(chǔ)器的同一個(gè)地址空間，所以它屬于主存儲(chǔ)器的一部分。第五頁(yè)，共70頁(yè)。

（3）可編程的只讀存儲(chǔ)器（PROM）一次性寫(xiě)入后只能讀不能修改。

（4）可擦除可編程的只讀存儲(chǔ)器（EPROM）用紫外線擦除內(nèi)容的PROM，擦除后可再寫(xiě)入內(nèi)容。

（5）可電擦除的可編程只讀存儲(chǔ)器（E2PROM）用電擦除。第六頁(yè)，共70頁(yè)。

按信息的保存性是否長(zhǎng)久來(lái)分，存儲(chǔ)器可分為如下兩類(lèi)：

(1)易失性存儲(chǔ)器：斷電后，存儲(chǔ)信息即消失的存儲(chǔ)器。

(2)非易失性存儲(chǔ)器：斷電后信息仍然保存的存儲(chǔ)器。

RAM屬于易失性存儲(chǔ)器

ROM、PROM、EPROM、E2PROM屬于非易失性存儲(chǔ)器第七頁(yè)，共70頁(yè)。一、主存的基本知識(shí)

——主存儲(chǔ)器的主要技術(shù)指標(biāo)

主存儲(chǔ)器的主要性能指標(biāo)為存儲(chǔ)容量和存取速度。

1、存儲(chǔ)容量

定義：存儲(chǔ)容量是指主存所能容納的二進(jìn)制信息總量。容量單位有位和字節(jié)，現(xiàn)在多數(shù)機(jī)器把一個(gè)字節(jié)定為8位。第八頁(yè)，共70頁(yè)。

如某存儲(chǔ)器的容量為64K×16位，表示它有64K個(gè)字，每個(gè)字的字長(zhǎng)為16位，若用字節(jié)數(shù)表示，則可記為128K字節(jié)（128KB）。

1K=210=1,0241M=220

=1,048,5761G=230=1,073,741,8241T=240=1,099,511,627,776第九頁(yè)，共70頁(yè)。

2、存取速度

⑴存取時(shí)間Ta：指的是從啟動(dòng)一次存儲(chǔ)器操作到完成該操作所需要的時(shí)間。⑵存取周期Tm：是指連續(xù)啟動(dòng)兩次獨(dú)立的存儲(chǔ)器操作所需要的最小時(shí)間間隔。一般情況下，Tm大于Ta

。第十頁(yè)，共70頁(yè)。

3、位價(jià)比

位價(jià)比等于存儲(chǔ)器總價(jià)格/容量第十一頁(yè)，共70頁(yè)。4、主存與CPU的速度差距

雖然半導(dǎo)體存儲(chǔ)器的速度有了較大的提高，但總跟不上CPU的速度。第十二頁(yè)，共70頁(yè)。一、主存的基本知識(shí)

——主存儲(chǔ)器的基本操作

主存與CPU的硬連接有三組連線：地址總線（AB）、數(shù)據(jù)總線（DB）和控制總線（CB），其中控制總線包括讀控制線、寫(xiě)控制線和表示存儲(chǔ)器功能是否完成的控制線（ready）,如下圖所示。第十三頁(yè)，共70頁(yè)。

地址總線數(shù)據(jù)總線控制總線讀/寫(xiě)CPUARDR主存儲(chǔ)器ready第十四頁(yè)，共70頁(yè)。CPU通過(guò)使用AR（地址寄存器）和DR（數(shù)據(jù)寄存器）和主存之間進(jìn)行數(shù)據(jù)傳送。讀：CPU從主存讀數(shù)據(jù)寫(xiě)：CPU寫(xiě)數(shù)據(jù)到主存

第十五頁(yè)，共70頁(yè)。

1、讀

CPU先把信息字的地址送到AR，經(jīng)過(guò)地址總線送往主存，同時(shí)CPU通過(guò)控制總線發(fā)一個(gè)讀請(qǐng)求，然后CPU等待從主存儲(chǔ)器發(fā)來(lái)的信號(hào)，通知CPU讀操作已經(jīng)完成。主存儲(chǔ)器通過(guò)ready線回答，如果ready信號(hào)為1，說(shuō)明存儲(chǔ)字的內(nèi)容已經(jīng)讀出，并放在數(shù)據(jù)總線上，送往DR。第十六頁(yè)，共70頁(yè)。

2、寫(xiě)

CPU先將信息字在主存中的地址經(jīng)AR送往地址總線，并把信息字送DR，同時(shí)通過(guò)控制總線發(fā)出寫(xiě)命令，然后CPU等待寫(xiě)操作完成信號(hào)。主存把收到的信息字寫(xiě)入CPU指定的地址后通過(guò)ready線發(fā)出完成信號(hào)——1。第十七頁(yè)，共70頁(yè)。

數(shù)據(jù)總線上傳送的是數(shù)據(jù)，地址總線上傳送的是地址。

CPU與主存之間采用異步工作方式，即一方工作時(shí)，另一方必須處于等待狀態(tài)。第十八頁(yè)，共70頁(yè)。二、半導(dǎo)體讀/寫(xiě)存儲(chǔ)器

半導(dǎo)體讀/寫(xiě)存儲(chǔ)器按存儲(chǔ)元件在運(yùn)行中能否長(zhǎng)時(shí)間保存信息來(lái)分為靜態(tài)存儲(chǔ)器（SRAM）和動(dòng)態(tài)存儲(chǔ)器（DRAM）。其中SRAM利用雙穩(wěn)態(tài)觸發(fā)器來(lái)保存信息,而且只要不斷電,信息不會(huì)丟失,DRAM使用MOS電容來(lái)保存信息,使用時(shí)需要不斷給電容充電。第十九頁(yè)，共70頁(yè)。

1、靜態(tài)存儲(chǔ)器

（1）存儲(chǔ)單元

靜態(tài)RAM是利用雙穩(wěn)態(tài)觸發(fā)器來(lái)記憶信息的。六管靜態(tài)MOS記憶單元電路中的T1～T4組成兩個(gè)反相器，交叉耦合連接成一個(gè)觸發(fā)器；T1～T6管構(gòu)成一個(gè)記憶單元的主體，能存放一位二進(jìn)制信息。第二十頁(yè)，共70頁(yè)。第二十一頁(yè)，共70頁(yè)。

存儲(chǔ)單元未被選中時(shí)，字選擇線保持低電位，兩位線保持高電位；單元被選中時(shí)，字選擇線保持高電位。讀1—T1導(dǎo)通，T2截止，位線1產(chǎn)生負(fù)脈沖0—T1截止，T2導(dǎo)通，位線2產(chǎn)生負(fù)脈沖寫(xiě)1—位線1送低電位，位線2送高電位0—位線1送高電位，位線2送低電位第二十二頁(yè)，共70頁(yè)。第二十三頁(yè)，共70頁(yè)。第二十四頁(yè)，共70頁(yè)。

=0時(shí)，片選0—芯片被選中1—芯片未被選中0—寫(xiě)1—讀第二十五頁(yè)，共70頁(yè)。（2）開(kāi)關(guān)特性讀周期參數(shù)寫(xiě)周期參數(shù)第二十六頁(yè)，共70頁(yè)。2、DRAM三管存儲(chǔ)單元單管存儲(chǔ)單元位線字線柵極漏極源極電容CsVDD第二十七頁(yè)，共70頁(yè)。寫(xiě)入:字線為高電平,T導(dǎo)通寫(xiě)1:位線為低電平,VDD通過(guò)T對(duì)Cs充電，電容中有電荷則保持不變。寫(xiě)0:位線為高電平,Cs通過(guò)T放電，電容中無(wú)電荷則不變。第二十八頁(yè)，共70頁(yè)。

讀出:位線預(yù)充電至高電平;當(dāng)字線出現(xiàn)高電平后,T導(dǎo)通,若原來(lái)Cs充有電荷,則Cs放電,使位線電位下降,經(jīng)放大后,讀出為1;若原來(lái)Cs上無(wú)電荷,則位線無(wú)電位變化,放大器無(wú)輸出,讀出為0。

讀出后,若原來(lái)Cs充有電荷也被放掉了,和沒(méi)有充電一樣,因此讀出是破壞性的,故讀出后要立即對(duì)單元進(jìn)行“重寫(xiě)”,以恢復(fù)原信息。第二十九頁(yè)，共70頁(yè)。第三十頁(yè)，共70頁(yè)。16K=214

地址碼為14位,為了減少封裝引腳數(shù),地址碼分兩批(每批7位)送至存儲(chǔ)器.先送行地址,后送列地址。16K位存儲(chǔ)單元矩陣由兩個(gè)64128陣列組成.讀出信號(hào)保留在讀出放大器中。讀出時(shí),讀出放大器又使相應(yīng)的存儲(chǔ)單元的存儲(chǔ)信息自動(dòng)恢復(fù)(重寫(xiě)),所以讀出放大器還用作再生放大器。16K1動(dòng)態(tài)存儲(chǔ)器框圖說(shuō)明第三十一頁(yè)，共70頁(yè)。16K1動(dòng)態(tài)存儲(chǔ)器框圖說(shuō)明再生:通過(guò)電容的充電來(lái)保存信息,但漏電阻的存在,其電荷會(huì)逐漸漏掉,從而使存儲(chǔ)的信息丟失.因此,必須在電荷漏掉以前就進(jìn)行充電,這充電過(guò)程稱(chēng)為再生,或稱(chēng)為刷新。讀出過(guò)程就能使信息得以恢復(fù),由于每列都有讀出放大器,因此只要依次改變行地址,輪流對(duì)存儲(chǔ)矩陣的每一行的所有單元同時(shí)進(jìn)行讀出,當(dāng)把所有行全部讀出一遍,就完成了再生。第三十二頁(yè)，共70頁(yè)。

3、DRAM與SRAM的比較

第三十三頁(yè)，共70頁(yè)。三、非易失性半導(dǎo)體存儲(chǔ)器

停電時(shí)信息不丟失的存儲(chǔ)器稱(chēng)為非易失性存儲(chǔ)器?？煞譃镽OM、PROM、EPROM、E2PROM和flashmemory。

第三十四頁(yè)，共70頁(yè)。1、ROM

芯片的內(nèi)容在制造時(shí)已經(jīng)輸入，只能讀，不能修改。存儲(chǔ)原理：是根據(jù)元件的有無(wú)來(lái)表示該存儲(chǔ)單元的信息（1或0）。存儲(chǔ)元件：二極管或晶體管。第三十五頁(yè)，共70頁(yè)。2、PROM

用戶(hù)可根據(jù)自己的需要來(lái)確定ROM里的內(nèi)容，常見(jiàn)的是熔絲式PROM是以熔絲的接通來(lái)表示1、斷開(kāi)表示0。常用于工業(yè)控制機(jī)。第三十六頁(yè)，共70頁(yè)。3、EPROM

紫外線擦除，只能對(duì)芯片進(jìn)行整體擦除，而不能對(duì)芯片中個(gè)別需要改寫(xiě)的存儲(chǔ)單元單獨(dú)擦除。編程次數(shù)不受限制。

第三十七頁(yè)，共70頁(yè)。4、E2PROM

電擦除，可以用字擦除方式擦除，也可以用數(shù)據(jù)塊擦除方式擦除。以字擦除方式操作時(shí)，能夠只擦除被選中的那個(gè)存儲(chǔ)單元的內(nèi)容；在數(shù)據(jù)塊擦除方式操作時(shí)，可擦除數(shù)據(jù)塊內(nèi)所有單元的內(nèi)容。編程次數(shù)受限制。第三十八頁(yè)，共70頁(yè)。5、閃速存儲(chǔ)器（flashmemory）

一種快擦寫(xiě)型存儲(chǔ)器，它的主要特點(diǎn)是：既可在不加電的情況下長(zhǎng)期保存信息，又能進(jìn)行快速擦除（整體擦除或分區(qū)擦除）與重寫(xiě)，兼?zhèn)淞薊2PROM和RAM的優(yōu)點(diǎn)。

讀的速度超過(guò)SRAM。第三十九頁(yè)，共70頁(yè)。

PQFP封裝SOP封裝SOJ封裝第四十頁(yè)，共70頁(yè)。四、DRAM的研制與發(fā)展

1、SDRAM——同步動(dòng)態(tài)隨機(jī)讀寫(xiě)存儲(chǔ)器將CPU與RAM通過(guò)一個(gè)相同的時(shí)鐘信號(hào)鎖在一起，使RAM和CPU能夠共享一個(gè)時(shí)鐘周期，以相同的速度同步工作。在每一個(gè)時(shí)鐘脈沖的上升沿開(kāi)始傳送數(shù)據(jù)。第四十一頁(yè)，共70頁(yè)。2、DDR——雙倍數(shù)據(jù)傳輸速率同步動(dòng)

態(tài)隨機(jī)存儲(chǔ)器

是SDRAM的一種新技術(shù)。可在同一時(shí)鐘周期的上升和下降沿都能傳送數(shù)據(jù)，同樣時(shí)間內(nèi)的數(shù)據(jù)傳送量翻了一倍。雙通道DDR內(nèi)存技術(shù)是2003年中最熱門(mén)的技術(shù)之一。雙通道內(nèi)存技術(shù)其實(shí)就是雙通道內(nèi)存控制技術(shù)，能有效地提高內(nèi)存總帶寬，從而適應(yīng)新的微處理器的數(shù)據(jù)傳輸、處理的需要。它的技術(shù)核心在于：芯片組(北橋)可以在兩個(gè)不同的數(shù)據(jù)通道上分別尋址、讀取數(shù)據(jù)，內(nèi)存可以達(dá)到128位的帶寬。第四十二頁(yè)，共70頁(yè)。

雙通道DDR有兩個(gè)64bit內(nèi)存控制器，雙64bit內(nèi)存體系所提供的帶寬等同于一個(gè)128bit內(nèi)存體系所提供的帶寬，但是二者所達(dá)到效果卻是不同的。雙通道體系包含了兩個(gè)獨(dú)立的、具備互補(bǔ)性的智能內(nèi)存控制器，兩個(gè)內(nèi)存控制器都能夠在彼此間零等待時(shí)間的情況下同時(shí)運(yùn)作。例如，當(dāng)控制器B準(zhǔn)備進(jìn)行下一次存取內(nèi)存的時(shí)候，控制器A就在讀/寫(xiě)主內(nèi)存，反之亦然。兩個(gè)內(nèi)存控制器的這種互補(bǔ)“天性”可以讓有效等待時(shí)間縮減50%，雙通道技術(shù)使內(nèi)存的帶寬翻了一翻。

第四十三頁(yè)，共70頁(yè)。帶寬

帶寬是指波長(zhǎng)、頻率或能量帶的范圍，特指以每秒周數(shù)表示頻帶的上、下邊界頻率之差。可以顯見(jiàn)帶寬是用來(lái)描述頻帶寬度的，但是在數(shù)字傳輸方面，也常用帶寬來(lái)衡量傳輸數(shù)據(jù)的能力。用它來(lái)表示單位時(shí)間內(nèi)傳輸數(shù)據(jù)容量的大小，表示吞吐數(shù)據(jù)的能力。從功能上理解，我們可以將內(nèi)存看作是內(nèi)存控制器（一般位于北橋芯片中）與CPU之間的橋梁或與倉(cāng)庫(kù)。顯然，內(nèi)存的容量決定“倉(cāng)庫(kù)”的大小，而內(nèi)存的帶寬決定“橋梁”的寬窄，兩者缺一不可，這也就是我們常常說(shuō)道的“內(nèi)存容量”與“內(nèi)存速度”。

第四十四頁(yè)，共70頁(yè)。帶寬的計(jì)算方法

B表示帶寬，F(xiàn)表示存儲(chǔ)器時(shí)鐘頻率，D表示存儲(chǔ)器數(shù)據(jù)總線位數(shù)，則帶寬為：

B=F×D/8例如，PC-100的SDRAM帶寬計(jì)算如下：100MHZ×64BIT/8=800MB/S

當(dāng)然，這個(gè)計(jì)算方法是針對(duì)僅靠上升沿信號(hào)傳輸數(shù)據(jù)的SDRAM而言的，對(duì)于上升沿和下降沿都傳輸數(shù)據(jù)的DDR來(lái)說(shuō)計(jì)算方法有點(diǎn)變化，應(yīng)該在最后乘2，因?yàn)樗膫鬏斝适请p倍的，這也是DDR能夠有如此高性能的重要原因。

第四十五頁(yè)，共70頁(yè)。五、半導(dǎo)體存儲(chǔ)器的組成與控制

1、主存儲(chǔ)器容量的擴(kuò)展當(dāng)單個(gè)存儲(chǔ)芯片的容量不能滿(mǎn)足系統(tǒng)要求時(shí)，需多片組合起來(lái)以擴(kuò)展字長(zhǎng)（位擴(kuò)展）或擴(kuò)展容量（字?jǐn)U展）。擴(kuò)展方法有三種，位擴(kuò)展、字?jǐn)U展和字位擴(kuò)展。存儲(chǔ)器容量=字?jǐn)?shù)*位長(zhǎng)

第四十六頁(yè)，共70頁(yè)。（1）位擴(kuò)展

位擴(kuò)展指只在位數(shù)方向擴(kuò)展（加大字長(zhǎng)），而芯片的字?jǐn)?shù)和存儲(chǔ)器的字?jǐn)?shù)是一致的。位擴(kuò)展的連接方式是將各存儲(chǔ)芯片的地址線、片選線和讀/寫(xiě)線相應(yīng)地并聯(lián)起來(lái)，而將各芯片的數(shù)據(jù)線單獨(dú)列出。第四十七頁(yè)，共70頁(yè)。例：

兩個(gè)16K*4位的芯片采用位擴(kuò)展方式擴(kuò)展成一16K*8位的存儲(chǔ)器。如下圖所示。16K*4位的芯片的字長(zhǎng)為4位，所以有4條數(shù)據(jù)線，分別用D0~D3和D4~D7表示；容量為16K=214

，有14條地址線，用A0~A13

表示。第四十八頁(yè)，共70頁(yè)。位擴(kuò)展第四十九頁(yè)，共70頁(yè)。

圖中為片選信號(hào)，為讀寫(xiě)控制信號(hào)，當(dāng)=0時(shí)，該芯片被選中，此時(shí)若R/=1進(jìn)行讀操作，R/=0時(shí)，進(jìn)行寫(xiě)操作。

=1不進(jìn)行任何操作。當(dāng)CPU訪問(wèn)該存儲(chǔ)器時(shí)，其發(fā)出的地址和控制信號(hào)同時(shí)傳給2個(gè)芯片，選中每個(gè)芯片的同一單元，其單元的內(nèi)容被同時(shí)讀至數(shù)據(jù)總線的相應(yīng)位，或?qū)?shù)據(jù)總線上的內(nèi)容分別同時(shí)寫(xiě)入相應(yīng)單元。第五十頁(yè)，共70頁(yè)。（2）字?jǐn)U展

字?jǐn)U展是指僅在容量方向擴(kuò)展，而位數(shù)不變。字?jǐn)U展將芯片的地址線、數(shù)據(jù)線、讀/寫(xiě)線并聯(lián)，由片選信號(hào)來(lái)區(qū)分各個(gè)芯片。64K*8位的存儲(chǔ)器需要4個(gè)16K*8位芯片組成，連接圖如下。第五十一頁(yè)，共70頁(yè)。字?jǐn)U展第五十二頁(yè)，共70頁(yè)。

數(shù)據(jù)線D0~D7線與各片的數(shù)據(jù)端相連，地址總線（共16條）低位A0~A13

與各芯片的14個(gè)地址端相連，兩位高位A14和A15經(jīng)過(guò)譯碼器和4個(gè)片選端相連。

在同一時(shí)間內(nèi)四個(gè)芯片中只能有一個(gè)芯片被選中。第五十三頁(yè)，共70頁(yè)。（3）字位同時(shí)擴(kuò)展

當(dāng)構(gòu)成一個(gè)容量較大的存儲(chǔ)器時(shí)，往往需要在字方向和位方向上同時(shí)擴(kuò)展，這將是前兩種擴(kuò)展的組合，實(shí)現(xiàn)起來(lái)也是很容易的。如用16K×4位的SRAM組成64K×8位的存儲(chǔ)器，需要8個(gè)芯片。第五十四頁(yè)，共70頁(yè)。例題第五十五頁(yè)，共70頁(yè)。第五十六頁(yè)，共70頁(yè)。第五十七頁(yè)，共70頁(yè)。第五十八頁(yè)，共70頁(yè)。第五十九頁(yè)，共70頁(yè)。

2、存儲(chǔ)控制

為了維持MOS型動(dòng)態(tài)記憶單元的存儲(chǔ)信息，每隔一定時(shí)間必須對(duì)存儲(chǔ)體中的所有記憶單元的柵極電容補(bǔ)充電荷，這個(gè)過(guò)程就是刷新。從上一次對(duì)整個(gè)存儲(chǔ)器刷新結(jié)束到下一次對(duì)整個(gè)存儲(chǔ)器全部刷新一遍為止，這一時(shí)間間隔稱(chēng)為再生周期，又稱(chēng)為刷新周期。常見(jiàn)的刷新方式有集中式、分散式。第六十頁(yè)，共70頁(yè)。（1）集中刷新

定義：是指在一個(gè)刷新周期內(nèi)，利用一段固定的時(shí)間，依次對(duì)存儲(chǔ)器的所有行逐一再生一遍。

缺點(diǎn)：在集中刷新時(shí)必須停止讀/寫(xiě)，這一段時(shí)間稱(chēng)為“死區(qū)”，而且存儲(chǔ)容量越大，死區(qū)就越長(zhǎng)。第六十一頁(yè)，共70頁(yè)。（2）分散刷新方式

分散刷新是指把刷新操作分散到每個(gè)存取周期內(nèi)進(jìn)行，此時(shí)系統(tǒng)的存取周期被分為兩部分，前一部分時(shí)間進(jìn)行讀/寫(xiě)操作或保持，后一部分時(shí)間進(jìn)行刷新操作。分散刷新方式?jīng)]有死區(qū)，這是它的優(yōu)點(diǎn)，但是，它也有很明顯的缺點(diǎn)，第一是加長(zhǎng)了系統(tǒng)的存取周期，第二是刷新過(guò)于頻繁。第六十