3-8數(shù)據(jù)選擇器1電子課件教學(xué)版

第三章組合邏輯電路

3.2常用中規(guī)模集成組合邏輯電路

3.2.3數(shù)據(jù)選擇器主講人：黃麗亞3.2.3數(shù)據(jù)選擇器（MUX）

圖3.2.20數(shù)據(jù)選擇器和數(shù)據(jù)分配器示意圖

數(shù)據(jù)選擇器又稱多路選擇器(Multiplexer,簡稱MUX)。每次在地址輸入的控制下，從多路輸入數(shù)據(jù)中選擇一路輸出。時分復(fù)用TDM：Timedivisionmultiplexing時分多址TDMA：Timedivisionmultipleaccess1.四選一數(shù)據(jù)選擇器圖3.2.21四選一MUXEN：使能端；A1

、A0：地址輸入端；D3～D0

：數(shù)據(jù)輸入端；Y：輸出端；圖3.2.21四選一MUXEN=1,Y=0;EN=0,Y=A1A0D0+A1A0D1+A1A0D2+A1A0D3

1.四選一數(shù)據(jù)選擇器100電路不工作01D2D00D10D311A1A0四選一MUX的卡諾圖圖3.2.26(b)表3.2.9四選一MUX的功能表

00001EN

使能輸入D311D210D101D0000??YA1A0

輸出

輸入EN=0,Y=A1A0D0+A1A0D1+A1A0D2+A1A0D3

EN=1,Y=0;表3.2.9四選一MUX的功能表

00001EN

使能輸入D311D210D101D0000??YA1A0

輸出

輸入圖3.2.2274153的簡化邏輯符號（雙四選一）集成邏輯電路741532.八選一數(shù)據(jù)選擇器EN：使能端；A2～A0：地址輸入端；D7～D0

：數(shù)據(jù)輸入端；Y：輸出端；圖3.2.23簡化符號2DAD4DENYD10D6741511257VccY082346GND013A5114D911D21516A1371D八選一MUX的邏輯表達式EN=1,Y=0;EN=0,Y=A2A1A0D0+A2A1A0D1+A2A1A0D2+A2A1A0D3+A2A1A0D0+A2A1A0D1+A2A1A0D2+A2A1A0D3

八選一MUX的功能表

00001EN

使能輸入D3011D2010D1001D00000???YA2A1A0

輸出

輸入0000D7111D6110D5101D4100八選一MUX的卡諾圖D6D7D5D41D2D3D1D0010110100A2A1A0圖3.2.27(a)3.數(shù)據(jù)選擇器的級聯(lián)擴展例：試用一片雙4選1數(shù)選器74LS153組成一個8選1數(shù)據(jù)選擇器。解：00001END3011D2010D1001D00000???YA2A1A0

0000D7111D6110D5101D4100圖3.2.25(a)八選一擴展為三十二選一MUX例：試將8選1數(shù)選器74151擴展成一個32選1數(shù)據(jù)選擇器。地址輸入端：A4A3A2A1A0

A4A3=00第1片工作A4A3=01第2片工作A4A3=10第3片工作A4