半導(dǎo)體全制程介紹

1、 晶圓處理制程介紹基本晶圓處理步驟通常是晶圓先經(jīng)過適當(dāng)?shù)那逑矗–leaning）之后，送到熱爐管（Furnace）內(nèi)，在含氧的環(huán)境中，以加熱氧化（Oxidation）的方式在晶圓的表面形成一層厚約數(shù)百個的二氧化硅層，緊接著厚約1000 到2000的氮化硅層將以化學(xué)氣相沈積Chemical Vapor Deposition；CVP）的方式沈積（Deposition）在剛剛長成的二氧化硅上，然后整個晶圓將進(jìn)行微影（Lithography）的制程，先在晶圓上上一層光阻（Photoresist），再將光罩上的圖案移轉(zhuǎn)到光阻上面。接著利用蝕刻（Etching）技術(shù)，將部份未 被光阻保護(hù)的氮化硅層加以除去

2、，留下的就是所需要的線路圖部份。接著以磷為離子源（Ion Source），對整片晶圓進(jìn)行磷原子的植入（Ion Implantation），然后再把光阻劑去除（Photoresist Scrip）。制程進(jìn)行至此，我們已將構(gòu)成集成電路所需的晶體管及部份的字符線（Word Lines），依光罩所提供的設(shè)計(jì)圖案，依次的在晶圓上建立完成，接著進(jìn)行金屬化制程（Metallization），制作金屬導(dǎo)線，以便將各個晶體管與組件加以連接，而在每一道步驟加工完后都必須進(jìn)行一些電性、或是物理特性量測，以檢驗(yàn)加工結(jié)果是否在規(guī)格內(nèi)（Inspection and Measurement）；如此重復(fù)步驟制作第一層、第二層

3、的電路部份，以在硅晶圓上制造晶體管等其它電子組件；最后所加工完成的產(chǎn)品會被送到電性測試區(qū)作電性量測。根據(jù)上述制程之需要，F(xiàn)AB廠內(nèi)通?？煞譃樗拇髤^(qū)：1）黃光本區(qū)的作用在于利用照相顯微縮小的技術(shù)，定義出每一層次所需要的電路圖，因?yàn)椴捎酶泄鈩┮灼毓?，得在黃色燈光照明區(qū)域內(nèi)工作，所以叫做黃光區(qū)。 2）蝕刻經(jīng)過黃光定義出我們所需要的電路圖，把不要的部份去除掉，此去除的步驟就 稱之為蝕刻，因?yàn)樗孟竦窨蹋坏兑坏兜南魅ゲ槐匾槐匾哪拘?，完成作品，期間又利用酸液來腐蝕的，所以叫做蝕刻區(qū)。 3）擴(kuò)散本區(qū)的制造過程都在高溫中進(jìn)行，又稱為高溫區(qū)，利用高溫給予物質(zhì)能量而產(chǎn)生運(yùn)動，因?yàn)楸緟^(qū)的機(jī)臺大都為一根根的爐管

4、，所以也有人稱為爐管區(qū)，每一根爐管都有不同的作用。 4）真空本區(qū)機(jī)器操作時，機(jī)器中都需要抽成真空，所以稱之為真空區(qū)，真空區(qū)的機(jī)器多用來作沈積暨離子植入，也就是在Wafer上覆蓋一層薄薄的薄膜，所以又稱之為薄膜區(qū)。在真空區(qū)中有一站稱為晶圓允收區(qū)，可接受芯片的測試，針對我們所制造的芯片，其過程是否有缺陷，電性的流通上是否有問題，由工程師根據(jù)其經(jīng)驗(yàn)與電子學(xué)上知識做一全程的檢測，由某一電性量測值的變異判斷某一道相關(guān)制程是否發(fā)生任何異常。此檢測不同于測試區(qū)（Wafer Probe）的檢測，前者是細(xì)部的電子特性測試與物理特性測試，后者所做的測試是針對產(chǎn)品的電性功能作檢測。晶柱成長制程 硅晶柱的長成，首先需

5、要將純度相當(dāng)高的硅礦放入熔爐中，并加入預(yù)先設(shè)定好的金屬物質(zhì)，使產(chǎn)生出來的硅晶柱擁有要求的電性特質(zhì)，接著需要將所有物質(zhì)融化后再長成單晶的硅晶柱，以下將對所有晶柱長成制程做介紹。長晶主要程序 融化（MeltDown）此過程是將置放于石英坩鍋內(nèi)的塊狀復(fù)晶硅加熱制高于攝氏1420度的融化溫度之上，此階段中最重要的參數(shù)為坩鍋的位置與熱量的供應(yīng)，若使用較大的功率來融化復(fù)晶硅，石英坩鍋的壽命會降低，反之功率太低則融化的過程費(fèi)時太久，影響整體的產(chǎn)能。 頸部成長（Neck Growth）當(dāng)硅融漿的溫度穩(wěn)定之后，將方向的晶種漸漸注入液中，接著將晶種往上拉升，并使直徑縮小到一定（約6mm），維持此直徑并拉長10-2

6、0cm，以消除晶種內(nèi)的排差（dislocation），此種零排差（dislocation-free）的控制主要為將排差局限在頸部的成長。 晶冠成長（Crown Growth）長完頸部后，慢慢地降低拉速與溫度，使頸部的直徑逐漸增加到所需的大小。 晶體成長（Body Growth）利用拉速與溫度變化的調(diào)整來遲維持固定的晶棒直徑，所以坩鍋必須不斷的上升來維持固定的液面高度，于是由坩鍋傳到晶棒及液面的輻射熱會逐漸增加，此輻射熱源將致使固業(yè)界面的溫度梯度逐漸變小，所以在晶棒成長階段的拉速必須逐漸地降低，以避免晶棒扭曲的現(xiàn)象產(chǎn)生。 尾部成長（Tail Growth）當(dāng)晶體成長到固定（需要）的長度后，晶棒的

7、直徑必須逐漸地縮小，直到與液面分開，此乃避免因熱應(yīng)力造成排差與滑移面現(xiàn)象。晶柱切片后處理 硅晶柱長成后，整個晶圓的制作才到了一半，接下必須將晶柱做裁切與檢測，裁切掉頭尾的晶棒將會進(jìn)行外徑研磨、切片等一連串的處理，最后才能成為一片片價值非凡的晶圓，以下將對晶柱的后處理制程做介紹。 切片（Slicing） 長久以來經(jīng)援切片都是采用內(nèi)徑鋸，其鋸片是一環(huán) 狀薄葉片，內(nèi)徑邊緣鑲有鉆石顆粒，晶棒在切片前預(yù)先 黏貼一石墨板，不僅有利于切片的夾持，更可以避免在 最后切斷階段時鋸片離開晶棒所造的破裂。 切片晶圓的厚度、弓形度（bow）及撓屈度（warp）等 特性為制程管制要點(diǎn)。影響晶圓質(zhì)量的因素除了切割機(jī) 臺本

8、身的穩(wěn)定度與設(shè)計(jì)外，鋸片的張力狀況及鉆石銳利 度的保持都有很大的影響。 圓邊（Edge Polishing） 剛切好的晶圓，其邊緣垂直于切割平面為銳利的直角，由于硅單晶硬脆的材料特性，此角極易崩裂，不但影響晶圓強(qiáng)度，更為制程中污染微粒的來源，且在后續(xù)的半導(dǎo)體制成中，未經(jīng)處理的晶圓邊緣也為影響光組與磊晶層之厚度，固須以計(jì)算機(jī)數(shù)值化機(jī)臺自動修整切片晶圓的邊緣形狀與外徑尺寸。 研磨（Lapping） 研磨的目的在于除去切割或輪磨所造成的鋸痕或表面破壞層，同時使晶圓表面達(dá)到可進(jìn)行拋光處理的平坦度。 蝕刻（Etching） 晶圓經(jīng)前述加工制程后，表面因加工應(yīng)力而形成一層損傷層（damaged layer

9、），在拋光之前必須以化學(xué)蝕刻的方式予以去除，蝕刻液可分為酸性與堿性兩種。 去疵（Gettering） 利用噴砂法將晶圓上的瑕疵與缺陷感到下半層，以利往后的IC制程。 拋光（Polishing） 晶圓的拋光，依制程可區(qū)分為邊緣拋光與表面拋光兩種邊緣拋光（Edge Polishing）。 邊緣拋光的主要目的在于降低微粒（particle）附著于晶圓的可能性，并使晶圓具備較佳的機(jī)械強(qiáng)度，但需要的設(shè)備昂貴且技術(shù)層面較高，除非各戶要求，否則不進(jìn)行本制程。 表面拋光（Surface Polishing）是晶圓加工處理的最后一道步驟，移除晶圓表面厚度約10-20微米，其目的在改善前述制程中遺留下的微缺陷，并

10、取得局部平坦度的極佳化，以滿足IC制程的要求基本上本制程為化學(xué)機(jī)械的反應(yīng)機(jī)制，由研磨劑中的NaOH , KOH , NH4OH腐蝕晶圓的最表層，由機(jī)械摩擦作用提供腐蝕的動力來源。晶圓針測制程介紹-1 晶圓針測（Chip Probing；CP）之目的在于針對芯片作電性功能上的測試（Test），使 IC 在進(jìn)入構(gòu)裝前先行過濾出電性功能不良的芯片，以避免對不良品增加制造成本。 半導(dǎo)體制程中，針測制程只要換上不同的測試配件，便可與測試制程共享相同的測試機(jī)臺（Tester）。所以一般測試廠為提高測試機(jī)臺的使用率，除了提供最終測試的服務(wù)亦接受芯片測試的訂單。以下將此針測制程作一描述。 上圖為晶圓針測之流程

11、圖，其流程包括下面幾道作業(yè)：（1）晶圓針測并作產(chǎn)品分類（Sorting）晶圓針測的主要目的是測試晶圓中每一顆晶粒的電氣特性，線路的連接，檢查其是否為不良品，若為不良品，則點(diǎn)上一點(diǎn)紅墨水，作為識別之用。除此之外，另一個目的是測試產(chǎn)品的良率，依良率的高低來判 斷晶圓制造的過程是否有誤。良品率高時表示晶圓制造過程一切正常，若良品率過低，表示在晶圓制造的過程中，有某些步驟出現(xiàn)問題，必須盡快通知工程師檢查。 （2）雷射修補(bǔ)（Laser Repairing） 雷射修補(bǔ)的目的是修補(bǔ)那些尚可被修復(fù)的不良品（有設(shè)計(jì)備份電路在其中者），提高產(chǎn)品的良品率。當(dāng)晶圓針測完成后，擁有備份電路的產(chǎn)品會與其在晶圓針測時所產(chǎn)生

12、的測試結(jié)果數(shù)據(jù)一同送往雷射修補(bǔ)機(jī)中，這些數(shù)據(jù)包括不良品的位置，線路的配置等。雷射修補(bǔ)機(jī)的控制計(jì)算機(jī)可依這些數(shù)據(jù)，嘗試將晶圓中的不良品修復(fù)。 （3）加溫烘烤（Baking） 加溫烘烤是針測流程中的最后一項(xiàng)作業(yè)，加溫烘烤的目的有二： （一）將點(diǎn)在晶粒上的紅墨水烤干。 （二）清理晶圓表面。經(jīng)過加溫烘烤的產(chǎn)品，只要有需求便可以出貨。半導(dǎo)體測試制程介紹-2測試制程乃是于IC構(gòu)裝后測試構(gòu)裝完成的產(chǎn)品之電性功能以保證出廠IC功能上的完整性，并對已測試的產(chǎn)品依其電性功能作分類（即分Bin），作為IC不同等級產(chǎn)品的評價依據(jù)；最后并對產(chǎn)品作外觀檢驗(yàn)（Inspect）作業(yè)。電性功能測試乃針對產(chǎn)品之各種電性參數(shù)進(jìn)行測

13、試以確定產(chǎn)品能正常運(yùn)作，用于測試之機(jī)臺將根據(jù)產(chǎn)品不同之測試項(xiàng)目而加載不同之測試程序；而外觀檢驗(yàn)之項(xiàng)目繁多，且視不同之構(gòu)裝型態(tài)而有所不同，包含了引腳之各項(xiàng)性質(zhì)、印字（mark）之清晰度及膠體（mold）是否損傷等項(xiàng)目。而隨表面黏著技術(shù)的發(fā)展，為確保構(gòu)裝成品與基版間的準(zhǔn)確定位及完整密合，構(gòu)裝成品接腳之諸項(xiàng)性質(zhì)之檢驗(yàn)由是重要。以下將對測試流程做一介紹上圖為半導(dǎo)體產(chǎn)品測試之流程圖，其流程包括下面幾道作業(yè)：1.上線備料 上線備料的用意是將預(yù)備要上線測試的待測品，從上游廠商送來的包箱內(nèi)拆封，并一顆顆的放在一個標(biāo)準(zhǔn)容器（幾十顆放一盤，每一盤可以放的數(shù)量及其容器規(guī)格，依待測品的外形而有不同）內(nèi)，以利在上測 試

14、機(jī)臺（Tester）時，待測品在分類機(jī)（Handler）內(nèi)可以將待測品定位，而使其內(nèi)的自動化機(jī)械機(jī)構(gòu)可以自動的上下料。 2.測試機(jī)臺測試（FT1、FT2、FT3） 待測品在入庫后，經(jīng)過入庫檢驗(yàn)及上線備料后，再來就是上測試機(jī)臺去測試；如前述，測試機(jī)臺依測試產(chǎn)品的電性功能種類可以分為邏輯IC測試機(jī)、內(nèi)存IC測試機(jī)及混合式IC（即同時包含邏輯線路及模擬線路）測試機(jī)三種，測試機(jī)的主要功能在于發(fā)出待測品所需的電性訊號并接受待測品因此訊號后所響應(yīng)的電性訊號并作出產(chǎn)品電性測試結(jié)果的判斷，當(dāng)然這些在測試機(jī)臺內(nèi)的控制細(xì)節(jié)，均是由針對此一待測品所寫之測試程序（Test Program）來控制。即使是同一類的測試機(jī)

15、，因每種待測 品其產(chǎn)品的電性特性及測試機(jī)臺測試能力限制而有所不同。一般來說，待測品在一家測試廠中，會有許多適合此種產(chǎn)品電性特性的測試機(jī)臺可供其選擇；除了測試機(jī)臺外，待測品要完成電性測試還需要一些測試配件：A）分類機(jī)（Handler）承載待測品進(jìn)行測試的自動化機(jī)械結(jié)構(gòu)，其內(nèi)有機(jī)械機(jī)構(gòu)將 待測品一顆顆從標(biāo)準(zhǔn)容器內(nèi)自動的送到測試機(jī)臺的測試頭（Test Head）上接受測試，測試的結(jié)果會從測試機(jī)臺內(nèi)傳到分類機(jī)內(nèi)，分類機(jī)會依其每顆待測品的電性測試結(jié)果來作分類（此即產(chǎn)品分Bin）的過程；此外分類機(jī)內(nèi)有升溫裝置，以提供待測品在測試 時所需測試溫度的測試環(huán)境，而分類機(jī)的降溫則一般是靠氮?dú)?，以達(dá)到快速降溫的目的

16、。不同的Handler、測試機(jī)臺及待測品的搭配下，其測試效果會有所同，因此對測試產(chǎn)品而言，對可適用的Handler與Tester就會有喜好的選擇現(xiàn)象存在。測試機(jī)臺一般會有很多個測試頭（Test Head），個數(shù)視測試機(jī)臺的機(jī)型規(guī)格而定，而每個測試頭同時可以上一部分類機(jī)或針測機(jī)，因此一部測試機(jī)臺可以同時的與多臺的分類機(jī)及針測機(jī)相連，而依連接的方式又可分為平行處理，及乒乓處理，前者指的是在同一測試機(jī)臺上多臺分類機(jī)以相同的測試程試測試同一批待測品，而后者是在同一測試機(jī)臺上多臺分類機(jī)以不同的測試程序同時進(jìn)行不同批待測品的測試。B）測試程序（Test Program）每批待測產(chǎn)品都有在每個不同的測試階段

17、（FT1、FT2、FT3），如果要上測試機(jī)臺測試，都需要不同的測試程序，不同品牌的測試機(jī)臺，其測試程序的語法并不相同，因此即使此測試機(jī)臺有能力測試某待測品，但卻缺少測試程序，還是沒有用；一般而言，因?yàn)闇y試程序的內(nèi)容與待測品的電性特性息息相關(guān)，所以大多是客戶提供的。3）測試機(jī)臺接口 這是一個要將待測品接腳上的訊號連接上測試 機(jī)臺的測試頭上的訊號傳送接點(diǎn)的一個轉(zhuǎn)換接口，此轉(zhuǎn)換接口，依待測品的電性特性及外形接腳數(shù)的不同而有很多種類，如：Hi-Fix（內(nèi)存類產(chǎn)品）、Fixture Board（邏輯類產(chǎn)品）、Load Board（邏輯類產(chǎn)品）、Adopt Board + DUT Board（邏輯類產(chǎn)品）

18、、Socket（接腳器，依待測品其接腳的分布位置及腳數(shù)而有所不同）。每批待測品在測試機(jī)臺的測試次數(shù)并不相同，這完全要看客戶的要求，一般而言邏輯性的產(chǎn)品，只需上測試機(jī)臺一次（即FT2）而不用FT1、FT3，如果為內(nèi)存IC則會經(jīng)過二至三次的測試，而每次的測試環(huán)境溫度要求會有些不同，測試環(huán)境的溫度選擇，有三種選擇，即高溫、常溫及低溫，溫度的度數(shù)有時客戶也會要求，升溫比降溫耗時許多，而即于那一道要用什么溫度，這也視不同客戶的不同待測品而有所不同。每次測試完，都會有測試結(jié)果報告，若測試結(jié)果不佳，則可能會產(chǎn)生Hold住本批待測品的現(xiàn)象產(chǎn)生。3.預(yù)燒爐（Burn-In Oven）（測試內(nèi)存IC才有此程序）

19、在測試內(nèi)存性產(chǎn)品時，在FT1之后，待測品都會上預(yù)燒爐里去Burn In，其目的在于提供待測品一個高溫、高電壓、高電流的環(huán)境，使生命周期較短的待測品在Burn In的過程中提早的顯現(xiàn)出來，在Burn In后必需在96個小時內(nèi)待測品Burn In物理特性未消退之前完成后續(xù)測試機(jī)臺 測試的流程，否則就要將待測品種回預(yù)燒爐去重新Burn In。在此會用到的配件包括Burn-In Board及Burn In Socket.等。 4.電性抽測 在每一道機(jī)臺測試后，都會有一個電性抽測的動作（俗稱QC或Q貨），此作業(yè)的目的在將此完成測試機(jī)臺測試的待測品抽出一定數(shù)量，重回測試機(jī)臺在測試程序、測試機(jī)臺、測試溫度都

20、不變下，看其測試結(jié)果是否與之前上測試機(jī)臺的測試結(jié)果相一致，若不一致，則有可能是測試機(jī)臺故障、測試程序有問題、測試配件損壞、測試過程有瑕疵.等原因，原因小者，則需回測試機(jī)臺重測，原因大者，將能將此批待測品Hold住，等待工程師、生管人員與客戶協(xié)調(diào)后再作決策。 5.卷標(biāo)掃描（Mark Scan）利用機(jī)械視覺設(shè)備對待測品的產(chǎn)品上的產(chǎn)品Mark作檢測，內(nèi)容包括 Mark的位置歪斜度及內(nèi)容的清晰度.等。6.人工檢腳或機(jī)器檢腳 檢驗(yàn)待測品IC的接腳的對稱性、平整性及共面度等，這部份作業(yè)有時會利用雷射掃描的方式來進(jìn)行，也會有些利用人力來作檢驗(yàn)。7.檢腳抽檢與彎腳修整 對于彎腳品，會進(jìn)行彎腳品的修復(fù)作業(yè)，然后

21、再利用人工進(jìn)行檢腳的抽驗(yàn)。 8.加溫烘烤（Baking） 在所有測試及檢驗(yàn)流程之后，產(chǎn)品必需進(jìn)烘烤爐中進(jìn)行烘烤，將待測品上水氣烘干，使產(chǎn)品在送至客戶手中之前不會因水氣的腐蝕而影響待測品的質(zhì)量。9.包裝（Packing） 將待測品依其客戶的指示，將原來在標(biāo)準(zhǔn)容器內(nèi)的待測品的分類包裝成客戶所指定的包裝容器內(nèi)，并作必要的包裝容器上之商標(biāo)粘貼等。 10.出貨的運(yùn)送作業(yè) 由于最終測試是半導(dǎo)體IC制程的最后一站，所以許多客戶就把測試廠當(dāng)作他們的成品倉庫，以避免自身工廠的成品存放的管理，另一方面也減少不必要的成品搬運(yùn)成本，因此針對客戶的要求，測試廠也提供所謂的Door to Door的服務(wù)，即幫助客戶將測試

22、完成品送至客戶指定的地方（包括客戶的產(chǎn)品買家），有些客戶指的地點(diǎn)在海外者，便需要考慮船期的安排，如果在國內(nèi)者，則要考慮貨運(yùn)的安排事宜。半導(dǎo)體測試生產(chǎn)管理特性我國半導(dǎo)產(chǎn)業(yè)為一個垂直分工十分細(xì)膩且資本密集、技術(shù)密集的特殊產(chǎn)業(yè)，而IC測試廠則屬于這整個垂直分工體系的下游產(chǎn)業(yè)。正由于這種環(huán) 環(huán)相扣的分工體系，使半導(dǎo)體產(chǎn)業(yè)對外在環(huán)境的變動影響十分敏感。例如某個晶圓制造廠的短時間意外跳電，影響晶圓產(chǎn)出，這便會在兩三天后造成下游產(chǎn)業(yè)的劇烈變動，因此在這個產(chǎn)業(yè)中，無論是上游廠家或下游廠家，都有著不要把所有雞蛋放于同一籃的風(fēng)險分散心態(tài)，以測試廠本身的心態(tài)來說，其服務(wù)對象絕不僅限于幾家固定的客戶上。為了分散貨源，

23、避免上游主要客戶臨時發(fā)生問題（如一些天災(zāi)、人禍所造成產(chǎn)品無法如期出貨）使測試廠無貨可測的危機(jī)，都會積極的爭取任何一張可能的訂單，不錯失任何增加新客戶的機(jī)會。測試廠因?yàn)槲挥谡麄€IC產(chǎn)業(yè)中的下游，其接單比較類似于買方市場導(dǎo)向型式，即對上游廠家并沒有太大的約束力，測試廠只能隨時等待上游廠商將待測品送來，而無法更進(jìn)一步要求上游廠商何時送來。下面是將IC測試廠的共通的生產(chǎn)管理特性經(jīng)匯總后，列點(diǎn)描述。一、沒有屬于自己產(chǎn)品的制造服務(wù)業(yè)測試廠本身并不生產(chǎn)制造東西，它并沒有自己的產(chǎn)品，而是以接訂單的方式來販賣工廠產(chǎn)能，它的系統(tǒng)行為主要是對上游廠商送來的待測產(chǎn)品進(jìn)行電性功能上的測試（前段測試流程）及外觀上的檢驗(yàn)（

24、后段測試流程），本質(zhì)上是屬于服務(wù)業(yè)的，有著服務(wù)業(yè)里顧客要求至上的營業(yè)精神在其中，上游廠商的待測品來到時點(diǎn)并無限制，24小時都可以入庫，而測試廠現(xiàn)場也是采取四二輪的工作方式，24小時的在進(jìn)行測試作業(yè)。由于本產(chǎn)業(yè)并無自己的產(chǎn)品，在廠中流動的產(chǎn)品也都是顧客提供的，其機(jī)臺服務(wù)產(chǎn)能無法以半成品型態(tài)保存。因此傳統(tǒng)以物料需求計(jì)劃（MRP）為核心的生產(chǎn)規(guī)劃方式無法直接應(yīng)用于本產(chǎn)業(yè)。二、以接訂單的方式進(jìn)行測試服務(wù)測試廠是以接訂單的方式來進(jìn)服務(wù)，在廠內(nèi)的測試流程中，物流的移動也是以測試批為單位，而測試批的大小并不一致。但出貨時卻有兩種不同的作法，一是以測試批為單位來出貨，一是以待測品良品數(shù)來發(fā)貨；后者發(fā)生的主因在

25、于測試廠是位于整個IC制造流程里最后一站，因而有些客戶便它視為發(fā)貨中心（倉庫），當(dāng)客戶有任何發(fā)貨的需求時，便通知測試廠，要求在何時何地要什么產(chǎn)品多少顆，此時測試廠出貨時便要以產(chǎn)品的良品顆數(shù)為出貨單位處理，在生管排程的處理上，此時在 進(jìn)行測試批測試時，便要可量此測試批的歷史良率值當(dāng)作投料數(shù)量的參考，以確保完測的良品IC數(shù)達(dá)到所需要求。三、注重客戶多樣化的服務(wù)IC測試是一個以滿足客戶要求為主的買方市場產(chǎn)業(yè)，而為使測試廠能實(shí)時的滿足各個客戶不同的需求（包括各式的出貨包裝、出貨運(yùn)送型式、測試流程調(diào)整變動等），又要同時顧及本身營運(yùn)的效率為競爭力，必須在廠內(nèi)包括測試流程、管理體制、產(chǎn)能及人力調(diào)度都要保持高

26、度的彈性，當(dāng)然這對于測試的生產(chǎn)管理是一大挑戰(zhàn)。 四、測試批測試流程的多樣性測試批的測試流程，隨著測試品的IC產(chǎn)品特性不同，其測試時所需 要的測試機(jī)臺、測試程序、測試配件（Handler/Loadboard）等及所需的測試作業(yè)項(xiàng)目都不盡相同，這些測試流程，隨著客戶的需求而調(diào)整，因此各個測試批雖屬同一個測試產(chǎn)品，但可能會擁有不同的測試流程。因此在測試廠內(nèi)，以測試批為單位，每個測試批均會擁有一張流程卡，說明此測試批的所有測試流程作業(yè)，此卡會隨著測試批在廠內(nèi)移動，在其上會記載著此測試批測試的所有過程及測試結(jié)果，它在現(xiàn)廠為一個重要的物流移動通行證，而對管理者及工程師為言，也反應(yīng)出此測試批的測試過，為診斷

27、測試批測試結(jié)果有異?，F(xiàn)象時，提供很好的判斷訊息。五、待測品Lot的大小，在客戶同意前，不能任意分割或合并待測品Lot的大小，取快于客戶對于此批待測品是否看重測試品測試結(jié)果的認(rèn)證，因?yàn)槿缫獪?zhǔn)確的收集同一個Lot生產(chǎn)IC的良率，需使此批在測試時的各種測試環(huán)境（包括使用同一臺測試機(jī)臺、同一臺Handler等），也因此客戶會很清楚的告訴廠方不可任意的分割他們送來的測試批大?。▏饪蛻粢话憔鶗鞔艘螅５绻蛻糁皇菍Ｗ⒂谔舫鯨ot中的不同電性的IC，則便會同意分批的動作，也就是一個很大的Lot可以任由生管人員視現(xiàn)場狀況，分解成數(shù)小批，同時在現(xiàn)場進(jìn)行測試，當(dāng)然比較下，分批后，原Lot測試結(jié)果的質(zhì)量認(rèn)證

28、較為困難，但相對的，因?yàn)長ot 比小，因此在生產(chǎn)排程時，有著較大的彈性，可使測試批的完測時間縮短。 六、測試批有Hold的現(xiàn)象存在，而造成測試批流程相依于測試結(jié)果測試批的流程并非在流程卡定出后，便一成不變的，測試廠實(shí)際上便是在幫客戶作IC品管把關(guān)的工作，當(dāng)一批產(chǎn)品在測試完后，其良率不及預(yù)期設(shè)定的標(biāo)準(zhǔn)時，為確認(rèn)此測試結(jié)果的發(fā)生原因，便須將此測試批Hold住，集結(jié)各個相關(guān)單位及客戶，共同商議及確認(rèn)其測試結(jié)果。當(dāng)現(xiàn)場有測試批被Hold住后，一般會被滯留在原處等候管理單位與客戶接，決定其處置方式。當(dāng)產(chǎn)品被Hold住且經(jīng)過相關(guān)單位的工程分析及與客戶之間的互動評估之后，原來測試批的測試流程會被改變，其改變

29、一般會有三種可能： （A）如果是在測試機(jī)臺（Tester）處被Hold住，則可能換測試軟件， 然后重新進(jìn)入測試機(jī)臺內(nèi)進(jìn)行測試。 （B）待測品不再繼續(xù)原本預(yù)定的測試流程，而直接出貨回到客戶處。 （C）待測品繼續(xù)后面的測試，不過原本的測試流程已被更動成新的測試流程。 產(chǎn)品被Hold住之后，無法預(yù)估會被Hold住多久，在邏輯IC測試廠的 最終測試流程中，大部分的Hold的現(xiàn)象發(fā)生在測試機(jī)臺在對待測品進(jìn)行電性測試之后。由于測試流程相依于測試結(jié)果，因此在前段流程結(jié)束前，廠方和客戶是用待測品在正常狀態(tài)下（不被Hold?。┩瓿蓽y試流程的時間（即Cycle Time）來決定訂單的交期時間，其Cycle Tim

30、e愈短，競爭力愈好。七、在測試廠中的最終測試流程中，可將流程分成前段測試流程及后段測試流程如果把測試流程從測試機(jī)臺處區(qū)分成前段流程與后段流程的話，可以發(fā)現(xiàn)：（A）前段測試流程是屬于利用測試機(jī)臺來測試產(chǎn)品的電子功能特性的正常與否，而后段則屬于產(chǎn)品外觀上的檢測部分。（B）前段測試流程為有回流現(xiàn)象的Job-Shop模式，而后段測試流程則屬于不純粹（Unpure）的Flow-Shop模式。（C）在前段測試流程，測試產(chǎn)品被Hold住的情況比較多而發(fā)現(xiàn)機(jī)會也比較大。（D）前段測試流程的測試機(jī)臺非常的貴（一臺通常要上億臺幣）相較之下，后段測試流程的機(jī)臺就便宜很多。（E）在前段測試流程里，存在設(shè)定程序相依問題

31、。八、測試廠的生管人員負(fù)責(zé)訂單的接洽、排程及跟催，責(zé)任繁重目前在這個產(chǎn)業(yè)中，生管人員一般都充當(dāng)銷售人員，直接與客戶接洽、接訂單并且以類似項(xiàng)目管理的方式，一位生管人員負(fù)責(zé)幾家客戶，這幾家客戶的待測品就由此位生管人員全權(quán)負(fù)責(zé)（這其中包括了待測品 上線測試的排程安排，拿測試結(jié)果與客戶討論，敲定出貨日期、跟催. 等）。而在測試品現(xiàn)場派工方面，生管人員則要在在滿足與客戶協(xié)議的交期前提下，盡量提高機(jī)臺使用率、縮短測試流動時間為排程目標(biāo)。電子構(gòu)裝型態(tài)介紹半導(dǎo)體產(chǎn)品的I/O數(shù)目也會影響測試機(jī)臺的可適用性，所有的IC構(gòu)裝型態(tài)可以區(qū)分為兩大類，一為引腳插入型，另一為表面黏著型，請見下圖。 構(gòu)裝型態(tài) 應(yīng)用產(chǎn)品 變化

32、型態(tài) 引腳插入型 消費(fèi)性電子 PDIP, DIP, SK-DIP 表面黏著型 內(nèi)存 SOP,TSOP,SSOP, SO, SOJ 可程序化邏輯IC LCC, LCC 邏輯IC TQFP, LQFP, QFP Others 芯片組,LCD BGA,TAB,F/C, BGA,TABDIP=Dual in-lineBGA=Ball grid array packageTAB=Tape-automatedSO=Small outline bongingQFP=Quad flat packageLCC=Leaded chip carrier引腳插入型目前常見的構(gòu)裝型態(tài)主要是DIP，如果再細(xì)分的話，又有S

33、K-DIP、SIP（單邊引腳）等；在表面黏著型方面，主要的構(gòu)裝型態(tài)有SO、 QFP、BGA等。常見的外觀及相關(guān)應(yīng)用請見下圖構(gòu)裝型態(tài) 構(gòu)裝名稱常見應(yīng)用產(chǎn)品 Single In-Line Package(SIP) Power Transistor Dual In-Line Package(DIP) SRAM,ROM, EPROM, EEPROM, FLASH, Micro controller Zig-Zag In-Line Package(ZIP) DRAM, SRAM Small Outline Package(SOP)Linear, Logic, DRAM, SRAM Plastic Lea

34、ded Chip 256K DRAM, ROM, SRAM, EPROM, Carrier(PLCC)EEPROM, FLASH, Micro controller Small Outline Package(SOJ) DRAM, SRAM, EPROM, EEPROM, FLASH Quad Flat Package(QFP)Microprocessor Pin Grid Array(PGA)Microprocessor各構(gòu)裝型態(tài)敘述如下：（1）DIP（Dual In-Line Package）它的引腳是長在IC的兩邊，而且是利用插件方式讓IC與印刷電路板結(jié)合，有別于另一種適用于表面黏著技術(shù)

35、的構(gòu)裝方式，這種構(gòu)裝的材料可以是塑料（Plastic）或陶瓷（Ceramic），因而有PDIP及CDIP之分，大部份64只腳以下的電子組件是利用這種構(gòu)裝型態(tài)包裝的。（2）SOP（Small Outline Package） 也有人稱之為SOIC（Small Outline Integrated Circuit），跟DIP一樣，大部分所使用的腳數(shù)仍被局限在64只腳以下，而大于44只腳以上的電子組件則是轉(zhuǎn)往LCC或是QFP等。SO系列型態(tài)包括有TSOP（Thin Small Outline Package）、TSSOP（Thin-Shrink Small Outline Package）、SSOP

36、（Shrink Small Outline Package）、SOJ（Small Outline J-Lead）、QSOP（Quarter-Size Small Outline Package）以及MSOP（Miniature Small Outline Package）等。（3）LCC（Leaded/Leadless Chip Carrier）它的引腳不像前面的DIP或SO，腳是長在IC的兩邊，而是長在IC的四邊周圍，因此它的腳數(shù)要比前兩者來的稍微多些，常用的腳數(shù)可以從20 96只腳不等，引腳的外觀也有兩種，一種是縮在里面，從外面看不到，另一種則是J型引腳（J-Lead），其被稱之為QFJ（

37、Quat Flat J-Lead Package）。（4）PGA（Pin Grid Array）其引腳的外觀是針狀的，因此它跟DIP一樣也是用插件的方式與電 路板結(jié)合，由于連接方式較不方便，因此隨著QFP的進(jìn)步，有些原本用PGA構(gòu)裝的IC已經(jīng)轉(zhuǎn)往QFP發(fā)展。（5）QFP（Quad Flat Package） QFP是一種高腳數(shù)、四邊引腳的包裝，它主導(dǎo)了大部份ASIC、邏輯 IC以及中低階的微組件的主要包裝型態(tài)，常見的QFP變化型還包括有MQFP（Metric QFP）、MQUAD（Metal QFP）、TQFP（Thin QFP）等。事實(shí)上，不同的IC產(chǎn)品，應(yīng)其功能I/O數(shù)的需求及散熱、按裝等

38、考慮，也會有其常用搭配的包裝型式。在下表中我們可以看到邏輯性產(chǎn)品中最主要的包裝型態(tài)是SO及DIP；在非揮發(fā)性的內(nèi)存方面（ROM、FLASH），其主要的包裝型式是SO、DIP和LCC等；而DRAM則是以SO包裝占九成上，至于Microcompoent所包括的產(chǎn)品最主要的有MPU、MCU、MPR等，其最主要的包 裝型式為PGA、QFP等。 LOGIC N.V.MEMORY DRAM SRAMMICROCOMPONENTDIP 37% 36% 0%55.8%13%SO 52% 61.3% 96.5% 33.3%24%LCC6%21.8%3.5%7.1%20%PGA 0.16% 0%0% 0%3%QF

39、P5%0% 0%3.6%40%BGA0.14%0%0%0.3%0.37%總計(jì)100%100%100%100%100% 電子構(gòu)裝制造技術(shù)IC芯片必須依照設(shè)計(jì)與外界之電路連接，才可正常發(fā)揮應(yīng)有之功能。用于封裝之材料主要可分為塑料（plastic）及陶瓷（ceramic）兩種。其中塑料構(gòu)裝因成本低廉，適合大量生產(chǎn)且能夠滿足表面黏著技術(shù)之需求，目前以成為最主要的IC封裝方式。而陶瓷構(gòu)裝之發(fā)展已有三十多年歷史，亦為早期主要之構(gòu)裝方式。由于陶瓷構(gòu)裝成本高，組裝不易自動化，且在塑料構(gòu)裝質(zhì)量及技術(shù)不斷提升之情形下，大部份業(yè)者皆已盡量避免使用陶瓷構(gòu)裝。然而，陶瓷構(gòu)裝具有塑料構(gòu)裝無法比擬之極佳散熱能力、可靠度及氣

40、密性，并可提供高輸出/入接腳數(shù)，因此要求高功率及高可靠度之產(chǎn)品，如CPU、航天、軍事等產(chǎn)品仍有使用陶瓷構(gòu)裝之必要性。目前用于構(gòu)裝之技術(shù)，大概有以下數(shù)種。分別為打線接合、卷帶式自動接合、覆晶接合等技術(shù)，分述如下：打線接合（Wire Bonding） 打線接合是最早亦為目前應(yīng)用最廣的技術(shù)，此技術(shù)首先將芯片固定于導(dǎo)線架上，再以細(xì)金屬線將芯片上的電路和導(dǎo)線架上的引腳相連接。而隨著近年來其它技術(shù)的興起，打線接合技術(shù)正受到挑戰(zhàn)，其市場占有比例亦正逐漸減少當(dāng)中。但由于打線接合技術(shù)之簡易性及便捷性，加上長久以來與之相配合之機(jī)具、設(shè)備及相關(guān)技術(shù)皆以十分成熟，因此短期內(nèi)打線接合技術(shù)似 乎仍不大容易為其它技術(shù)所淘汰。卷帶式自動接合（Tape Automated Bonding, TAB） 卷帶式自動接合技術(shù)首先于1960年代由 通用電子（GE）提出。卷帶式自動接合制程，即是將芯片與在高分子卷帶上的金屬電路相連接。而高分子卷帶之材料 則以polyimide為主，卷帶上之金屬層則以銅箔使用最多。卷帶式自動接合具有厚度薄、接腳間距小且能提供高輸出/入接腳數(shù)等優(yōu)點(diǎn)，十分適用于需要重量輕、體積小之IC產(chǎn)品上。覆晶接合（Flip Chip）覆晶式接合為IBM于1960年代中首 先開發(fā)而成。其技術(shù)乃于晶粒之金屬墊上生成焊料凸塊，而于基版上生成與晶粒焊料凸塊相對應(yīng)之接點(diǎn)，接著將翻轉(zhuǎn)之晶粒對準(zhǔn)基版