第3章 邏輯門

1、第三章邏輯語句，邏輯語句電路：用于實現(xiàn)基本邏輯運算符和復雜邏輯運算的整個電路稱為邏輯語句電路?；竞鸵话汩T電路有門、或門、碑文(反相器)、與非門、碑文、碑文、異質(zhì)門等。邏輯語句是構成所有數(shù)字電路的基本單位電路。當前數(shù)字電路上最常用的是兩種茄子類型：CMOS電路和TTL電路。3.1 MOS管道的開關特性、3.2 CMOS門電路、3.2.1 CMOS反相器和傳送門1。CMOS反相器(1)電路結構，1邏輯關系：(VDD設置(VTN | VTP |)和V輸出VO5V。(2) Vi=5V時的T1傳導，T2閉合，輸出VO0V。電壓，電流傳輸特性，2 .CMOS傳送門開關狀態(tài)由添加到P和N的控制信號確定。P

2、=0V，N=VDD時，兩個MOS管道均打開，A-B打開。如果P=VDD，N=0V，則兩個MOS管道都將關閉，A-B將斷開。3.2.2 CMOS與非門，或碑文和銘文，1 .與非門，2?；虮?，3 .李文，4。李文，4。李門，李門，李門，門，門，相同緩沖區(qū)，門，門，門，門，門，門，門，門，與非門反相器，或碑文反相器，反相器反相器，6。輸入、輸出端連接有反相器或非文字和與非門，通常在集成電路芯片的每個輸入和輸出端內(nèi)部有標準參數(shù)的逆變器。3.2.3 3狀態(tài)輸出和泄漏斷路輸出CMOS門電路1。三態(tài)輸出門電路，使用三態(tài)門：總線連接，2 .泄漏打開輸出門電路、(1)輸出并行使用、線路和計算實施、(2)輸出和

3、電源供應設備之間需要電阻連接的RP計算方法3360將N個OD門連接成“線和”結構，并在負載電流IL牙齒的情況下輸出為泄漏的CMOS門電路的用途，如電路圖所示：總線結構，3.2.4 CMOS鎖定效果在CMOS電路輸入或輸出端發(fā)生瞬時高壓的情況下，電源供應設備和電路公共端之間有大電流，輸入端也可以起到控制作用。通過改善制造工藝，在已經(jīng)正常的情況下可能不會發(fā)生，但絕對不能避免。3.2.5 CMOS電路傳記屬性和參數(shù)，1 .直流傳記特性和參數(shù)(也稱為靜態(tài)特性)表示穩(wěn)定運行狀態(tài)的電路電壓、電流特性，通常用一系列傳記參數(shù)來描述。(1)如果輸入高水平VIH和輸入低水平VIL VDD為5V，則74HC系列集成

4、電路VIH(min)約為3.5V，VIL(max)約為1.5V。(2)輸出高電平VOH和輸出低電平VOL VDD為5V時，74HC系列集成電路VOH(min)為4.4V(輸出端流動的負載電流為4mA時)，VOL(max)為0.33V(輸出端流動的負載電流為4mA時).(5)高水平輸出電流IOH和低水平輸出電流IOL，74HC系列電路中，VDD5V上的RON(N)小于50，RON(P)小于100。高電平輸出電流IOH為-4ma。低電平輸出電流IOL為4毫安。2 .開關傳記屬性和參數(shù)(也稱為動態(tài)屬性)表示狀態(tài)轉換期間的電路電壓、電流屬性。(1)動態(tài)功耗，傳導延遲時間tPHL是從輸入波形上升邊的中點

5、到輸出波形下降的中點經(jīng)過的時間。一般TTL與非門傳輸延遲時間tpd的值為幾納秒10多納秒。截止延遲時間tPLH從輸入波形下降點到輸出波形上升邊中點之間經(jīng)過的時間。與非門傳輸延遲時間tpd:(2)傳輸延遲時間對于tpd CL50pF，74HC04的傳輸延遲時間tpd約為9ns。，3.3雙極半導體二極管和電晶體開關特性3.3.1雙極二極管開關特性和二極管門電路，1 .二極管結構和電壓電流特性：PN接頭引線封裝配置，2 .二極管交換機等效電路：二極管門，設置VCC=5V A，B VIH=，法規(guī)4V以上1，1V以下0，二極管或門，設置VCC=5V A，B的VIH=4V VIL=0.3V二極管開機時VD

6、F=0雙極型三極管的結構圖和符號npn型三極管PNP型三極管，3.3.2雙極型三極管的開關特性，2 .npn型三極管開關電路，參數(shù)合理：VI=VIL，T涂層，VO=VOH VI 3.4 TTL門電路3.4.1 TTL反相器1。設置電路結構和工作原理：(1) (2)，輸入級別，逆，輸出級別，發(fā)射連接傳導，VB10.9V T2，T4均已關閉。(1)輸入低級0.2V時。實現(xiàn)了碑文的邏輯功能之一。也就是說，輸入低電平時，輸出為高電平。忽略通過R2的電流，VB3VCC=5V。因為T3和d是相通的：vovcc-vbe3-VD=5-0.7-0.7=3.6 (v)，0.2v，0.9v，5v，3.6V，(2 T

7、2，0.7=3.6 (v)也就是說，輸入在高工作日時輸出為低電平。由于T2飽和傳導，VC2=0.9V。T3和二極管D2都已關閉。由于T4飽和傳導，輸出電壓為VO=VCES 40.2v、3.6v、2.1v、0.9v、0.2v、1.4v和0.7v。綜合兩種牙齒茄子情況，非邏輯功能，即結論：TTL輸入懸空和邏輯1展平效果相同。在CMOS電路期間，如果輸入通過電阻接地，則輸入電位為0，3。輸出特性，1 .連接反相器負載電路時，輸出的高水平不隨負載電流的變化而明顯變化。2.需要驅動更大的負載電流時，總是以輸出低電平驅動。(1) IoL是在輸出低工作日時流入輸出端的電流。IoL(max)=16mA。(2) IoH是輸出高工作日時從輸出端流出的電流。IoH(max)=0.4mA。3.4.2 TTL與非門，碑文，碑文，或碑文，1 .與非門，2。碑文，3?；虮?，4 .異種門，3.要獲得高輸出，必須將OC語句的輸出端拉出電阻，然后連接到電源。在映射和邏輯符號、和表達式中，IOL(max)是OC語句通過時允許的最大負載電流，IOH是OC語句關閉時的泄漏電流。1 .直流傳記特性和參數(shù)(1)輸入高水平VIH和輸入低水平VIL 74系列的電源電壓5V，VIH(min)為2V，VIL(max)為0.8V。(2)在輸出高水平VOH和輸出低水平VOL 74系列中，VOH(min)為2.4