微型計算機原理及應用(第三版)第4章.ppt

4. 16位微處理器,4.1 16位微處理器概述 4.2 8086/8088 CPU的結構 4.3 8086/8088 CPU的引腳信號和工作模式 4.4 8086/8088的主要操作功能,微型計算機系統(tǒng)組成,微型計算機系統(tǒng)的三個層次 微處理器( Microprocessor ) 微型計算機( Microcomputer ) 微型計算機系統(tǒng)( Microcomputer System ),微型計算機系統(tǒng)組成,微處理器（Micro Processing Unit）,微處理器（Micro Processing Unit），即微型化的中央處理器。中央處理器CPU的英文全稱是 Central Processing Unit。早期微處理器以 MPU 表示，以區(qū)別于大型主機的多芯片CPU。但現(xiàn)在已經(jīng)不加區(qū)分，都用CPU表示。,與CPU有關的術語,主頻 CPU內(nèi)部的時鐘頻率，是CPU進行運算時的工作頻率。一般來說，主頻越高，一個時鐘周期里完成的指令數(shù)也越多，CPU的運算速度也就越快。但由于內(nèi)部結構不同，并非所有時鐘頻率相同的CPU性能一樣。 外頻 即系統(tǒng)總線、CPU與周邊設備傳輸數(shù)據(jù)的頻率，具體是指CPU到芯片組之間的總線速度。 倍頻 原先并沒有倍頻概念，CPU的主頻和系統(tǒng)總線的速度是一樣的，但CPU的速度越來越快，倍頻技術也就應允而生。它可使系統(tǒng)總線工作在相對較低的頻率上，而CPU速度可以通過倍頻來提升。CPU主頻的計算方式為：主頻 = 外頻 x 倍頻。也就是倍頻是指CPU和系統(tǒng)總線之間相差的倍數(shù)，當外頻不變時，提高倍頻，CPU主頻也就越高。,與CPU有關的術語,緩存（Cache） CPU進行處理的數(shù)據(jù)信息多是從內(nèi)存中調(diào)取的，但CPU的運算速度要比內(nèi)存快得多，為此在此傳輸過程中放置一存儲器，存儲CPU經(jīng)常使用的數(shù)據(jù)和指令。這樣可以提高數(shù)據(jù)傳輸速度?？煞忠患壘彺婧投壘彺?。 一級緩存（L1 Cache） 集成在CPU內(nèi)部中，用于CPU在處理數(shù)據(jù)過程中數(shù)據(jù)的暫時保存。L1級高速緩存的容量越大，存儲信息越多，可減少CPU與內(nèi)存之間的數(shù)據(jù)交換次數(shù)，提高CPU的運算效率。但因高速緩沖存儲器均由靜態(tài)RAM組成，結構較復雜，在有限的CPU芯片面積上，L1級高速緩存的容量不可能做得太大。 二級緩存（L2 Cache） 由于L1級高速緩存容量的限制，為了再次提高CPU的運算速度，在CPU外部放置一高速存儲器，即二級緩存。工作主頻比較靈活，可與CPU同頻，也可不同。CPU在讀取數(shù)據(jù)時，先在L1中尋找，再從L2尋找，然后是內(nèi)存，最后是外存儲器。,與CPU有關的術語,生產(chǎn)工藝 在生產(chǎn)CPU過程中，要進行加工各種電路和電子元件，制造導線連接各個元器件。其生產(chǎn)的精度以微米（um）來表示，精度越高，生產(chǎn)工藝越先進。在同樣的材料中可以制造更多的電子元件，連接線也越細，提高CPU的集成度，CPU的功耗也越小。這樣CPU的主頻也可提高，在0.25微米的生產(chǎn)工藝最高可以達到600MHz的頻率。而0.18微米的生產(chǎn)工藝CPU可達到G赫茲的水平上。 工作電壓 是指CPU正常工作所需的電壓，提高工作電壓，可以加強CPU內(nèi)部信號，增加CPU的穩(wěn)定性能。但會導致CPU的發(fā)熱問題，CPU發(fā)熱將改變CPU的化學介質(zhì)，降低CPU的壽命。早期CPU工作電壓為5V，隨著制造工藝與主頻的提高，CPU的工作電壓有著很大的變化，Core 2 Duo CPU的電壓為1.7V，解決了CPU發(fā)熱過高的問題。,與CPU有關的術語,MMX（MultiMedia Extensions，多媒體擴展指令集） 英特爾開發(fā)的最早期SIMD指令集，可以增強浮點和多媒體運算的速度。 SSE(Streaming SIMD Extensions，單一指令多數(shù)據(jù)流擴展) 英特爾開發(fā)的第二代SIMD指令集，有70條指令，可以增強浮點和多媒體運算的速度。 3DNow!(3D no waiting) AMD公司開發(fā)的SIMD指令集，可以增強浮點和多媒體運算的速度，它的指令數(shù)為21條。,CPU內(nèi)核 內(nèi)核電壓 1.248V 制作工藝 0.065 微米 CPU頻率 主頻 1860MHz 倍頻（倍） 7 外頻 266MHz CPU緩存 L1緩存 32KB L2緩存 2MB CPU指令集 指令集 MMX,SSE,SSE2,SSE3,SSE4,EM64T,4.1 16位微處理器概述,8086/8088內(nèi)部結構相同，但外部性能有區(qū)別： 8086是16位數(shù)據(jù)總線，8088是8位數(shù)據(jù)總線。處理一個16位數(shù)據(jù)字時，8088需要兩步操作，8086只要一步。 8086/8088的CPU的內(nèi)部都采用16位字進行操作及存儲器尋址，軟件完全兼容、程序執(zhí)行也一樣。但是8088有相對較多的外部存取操作，所以程序執(zhí)行速度相對較慢。,封裝模式：都封裝在40腳雙列直插組件（DIP）中。,4.2 8086/8088 CPU的結構,8086 CPU 從功能上可以分為兩部分： 總線接口部件（bus interface unit, BIU) 執(zhí)行部件（execution unit， EU）,AH AL,BH BL,CH CL,DH DL,SP,BP,DI,SI,通用寄存器,運算寄存器,ALU,標志,執(zhí)行部分控制電路,1 2 3 4 5 6,CS,DS,SS,ES,IP,內(nèi)部寄存器,I/O控制電路,地址加法器,20位,16位,8位,指令隊列緩沖器,外部總線,執(zhí)行部件 （EU）,總線接口部件 （BIU）,8086CPU結構圖,AX BX CX DX,16位,專用寄存器,4.2.1 執(zhí)行部件,功能：負責指令的執(zhí)行。 （1）從指令隊列中取出指令。 （2）對指令進行譯碼，發(fā)出相應的控制信號。 （3）接收由總線接口送來的數(shù)據(jù)或發(fā)送數(shù)據(jù)至接口。 （4）利用內(nèi)部寄存器和ALU進行數(shù)據(jù)處理。,4.2.1 執(zhí)行部件,執(zhí)行部件的組成： （1）4個通用寄存器：AX、BX、CX、DX。 （2）4個專用寄存器: BP- 基數(shù)指針寄存器( base pointer ) SP- 堆棧指針寄存器 ( stack pointer ) SI- 源變址寄存器( source index ) DI-目的變址寄存器 ( destination index ) （3）FR-標志寄存器( flag register ) （4）ALU-算術邏輯部件（arithmetic-logic unit）,4.2.1 執(zhí)行部件,8086/8088的EU具有如下 4 個特點： （1）4個通用寄存器既可以作為16位寄存器來使用，也可以作 為8位寄存器使用。例如：BX作為8位寄存器時，分為BH 高8位和BL低8位。 （2）AX寄存器常常稱為累加器，8086指令系統(tǒng)中有許多指令 是通過累加器的動作來執(zhí)行的。例如，累加器作為16位來 使用的時候，可以按照“字”進行乘、除等操作；當累加器 作為8位來使用的時候，可以按照“字節(jié)”進行乘、除等操 作。 （3）加法器是算術邏輯單元（ALU）的主要部件，絕大部分指 令的執(zhí)行都由加法器來完成。,4.2.1 執(zhí)行部件,（4）標志寄存器FR共有16位，其中有7位未用。,D15,D0,OF DF IF TF SF ZF AF PF CF,進位標志,奇偶標志,輔助進位標志,零標志,符號標志,跟蹤標志,中斷標志,方向標志,溢出標志,1-有進、借位 0-無進、借位,加減法中第3位向第4位有進、借位，BCD碼運算中是否調(diào)整,1-當前運算結果為0 0-結果不為0,狀態(tài)標志：操作執(zhí)行后，決定ALU在何種狀態(tài)，這種狀態(tài)影響以后的操作。 控制標志：人為設定的，對特定的功能起控制作用。,標志寄存器功能舉例,0101 0100 0011 1001 5439H + 0100 0101 0110 1010 456AH 1001 1001 1010 0011 低8位中“1”的個數(shù)為偶數(shù)，PF=1 運算結果不為0，ZF=0 低4位向前有進位，AF=1 最高位向前沒有進位，CF=0,15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0,O D I T S Z A P C,4.2.2 總線接口部件,功能： 負責CPU與存儲器、I/O端口之間的數(shù)據(jù)傳送。 （1）取指令送到指令隊列。 （2）CPU執(zhí)行指令時，到指定的位置取數(shù)據(jù)，并將其送至指令 要求的位置單元中。,總線接口部件由下列各部分組成： （1）4個段地址寄存器； CS16位代碼段寄存器； DS16位數(shù)據(jù)段寄存器； ES16位附加段寄存器； SS16位堆棧段寄存器；,4.2.2 總線接口部件,（2）16位指令指針寄存器IP； （3）20位的地址加法器； （4）6字節(jié)的指令隊列緩沖器。,8086/8088的BIU具有如下特點： （1）指令隊列緩沖器：在執(zhí)行指令的同時，從內(nèi)存中 取下一 條或者下幾條指令，并放入指令隊列緩沖器中。CPU執(zhí)行 完一條指令后，可以立即執(zhí)行下一條指令（流水線技術）， 而無需輪番取指令和執(zhí)行指令，從而提高CPU效率。 （2）地址加法器：產(chǎn)生20位地址。CPU內(nèi)無論是段地址寄存器 還是偏移量都是16位的，通過地址加法器產(chǎn)生20位地址。,4.2.2 總線接口部件,指令的一般執(zhí)行過程： 取指令 指令譯碼 讀取操作數(shù) 執(zhí)行指令 存放結果,8088之前的CPU采用串行工作方式： CPU訪問存儲器(存取數(shù)據(jù)或指令)時要等待總線操作的完成 CPU執(zhí)行指令時總線處于空閑狀態(tài) 缺點：CPU無法全速運行 解決：總線空閑時預取指令，使CPU需要指令時能立刻得到,取指令 1,執(zhí)行 1,取操 作數(shù)2,執(zhí)行 2,CPU,BUS,忙碌,忙碌,忙碌,忙碌,存結果 1,取指令 2,4.2.2 總線接口部件,8086/8088CPU采用并行工作方式,取指令2,取操作數(shù),BIU,存結果,取指令3,取操作數(shù),取指令4,執(zhí)行1,執(zhí)行2,執(zhí)行3,EU,BUS,忙碌,忙碌,忙碌,忙碌,忙碌,忙碌,指令預取隊列的存在使EU和BIU兩個部分可同時進行工作， 提高了CPU的效率 降低了對存儲器存取速度的要求,4.2.2 總線接口部件,總線接口部件和執(zhí)行部件不是同步工作的，它們按照以下的流水線技術原則管理： （1）每當8086的指令隊列中有2個空字節(jié)，8088指令隊列中有1 個空字節(jié)時，總線接口部件就會自動取指令至隊列中。 （2）執(zhí)行部件從總線接口的指令隊列前部取出指令代碼，執(zhí)行 該指令。 （3）當隊列已滿，執(zhí)行部件又不使用總線時，總線接口部件進 入空閑狀態(tài)。 （4）執(zhí)行轉移指令、調(diào)用指令、返回指令時，先清空隊列內(nèi) 容，再將要執(zhí)行的指令放入隊列中。,數(shù)據(jù)與指令的存儲與訪問,地址是數(shù)據(jù)存放的門牌號碼,是標明數(shù)據(jù)所在位置的唯一代號,每個地址空間可以存放8位二進制數(shù),內(nèi)存示意圖,所有CPU可以訪問的數(shù)據(jù)與指令都以二進制數(shù)的形式存放在內(nèi)存中,4.2.3 存儲器結構,4.2.3 存儲器結構,由于8086/8088有20條地址線，可以尋址220（1M）字節(jié)，CPU送到地址總線（AB）上的20位的地址稱為物理地址。,物理地址,. . 60000H 60001H 60002H 60003H 60004H . . .,12H,F0H,1BH,08H,存儲器的操作完全基于物理地址。 問題： 8086/8088的內(nèi)部總線和內(nèi)部寄存器均為16位，如何尋找20位地址？,FFH,解決方法： 存儲器分段并賦以地址偏移量,4.2.3 存儲器結構,8086/8088CPU把1M字節(jié)的存儲器空間劃分為任意的一些存儲段，一個存儲段是存儲器中可獨立尋址的一個邏輯單位，也稱邏輯段，每個段的容量小于等于64K字節(jié)。每段起始地址規(guī)定最低4位為0。圖42,高地址,段基址,段基址,段基址,段基址,最大64KB，最小16B,i-1段,i段,i+1段,各段之間可以相互獨立，相互重疊，甚至相互重合 （P76 圖43）,1、8086最少和最多可以分為多少個段？ 2、下列地址哪些可能是一個段的開始地址： 134546H，67828H，1FF30H,4.2.3 存儲器結構,64KB代碼,64KB數(shù)據(jù),64KB附加,64KB堆棧,各段獨立的分配方式舉例,CS DS SS ES,段寄存器,存儲器,01500H114FFH 1CD00H2CCFFH 42000H51FFFH B0000HBFFFFH,4.2.3 存儲器結構,8086存儲器中的每個存儲單元都可以用兩個形式的地址來表示： 物理地址: 用唯一的20位二進制數(shù)所表示的地址，規(guī)定了1M字節(jié)存儲空間中某個字節(jié)的地址 。 邏輯地址: 在程序中使用，即: 段基址：偏移地址 。,4.2.3 存儲器結構,8086CPU中有四個段地址寄存器：CS，DS，SS和ES，這四個段地址寄存器存放了CPU當前可以尋址的四個段的基址，即可以從這四個段寄存器規(guī)定的邏輯段中存取指令代碼和數(shù)據(jù)。一旦這四個段寄存器的內(nèi)容被設定，就規(guī)定了CPU當前可尋址的段。,段基址：段寄存器的16位地址，它們決定了各段在內(nèi)存中的位置。 偏移地址：每個段最多有64K個存儲單元，要區(qū)分這64K個單元就要使用16位段內(nèi)偏移地址。64K2 16,4.2.3 存儲器結構,物理地址由兩部分組成：段基址和偏移地址。,8086/8088CPU中有一個地址加法器，它將段寄存器提供的段基址乘以16，即左移4位，然后與16位的偏移地址相加，并鎖存在物理地址鎖存器中。如圖所示。 物理地址 = 段基址 * 16 + 偏移地址,段寄存器值,偏移量,+,物理地址,16位,4位,16位,20位,存儲器物理地址的計算方法,段基址：CS、DS、ES、 SS。 偏移地址：IP、DI、SI、 BP、SP等。,4.2.3 存儲器結構,存儲器尋址方式,偏移地址,15 0,+,段基址,存儲器,所選存儲單元,物理地址,15 0,19 0,地址加法器,偏移地址,4.2.3 存儲器結構,60002H,00H,12H,60000H,偏移地址=0002H,邏輯地址: 段基址和段內(nèi)偏移地址組成。 格式為：段基址:偏移地址,6000H : 0002H,4.2.3 存儲器結構,習題：已知CS=1055H，DS=250AH，ES=2EF0H，SS=8FF0H，各段的容量均為64K，DS段有一操作數(shù)，其偏移地址=0204H， 1)畫出各段在內(nèi)存中的分布； 2)在圖中指出各段首地址； 3)求操作數(shù)的物理地址。,解：各段分布及段首址見右圖所示。,操作數(shù)的物理地址為： 250AH16 + 0204H = 252A4H,00000H,FFFFFH,CS 0000,IP,代碼段,DS或ES 0000,SI、DI,SS 0000,SP,數(shù)據(jù)段 附加段,堆棧段,段寄存器和偏移地址寄存器組合關系,4.2.3 存儲器結構,4.2.4 8086總線的工作周期,8086總線的操作時序 在微機系統(tǒng)中，CPU是在時鐘信號CLK控制下，按節(jié)拍有序地執(zhí)行指令序列。,時鐘信號是一個按一定電壓幅度，一定時間間隔發(fā)出的脈沖信號 。,4.2.4 8086總線的工作周期,相鄰兩個脈沖之間的時間間隔，稱為一個時鐘周期，又稱 T 狀態(tài)（T周期）。,每個T狀態(tài)包括：下降沿、低電平、上升沿、高電平,8086CPU 頻