計(jì)算機(jī)組成與結(jié)構(gòu)復(fù)習(xí)要點(diǎn)詳細(xì)解答.ppt

1.2 計(jì)算機(jī)系統(tǒng)的硬件組成,計(jì)算機(jī)系統(tǒng)的硬件結(jié)構(gòu)（5個(gè)部件）,馮諾依曼結(jié)構(gòu)圖,1.2 計(jì)算機(jī)系統(tǒng)的硬件組成,馮諾依曼結(jié)構(gòu)的主要特點(diǎn) 計(jì)算機(jī)以運(yùn)算器為中心。 在存儲(chǔ)器中，指令和數(shù)據(jù)同等對(duì)待。 存儲(chǔ)器是按地址訪問(wèn)、按順序線性編址的一維結(jié)構(gòu)，每個(gè)單元的位數(shù)是固定的。 指令的執(zhí)行是順序的，即一般是按照指令在存儲(chǔ)器中存放的順序執(zhí)行。程序的分支由轉(zhuǎn)移指令實(shí)現(xiàn)。 指令由操作碼和地址碼組成。 指令和數(shù)據(jù)均以二進(jìn)制編碼表示，采用二進(jìn)制運(yùn)算。,馮諾依曼結(jié)構(gòu)又稱普林斯頓體系結(jié)構(gòu) （Princeton architecture）。與其對(duì)應(yīng)的還有哈佛結(jié)構(gòu),簡(jiǎn)單說(shuō)明馮.諾依曼計(jì)算機(jī)體系的主要特點(diǎn),計(jì)算機(jī)由運(yùn)算器、控制器、存儲(chǔ)器、輸入設(shè)備和輸出設(shè)備五部分組成； 采用存儲(chǔ)程序的方式； 數(shù)據(jù)以2進(jìn)制表示。,什么是摩爾定律?,它是英特爾公司創(chuàng)始人之一戈登摩爾（Gordon Moore）于1965年在總結(jié)存儲(chǔ)器芯片的增長(zhǎng)規(guī)律時(shí)（據(jù)說(shuō)當(dāng)時(shí)在準(zhǔn)備一個(gè)講演），發(fā)現(xiàn)“微芯片上集成的晶體管數(shù)目每12個(gè)月翻一番”。,后來(lái)摩爾定律表述為“集成電路的集成度每18個(gè)月翻一番”，或者說(shuō)“三年翻兩番”。這些表述并不完全一致，但是它表明半導(dǎo)體技術(shù)是按一個(gè)較高的指數(shù)規(guī)律發(fā)展的。,1.6 計(jì)算機(jī)的性能指標(biāo),1.6.2 Amdahl定律,Amdahl定律 當(dāng)對(duì)一個(gè)系統(tǒng)中的某個(gè)部件進(jìn)行改進(jìn)后，所能 獲得的整個(gè)系統(tǒng)性能的提高，受限于該部件的執(zhí)行 時(shí)間占總執(zhí)行時(shí)間的百分比。,計(jì)算機(jī)機(jī)系統(tǒng)的從語(yǔ)言角度出發(fā)的多級(jí)層次結(jié)構(gòu)圖,IEEE754單精度浮點(diǎn)數(shù)的轉(zhuǎn)換計(jì)算,若浮點(diǎn)數(shù)X的IEEE-754標(biāo)準(zhǔn)格式為32E46000H，求其十進(jìn)制數(shù)值表示。 解： 32E46000H = 0011 0010 1110 0100 0110 0000 0000 0000 B S=0 E = 011 0010 1 = 64+32+4+1 =101，e= E 127 = 101 127 = - 26 1.M=1.1100100011 真值為 + 1.1100100011*2-26,S（1）,階碼E（8）,尾數(shù)M（23）,IEEE754單精度浮點(diǎn)數(shù)的轉(zhuǎn)換計(jì)算,將十進(jìn)制數(shù)10.25轉(zhuǎn)換成IEEE-754標(biāo)準(zhǔn)的32位浮點(diǎn)數(shù)的十六進(jìn)制表示。 解： 10.25D = 1010.01B = 1.01001*211 E = e +127 = 3+127 = 130，1.M=1.01001，M= 01001 二進(jìn)制表示為： 0100 0001 0010 0100 0000 0000 0000 0000B=41240000H,3.3 尋址方式,直接（存儲(chǔ)器）尋址 在指令的地址碼字段直接給出操作數(shù)所在主存單元的地址。 簡(jiǎn)單、快速的尋址方式，但尋址范圍受限于地址碼字段的位數(shù)。,間接尋址 指令的地址碼字段給出的是操作數(shù)所在內(nèi)存單元的地址的地址。 指令中形式地址所指定的內(nèi)存單元中存放的內(nèi)容才是操作數(shù)的真正地址。 得到操作數(shù)需要訪問(wèn)兩次內(nèi)存，指令的執(zhí)行速度比較慢 。,3.3 尋址方式,寄存器直接尋址方式,寄存器間接尋址方式,3.3 尋址方式,3.3 尋址方式,相對(duì)尋址方式,3.3 尋址方式,變址尋址方式,3.3 尋址方式,基址尋址方式,CPU具有以下4個(gè)方面的基本功能： 指令順序控制 指控制程序中指令的執(zhí)行順序。 程序中各指令之間是有嚴(yán)格先后順序的，必須嚴(yán)格按程序規(guī)定的順序執(zhí)行，才能保證計(jì)算機(jī)工作的正確性。 操作控制 一條指令的功能往往是由計(jì)算機(jī)中的部件執(zhí)行一序列的操作來(lái)實(shí)現(xiàn)的。CPU要根據(jù)指令的功能，產(chǎn)生相應(yīng)的操作控制信號(hào)，發(fā)送給相應(yīng)的部件，從而控制這些部件按指令的要求進(jìn)行動(dòng)作。,4.1 CPU的功能和組成,4.1.1 CPU的功能,4.1 CPU的功能和組成,時(shí)間控制 對(duì)各種操作實(shí)施時(shí)間上的定時(shí)。 在一條指令的執(zhí)行過(guò)程中，在什么時(shí)間做什么操作均應(yīng)受到嚴(yán)格的控制。 數(shù)據(jù)加工 即對(duì)數(shù)據(jù)進(jìn)行算術(shù)運(yùn)算和邏輯運(yùn)算，或進(jìn)行其他的信息處理 。,4.1 CPU的功能和組成,現(xiàn)代CPU一般由運(yùn)算器、控制器、數(shù)據(jù)通路（datapath）和高速緩沖存儲(chǔ)器（Cache）組成。 數(shù)據(jù)通路是指各部件之間通過(guò)數(shù)據(jù)線的相互連接。 選擇什么樣的數(shù)據(jù)通路，對(duì)于CPU的性能有很大的影響。 CPU執(zhí)行一條指令，實(shí)際上就是由控制器對(duì)計(jì)算機(jī)中的部件發(fā)操作控制信號(hào)、并對(duì)數(shù)據(jù)通路進(jìn)行設(shè)置來(lái)實(shí)現(xiàn)的。,4.1.2 CPU的基本組成,4.1 CPU的功能和組成,一條指令的執(zhí)行過(guò)程包括3個(gè)基本步驟： 取指令：從存儲(chǔ)器取出一條指令，該指令的地址由程序計(jì)數(shù)器PC給出。 譯碼：對(duì)該指令的操作碼進(jìn)行譯碼分析，確定是哪一種指令，并轉(zhuǎn)到這種指令對(duì)應(yīng)的執(zhí)行階段。 執(zhí)行：按指令操作碼的要求執(zhí)行該指令。執(zhí)行過(guò)程可能需要多步操作，控制器將為之形成完成該指令功能所需要的操作控制信號(hào)。執(zhí)行完畢后，回到取指令階段，去取下一條指令。如此反復(fù)，直到整個(gè)程序執(zhí)行完。,4.1.3 指令執(zhí)行的基本步驟,4.1 CPU的功能和組成,取指令,譯碼,指令a,指令b,指令x,執(zhí)行,指令的執(zhí)行過(guò)程,要求填寫(xiě)圖中空缺,指令部件（PC，IR，ID，地址形成部件） 時(shí)序控制部件 微操作信號(hào)形成部件 中斷控制邏輯 程序狀態(tài)寄存器PSR,要求填寫(xiě)圖中空缺,4.6 控制器的設(shè)計(jì),使用指令譯碼器和一個(gè)計(jì)數(shù)器及其譯碼器來(lái)形成各狀態(tài)的時(shí)序。 R-TYPE表示是R類指令 LD、ST、BEQZ表示分別是lw、sw、beqz指令,圖4.22 模型機(jī)的硬連邏輯控制器,4.6 控制器的設(shè)計(jì),進(jìn)入各狀態(tài)的條件 FETCH=T0 DECODE-REG=T1 LD-ST=（LD+ST）T2 LD2=LDT3 LD3=LDT4 ST2= STT3 RR-STEP1=R-TYPET2 RR-STEP2= R-TYPET3 BR1=BEQZT2 BR2=BEQZT3,得到各控制信號(hào)的邏輯表達(dá)式 IRWrite= FETCH ALUSrcA= LD-ST+ RR-STEP1 ALUSrcB1= BR1 （ALUSrcB的高位） ALUSrcB0= LD-ST （ALUSrcB的低位） ALUOp1= RR-STEP1 DMtoReg= RR-STEP2 RegDst= LD3 RegWrite= RR-STEP2 +LD3 DMRead=LD2 DMWrite=ST2 Branch=BR2 PCWrite=BR2 CLR= LD3+ ST2+ RR-STEP2+ BR2,Wilkes微程序控制器的原理圖 控制存儲(chǔ)器CM 簡(jiǎn)稱控存，用于存放實(shí)現(xiàn)整個(gè)指令系統(tǒng)的所有微程序。 每個(gè)單元存放一個(gè)微指令字。 微指令寄存器IR 用來(lái)存放從控存讀出的當(dāng)前微指令。 微指令中包含兩個(gè)字段 操作控制字段：直接與控制信號(hào)線連接，控制相關(guān)的部件完成微指令所規(guī)定的微操作。 地址控制字段：用于控制下一條微指令地址的產(chǎn)生。,5.2 微程序控制器的組成與工作過(guò)程,5.2 微程序控制器的組成與工作過(guò)程,微地址形成電路 該電路根據(jù)控制地址字段中的信息產(chǎn)生后續(xù)微地址。 微地址寄存器MAR 接受微地址形成電路送來(lái)的地址，為讀取下一條微 指令做好準(zhǔn)備。 地址譯碼器 將MAR中的微地址進(jìn)行譯碼，找到被訪問(wèn)的控存 單元，將其中的微指令讀出并存放于IR中。,5.2 微程序控制器的組成與工作過(guò)程,圖5.2 Wilkes微程序控制器原理圖,5.2 微程序控制器的組成與工作過(guò)程,微程序控制器的工作過(guò)程（假設(shè)其微程序已經(jīng)在控存中準(zhǔn)備好） 1) 啟動(dòng)取指微程序，把要執(zhí)行的機(jī)器指令（其地址由PC給出）從主存取到指令寄存器IR中，并完成對(duì)PC的增量操作。 2 ) 根據(jù)IR中指令的操作碼，微地址形成電路產(chǎn)生該指令的微程序的入口地址，并送入MAR。 3 ) MAR中微地址經(jīng)過(guò)譯碼，從控存中讀取相應(yīng)的微指令送入IR 4 ) IR中微指令的操作控制字段直接（或經(jīng)過(guò)譯碼）產(chǎn)生一組微命令，送往相應(yīng)的功能部件，控制它們完成所規(guī)定的微操作。 5) 微地址形成電路根據(jù)IR中微指令的地址控制字段和機(jī)器的狀態(tài)信息（如程序狀態(tài)字PSW），產(chǎn)生下一條微指令的地址并送往MAR。 6) 重復(fù)上述步驟第3到第5步，直到該機(jī)器指令的微程序全部執(zhí)行完畢,5.3 微程序設(shè)計(jì)技術(shù),直接控制編碼法（不譯碼法） 微操作控制字段的每一位直接對(duì)應(yīng)一個(gè)微操作。 當(dāng)某位為1時(shí)，就表示執(zhí)行相應(yīng)的微操作； 為0時(shí)就不執(zhí)行該微操作。 優(yōu)點(diǎn)：結(jié)構(gòu)簡(jiǎn)單，并行性最好，操作速度快。 缺點(diǎn)：微指令字太長(zhǎng)。,5.3 微程序設(shè)計(jì)技術(shù),最短字長(zhǎng)編碼法 將所有的微命令進(jìn)行統(tǒng)一的二進(jìn)制編碼，每條指令只定義一個(gè)微操作。 微操作控制字段的長(zhǎng)度L與微命令的總數(shù)N的關(guān)系 L log2N 優(yōu)缺點(diǎn) 微指令的字長(zhǎng)最短，但要經(jīng)過(guò)譯碼后才能得到所需要的微命令，執(zhí)行速度會(huì)受到影響。 在一條微指令中只能產(chǎn)生一個(gè)微命令，無(wú)法利用硬件所具有的并行性。,5.3 微程序設(shè)計(jì)技術(shù),需對(duì)整個(gè)微操作控制字段進(jìn)行譯碼，產(chǎn)生相應(yīng)的一組微命令。,5.3 微程序設(shè)計(jì)技術(shù),字段直接編碼法 把微操作控制字段進(jìn)一步劃分為若干個(gè)字段，每個(gè)字段單獨(dú)編碼，每個(gè)碼點(diǎn)表示一個(gè)微命令。 上面兩種方法的折中方案： 字段之間采用直接控制，字段內(nèi)部采用最短字長(zhǎng)編碼。 進(jìn)行字段劃分時(shí)，需要注意以下原則： 可以按功能和部件劃分，對(duì)于機(jī)器中的每一種功能類型或每一個(gè)部件，分配一個(gè)字段； 把互斥的微操作分在同一字段，把相容的微操作分到不同的字段 ； 字段的劃分應(yīng)與數(shù)據(jù)通路相適應(yīng)； 一般每個(gè)字段應(yīng)留出一個(gè)碼點(diǎn)，用于表示不發(fā)任何微命令。,5.3 微程序設(shè)計(jì)技術(shù),既能縮短微指令字長(zhǎng)，又能實(shí)現(xiàn)較高的并行性，執(zhí)行速度比較快。,字段間接編碼 字段的編碼的含義（即表示什么微命令）要由另外一個(gè)字段的編碼來(lái)解釋確定。 一個(gè)解釋字段要同時(shí)對(duì)多個(gè)字段進(jìn)行控制（解釋），才能有效地縮短字長(zhǎng)。 解釋字段應(yīng)有某些分類的特征,5.3 微程序設(shè)計(jì)技術(shù),分為兩大類：水平型微指令和垂直型微指令。 水平型微指令 一次能定義并執(zhí)行多個(gè)微操作的微指令。 具有以下特點(diǎn)： 微指令字較長(zhǎng)，一般為幾十位到上百位。 例如：VAX-11/780機(jī)的微指令字長(zhǎng)為96位。 微指令中描述并行微操作的能力強(qiáng)，在一個(gè)微周期中，能并行執(zhí)行多個(gè)微操作。 微指令譯碼簡(jiǎn)單，一般采用直接控制編碼法和分段直接編碼法。,5.3.2 微指令格式,5.3 微程序設(shè)計(jì)技術(shù),優(yōu)缺點(diǎn) 并行操作能力強(qiáng)、執(zhí)行速度快、代碼長(zhǎng)度短。 微指令字比較長(zhǎng)，明顯增加了控存的寬度。 編制微程序比較復(fù)雜，難度較大，也不易實(shí)現(xiàn)設(shè)計(jì)的自動(dòng)化。 垂直型微指令 一次只能定義一兩個(gè)微操作（一般是數(shù)據(jù)傳送），而且微指令字長(zhǎng)比較短。 例如，一條垂直型運(yùn)算操作的微指令的格式為：,5.3 微程序設(shè)計(jì)技術(shù),其中： OP：微操作碼 把兩個(gè)源寄存器中的內(nèi)容進(jìn)行OP所規(guī)定的操作，結(jié)果存入目的寄存器字段所指定的寄存器中。 特點(diǎn) 微指令字短，一般為一、二十來(lái)位； 微指令的并行微操作能力差，一條微指令只能控制數(shù)據(jù)通路的一兩種信息傳送； 垂直型微指令是通過(guò)一個(gè)稱為微操作碼的字段來(lái)定義微指令的基本功能和信息傳送路徑。執(zhí)行時(shí)，需進(jìn)行完全譯碼，譯碼比較復(fù)雜。 微指令的各二進(jìn)制位與數(shù)據(jù)通路的各個(gè)控制點(diǎn)之間完全不存在直接對(duì)應(yīng)關(guān)系。,5.3 微程序設(shè)計(jì)技術(shù),微程序的順序控制問(wèn)題（微程序地址控制問(wèn)題） 初始微地址 ：機(jī)器指令所對(duì)應(yīng)的微程序的入口地址 形成下一條微指令的地址（稱為后繼微地址） 微程序入口地址的形成 公用的“取指令”微程序一般存放在控存中第0號(hào)單元或其它指定的控存單元開(kāi)始的一片控存區(qū)域中。（這個(gè)地址是固定不變的） 根據(jù)IR中的操作碼，找到該指令所對(duì)用的微程序的入口地址。,5.3.3 微程序的順序控制,5.3 微程序設(shè)計(jì)技術(shù),后繼微地址的形成 兩種方式：增量方式，斷定方式。 增量方式 設(shè)置一個(gè)微程序計(jì)數(shù)器PC。 順序執(zhí)行時(shí)，給PC增加一個(gè)增量（通常為1）給出下一條微指令的地址。 遇到轉(zhuǎn)移時(shí)，由微指令給出轉(zhuǎn)移目標(biāo)的微地址。 采用這種方式的微指令格式：,SCF,5.3 微程序設(shè)計(jì)技術(shù),微地址控制方式的原理框圖,注意：需要掌握此圖的分析,模型機(jī)的微程序控制器,ROM1散轉(zhuǎn)表,ROM2散轉(zhuǎn)表,原碼一位乘法的運(yùn)算流程,例6.7 已知XfX原01101，YfY原11011，n4， 求UfUV原XfX原YfY原？ 解： 符號(hào)位Uf 1 得：UfUV原XfX原YfY原110001111,6.3 定點(diǎn)數(shù)的乘除法運(yùn)算,6.3 定點(diǎn)數(shù)的乘除法運(yùn)算,6.3 定點(diǎn)數(shù)的乘除法運(yùn)算,Booth乘法。它是由英國(guó)的布斯（A.D.Booth）夫婦首先提出的。 若參加運(yùn)算的為兩個(gè)n位的定點(diǎn)補(bǔ)碼數(shù)，則乘積為 2n位的補(bǔ)碼數(shù)。其中各自包含一位符號(hào)位。 設(shè) 被乘數(shù)XXn-1Xn-2X1X0 乘數(shù)YYn-1Yn-2Y1Y0 則乘積UVXY,6.3.2 補(bǔ)碼一位乘法,6.3 定點(diǎn)數(shù)的乘除法運(yùn)算,Booth乘法的運(yùn)算規(guī)則 （1）參加運(yùn)算的數(shù)都是補(bǔ)碼表示的，符號(hào)位一同參加運(yùn)算，得到的結(jié)果也是補(bǔ)碼數(shù)。 （2）乘數(shù)Y的末尾增設(shè)一位附加位Y-1，初始值為0。部分積的初值為0。 （3）根據(jù)乘數(shù)Y的最低兩位Y0Y-1的值，進(jìn)行相應(yīng)的操作。具體操作如表所示。 其中“X”是通過(guò)“X補(bǔ)”來(lái)實(shí)現(xiàn)。 （4）將上述過(guò)程（3）重復(fù)n遍，最后得到的部分積就是運(yùn)算結(jié)果。,6.3 定點(diǎn)數(shù)的乘除法運(yùn)算,Booth乘法的操作,Booth乘法的運(yùn)算流程 其中：UUX通過(guò)UUX補(bǔ)來(lái)實(shí)現(xiàn)。,6.3 定點(diǎn)數(shù)的乘除法運(yùn)算,例6.8 已知X補(bǔ)1101，Y補(bǔ)1011，n4， 求UV補(bǔ)X補(bǔ)Y補(bǔ)？ 解：X補(bǔ)0011 得：UV補(bǔ)X補(bǔ)Y補(bǔ)00001111,6.3 定點(diǎn)數(shù)的乘除法運(yùn)算,按保存數(shù)據(jù)的方式不同，將隨機(jī)存儲(chǔ)器分為兩類： 靜態(tài)RAM 動(dòng)態(tài)RAM,7.2 隨機(jī)存儲(chǔ)器,7.2.1 靜態(tài)隨機(jī)存儲(chǔ)器,存儲(chǔ)位元電路：存儲(chǔ)一位二進(jìn)制信息的電路 一個(gè)六管SRAM存儲(chǔ)位元電路,7.2 隨機(jī)存儲(chǔ)器,T1、T2管：工作管，它們交叉耦合構(gòu)成觸發(fā)器。 T3、T4管：負(fù)載管 T5、T6管：門控管,T1導(dǎo)通、T2截止為“1”狀態(tài)，這時(shí)位線D為高電位，保存信息“1”； T2導(dǎo)通，T1截止為“0”狀態(tài)，這時(shí)位線D為低電位，保存信息“0”。,7.2 隨機(jī)存儲(chǔ)器,利用MOS晶體管的管極電容來(lái)存儲(chǔ)二進(jìn)制信息。 電容上有電荷：二進(jìn)制信息“1” 電容上無(wú)電荷：二進(jìn)制信息 “0” 一個(gè)單管DRAM存儲(chǔ)位元電路 由一個(gè)晶體管T和一個(gè)電容C構(gòu)成 C上有電荷表示所存信息為“1”，無(wú)電荷表示所存信息為“0”。,7.2.2 動(dòng)態(tài)隨機(jī)存儲(chǔ)器DRAM,7.2 隨機(jī)存儲(chǔ)器,保持 當(dāng)字驅(qū)動(dòng)線W處于低電位時(shí)，T截止，切斷了電容C的通路，使得C保持其電荷不變。 當(dāng)要寫(xiě)入或讀出信息時(shí)，首先要使字驅(qū)動(dòng)線處于高電位，將T管打開(kāi)處于導(dǎo)通狀態(tài)，電容C與位線相連。 寫(xiě)入操作 寫(xiě)入“1” ：在位線D上加高電位，通過(guò)T對(duì)電容C充電，使C充滿正電荷，寫(xiě)入的信息“1”以電荷的形式保存在電容上。 寫(xiě)入“0”：在位線D上加低電位，電容C通過(guò)T放電，使C上原有電荷幾乎放光，存儲(chǔ)了信息“0”。,7.2 隨機(jī)存儲(chǔ)器,讀操作 當(dāng)T導(dǎo)通以后，若原存信息為“1”，電容C上的電荷通過(guò)T輸出到位線上，在位線上檢測(cè)到電流，表示所存信息為“1”。 若原存信息為“0，電容C上幾乎無(wú)電荷，在位線上檢測(cè)不到電流，表示所存信息為“0”。 破壞性讀出 讀操作后需要進(jìn)行恢復(fù)工作。 恢復(fù)：再給電容C充電，相當(dāng)于進(jìn)行一次寫(xiě)“1”的操作,7.2 隨機(jī)存儲(chǔ)器,DRAM的特點(diǎn) 基本存儲(chǔ)位元電路中所含晶體管數(shù)目少、集成度高、成本低、功耗小。 它需外加刷新電路。 工作速度比SRAM慢得多。 破壞性讀出且需要刷新,7.6 輔助存儲(chǔ)器,磁記錄方式 磁記錄方式是一種編碼方式，即按照某種規(guī)律將一連串的二進(jìn)制數(shù)字信息變換成磁層上相應(yīng)的磁化狀態(tài)。 寫(xiě)入電流波形如圖所示 常用的磁記錄方式有6種 歸零制（RZ） 記錄“1”時(shí)，寫(xiě)磁頭線圈中通以正向脈沖電流； 記錄“0”時(shí)，通以反向脈沖電流。 不歸零制（NRZ） 記錄“1”時(shí)，寫(xiě)磁頭線圈中通以正向電流； 記錄“0”時(shí)，通以反向電流。 又稱為 “見(jiàn)變就翻”的不歸零制。,7.6 輔助存儲(chǔ)器,見(jiàn)“1”就翻的不歸零制（NRZ1） 記錄“1”時(shí)，在位周期中間寫(xiě)電流改變一次方向； 記錄“0”時(shí)，寫(xiě)電流方向維持不變。 調(diào)相制（PM） 又稱相位編碼 記錄“1”時(shí)，寫(xiě)電流在位周期中間由正變?yōu)樨?fù)； 記錄“0”時(shí)，寫(xiě)電流在位周期中間由負(fù)變?yōu)檎?當(dāng)相鄰兩位相同時(shí)，兩位交界處電流要改變一次方向。,7.6 輔助存儲(chǔ)器,調(diào)頻制（FM） 不論記錄“1”還是“0”，在相鄰兩位交界處電流都改變一次方向； 記錄“1”時(shí)，寫(xiě)電流在位周期中間改變一次方向； 記錄“0”時(shí)，寫(xiě)電流在位周期中間方向不變。 改進(jìn)的調(diào)頻制（MFM） 記錄“1”時(shí)，寫(xiě)電流在位周期中間總是改變方向； 記錄單個(gè)“0”時(shí)，寫(xiě)電流不改變方向，但記錄連續(xù)的“0”時(shí)，寫(xiě)電流在相鄰兩位邊界改變方向。 采用MFM制的記錄密度是FM制的兩倍。 需掌握看圖分辨能力！,7.6 輔助存儲(chǔ)器,是調(diào)頻制（FM） 是改進(jìn)調(diào)頻制（MFM） 是調(diào)相制（PE） 是調(diào)頻制（FM） 是不歸零制（NRZ） 是“見(jiàn)1就翻制”（NRZ1）,8.1 總線的概念,8.1.1 總線（BUS）的基本概念,總線的特性 物理特性 指總線在物理連接上的特性，包括連線的數(shù)量、連線類型，總線的插頭、插座形狀以及引腳線的排列方式等。 依據(jù)連接類型的不同，總線分為電纜式、主板式和底板式。 依據(jù)連線數(shù)量的不同，總線分為串行總線和并行總線。 電氣特性：指總線的每一根線上的信號(hào)傳遞方向、信號(hào)有效電平的范圍。 功能特性：指總線中每一根線的功能。 時(shí)間特性：指總線中每根線在什么時(shí)間內(nèi)有效，以及每根線產(chǎn)生的信號(hào)之間的時(shí)序關(guān)系。,8.1 總線的概念,2.總線的內(nèi)部結(jié)構(gòu) 數(shù)據(jù)傳送總線：由地址線、數(shù)據(jù)線、控制線組成。 數(shù)據(jù)線用于源部件和目的部件之間的數(shù)據(jù)傳送。 地址線用來(lái)給出源數(shù)據(jù)或目的數(shù)據(jù)所在的主存單元或I/O端口的地址。 控制線用來(lái)控制對(duì)數(shù)據(jù)線和地址線的訪問(wèn)和使用，并且傳送定時(shí)信號(hào)和命令信息等。 仲裁總線：包括總線請(qǐng)求線和總線授權(quán)線。 中斷和同步總線：用于處理帶優(yōu)先級(jí)的中斷操作，包括中斷請(qǐng)求線和中斷認(rèn)可線（中斷響應(yīng)線）。 公用線：包括時(shí)鐘信號(hào)線、電源線、地線、系統(tǒng)復(fù)位線以及加電或斷電的時(shí)序信號(hào)線等。,8.1 總線的概念,8.1 總線的概念,總線的參數(shù) 時(shí)鐘頻率 總線的工作頻率，通常以MHz表示。 對(duì)同步總線來(lái)說(shuō)，在數(shù)據(jù)總線寬度相同的情況下，總線的時(shí)鐘頻率越高，其數(shù)據(jù)吞吐量就越大。 總線寬度 總線的數(shù)據(jù)連線的數(shù)量，通常以位為單位。 一般來(lái)說(shuō)，總線的寬度與計(jì)算機(jī)的字長(zhǎng)相同。 總線傳送速率 總線每秒鐘能夠傳送的字節(jié)數(shù)，用MB/s表示，也稱總線帶寬。 （每秒多少兆字節(jié)）,【例】 某總線在一個(gè)總線周期中并行傳送32位數(shù)據(jù)，假設(shè)一個(gè)總線周期等于一個(gè)總線時(shí)鐘周期，總線時(shí)鐘頻率為33MHz，總線帶寬是多少? 如果一個(gè)總線周期中并行傳送64位數(shù)據(jù)，總線時(shí)鐘頻率升為66MHz，總線帶寬是多少? 【解】 總線帶寬 = (32 bit / 8 bit/B) 33 MHz = (32 bit / 8 bit/B) 33 M/s = 132 MB/s 總線帶寬 = (64 bit / 8 bit/B) 66 MHz = (64 bit / 8 bit/B) 66 M/s = 528 MB/s,8.1 總線的概念,4 總線的特點(diǎn) 優(yōu)點(diǎn) 多個(gè)部件采用總線方式互連，可以大大降低部件之間互連的復(fù)雜性，大幅度減少連線的數(shù)量，降低成本。 使用總線互連后，各部件之間連接的多個(gè)接口變成了每個(gè)部件與總線間的單一連接接口，接口的器材量大幅度減少。 可擴(kuò)展性好。 缺點(diǎn) 總線由它所連接的的所有部件分時(shí)共享使用，當(dāng)多個(gè)部件同時(shí)需要傳送數(shù)據(jù)時(shí)，有可能成為系統(tǒng)的瓶頸。 總線是計(jì)算機(jī)系統(tǒng)的核心部分之一。當(dāng)總線出故障時(shí)，系統(tǒng)會(huì)癱瘓。 總線的速度受到物理因素的嚴(yán)重限制：總線長(zhǎng)度和總線上的設(shè)備數(shù)量（和由此導(dǎo)致的總線負(fù)載）。,8.1 總線的概念,按照總線所處的位置以及所連接的模塊功能大小的不同分成3類： 內(nèi)部總線 CPU芯片內(nèi)部連接各模塊的總線。 也稱為片內(nèi)總線。 系統(tǒng)總線 連接計(jì)算機(jī)系統(tǒng)中CPU、存儲(chǔ)器和I/O模塊等主要功能部件的總線。 也稱為板級(jí)總線。 I/O總線 也稱為設(shè)備總線。 專門用于連接主機(jī)和I/O設(shè)備的總線。,8.1.2 總線的分類,8.1 總線的概念,按照總線一次傳送的數(shù)據(jù)位數(shù)可將總線分為 串行總線（1位） 并行總線（多位） 按照總線的信號(hào)是否有多種功能分為 專用總線 復(fù)用總線,8.1 總線的概念,按照總線的定時(shí)方式的不同分為 同步總線 異步總線 按照所傳送的信息的類型分為 地址總線 數(shù)據(jù)總線 控制總線 按照允許的數(shù)據(jù)傳送方向分為 單向傳送（單工）總線 雙向傳送（雙工）總線,總線主設(shè)備是總線操作的發(fā)起者，一般具有較完備的總線控制功能。 總線從設(shè)備則不能引發(fā)總線操作，它只能在總線操作中作為被操作的對(duì)象。 在任意時(shí)刻一根總線上工作的主設(shè)備不能超過(guò)一個(gè)，否則將會(huì)導(dǎo)致總線使用權(quán)和總線上信息的混亂。,8.2 總線系統(tǒng)的工作原理,8.2.1 主設(shè)備/從設(shè)備,8.2 總線系統(tǒng)的工作原理,任務(wù)：負(fù)責(zé)管理總線的使用。 可以設(shè)置一個(gè)專門的總線控制器，也可以將控制器的功能分布到總線的各個(gè)部件或設(shè)備上去實(shí)現(xiàn)。 總線控制器的具體功能 總線系統(tǒng)的資源分配與管理。 負(fù)責(zé)向使用總線的功能模塊分配中斷向量號(hào)、DMA通道號(hào)和I/O地址等資源。 提供總線定時(shí)信號(hào)。 即產(chǎn)生總線操作所需要的各種總線命令和標(biāo)識(shí)信號(hào)，產(chǎn)生各種定時(shí)信號(hào)等。,8.2.2 總線控制器,8.2 總線系統(tǒng)的工作原理,負(fù)責(zé)總線使用權(quán)的仲裁。 當(dāng)總線中有多個(gè)模塊都要使用總線發(fā)送信息時(shí)，總線控制器要按照一定的優(yōu)先權(quán)算法，從中確定一個(gè)模塊為當(dāng)前總線的控制者，把總線的控制使用權(quán)交給它。 即使它成為當(dāng)前的主設(shè)備，這時(shí)其它使用總線的設(shè)備都是從設(shè)備。 負(fù)責(zé)實(shí)現(xiàn)不同總線協(xié)議的轉(zhuǎn)換和不同總線之間傳送數(shù)據(jù)的緩沖。,總線系統(tǒng)的工作就是在總線控制器的作用下，通過(guò)總線設(shè)備接口控制和管理連接在總線上的各種設(shè)備。 設(shè)備使用總線的時(shí)序關(guān)系,8.2.3 總線的工作過(guò)程,設(shè)備使用總線的具體過(guò)程 設(shè)備發(fā)出總線使用請(qǐng)求，并等待獲得總線使用權(quán)； 總線控制器根據(jù)使用總線的規(guī)則，對(duì)該請(qǐng)求給出應(yīng)答，允許該設(shè)備使用總線； 設(shè)備在得到應(yīng)答以后，開(kāi)始使用總線進(jìn)行數(shù)據(jù)交換； 數(shù)據(jù)交換完成后，設(shè)備將發(fā)出撤銷使用總線請(qǐng)求，表示本次使用總線完畢； 總線控制器在接收到撤銷使用總線的請(qǐng)求信號(hào)后，收回總線使用權(quán)，使總線處于釋放狀態(tài)，然后發(fā)出總線撤銷使用應(yīng)答信號(hào)； 總線進(jìn)入空閑狀態(tài)，可以接收新的請(qǐng)求。,8.2 總線系統(tǒng)的工作原理,總線接口（Interface） 在外圍設(shè)備與總線之間提供連接的邏輯部件。 （也稱為適配器Adapter） 在外設(shè)與總線之間起著“轉(zhuǎn)換器”的作用，以便實(shí)現(xiàn)它們之間的信息傳送。 實(shí)現(xiàn)高速CPU與低速外設(shè)之間工作速度上的匹配和同步， 并完成計(jì)算機(jī)和外設(shè)之間的所有數(shù)據(jù)傳送和控制 總線、接口（適配器）和外設(shè)之間的關(guān)系 設(shè)備控制器的功能 通過(guò)接口接收來(lái)自其它部件的各種信息，并根據(jù)設(shè)備的不同要求把這些信息傳送到設(shè)備，或者從設(shè)備中讀出信息傳送到接口，再送給其它部件。,8.2.4 總線接口,8.2 總線系統(tǒng)的工作原理,總線、接口和外圍設(shè)備,8.2 總線系統(tǒng)的工作原理,典型的接口具有以下功能 控制：接口依據(jù)程序指令能控制外設(shè)的動(dòng)作。 如啟動(dòng)、關(guān)閉設(shè)備等。 緩沖：接口在外設(shè)和系統(tǒng)的其它部件之間提供緩沖功能，以補(bǔ)償各種設(shè)備在速度上的差異。 狀態(tài)：接口能監(jiān)視外設(shè)的工作狀態(tài)并保存狀態(tài)信息。 狀態(tài)信息包括數(shù)據(jù)“準(zhǔn)備就緒”、“忙”、“錯(cuò)誤”等，供 CPU詢問(wèn)外設(shè)時(shí)進(jìn)行分析。 轉(zhuǎn)換：接口可以完成任何要求的數(shù)據(jù)轉(zhuǎn)換。 整理：接口可以完成一些特別的功能。 例如在需要時(shí)可以修改字計(jì)數(shù)器或當(dāng)前內(nèi)存地址寄存器。 程序中斷：每當(dāng)外設(shè)向CPU請(qǐng)求某種動(dòng)作時(shí)，接口即發(fā)出一個(gè)中斷請(qǐng)求信號(hào)給CPU。 例如，設(shè)備完成了一個(gè)操作或設(shè)備中存在一個(gè)錯(cuò)誤，接口就發(fā)出中斷信號(hào)。,8.3 總線的仲裁、定時(shí)和數(shù)據(jù)傳送,菊花鏈查詢方式,8.3 總線的仲裁、定時(shí)和數(shù)據(jù)傳送,優(yōu)點(diǎn)：結(jié)構(gòu)簡(jiǎn)單，很容易擴(kuò)充設(shè)備。 缺點(diǎn) 因?yàn)椴樵冩湹膬?yōu)先級(jí)是固定的，當(dāng)優(yōu)先級(jí)高的設(shè)備頻繁提出請(qǐng)求時(shí)，低優(yōu)先級(jí)設(shè)備可能永遠(yuǎn)也得不到允許。 對(duì)電路故障較敏感，一個(gè)設(shè)備的故障會(huì)影響到后面設(shè)備的操作。 當(dāng)這個(gè)鏈比較長(zhǎng)時(shí)，總線的速度會(huì)受到比較大的影響 。 計(jì)數(shù)器定時(shí)查詢方式 在控制器中設(shè)置一個(gè)計(jì)數(shù)器。 計(jì)數(shù)器的初始值可由程序來(lái)設(shè)置，因而設(shè)備的優(yōu)先級(jí)可以通過(guò)設(shè)置不同的計(jì)數(shù)初始值來(lái)改變。,8.3 總線的仲裁、定時(shí)和數(shù)據(jù)傳送,計(jì)數(shù)器定時(shí)查詢方式,8.3 總線的仲裁、定時(shí)和數(shù)據(jù)傳送,一種循環(huán)優(yōu)先級(jí)方式 優(yōu)缺點(diǎn) 具有靈活的優(yōu)先級(jí)，它也不像菊花鏈查詢方式那樣對(duì)電路故障非常敏感。 增加了一組設(shè)備線以及相關(guān)的計(jì)數(shù)和查詢比較電路。 獨(dú)立請(qǐng)求方式 一種并行仲裁方式 總線請(qǐng)求線BRi 總線授權(quán)線BGi,8.3 總線的仲裁、定時(shí)和數(shù)據(jù)傳送,獨(dú)立請(qǐng)求方式,8.3 總線的仲裁、定時(shí)和數(shù)據(jù)傳送,優(yōu)點(diǎn) 仲裁速度快，即確定優(yōu)先響應(yīng)的設(shè)備所花費(fèi)的時(shí)間少，不用逐個(gè)設(shè)備地查詢。 對(duì)優(yōu)先次序的控制也比較靈活。 缺點(diǎn) 每臺(tái)設(shè)備與總線仲裁器之間都需要設(shè)置一根總線請(qǐng)求信號(hào)線和一根總線許可信號(hào)線。 由于總線控制部件提供的連線的數(shù)目是固定的，這樣就限制了可以連接到總線上的設(shè)備的數(shù)量。,8.3 總線的仲裁、定時(shí)和數(shù)據(jù)傳送,同步定時(shí) 系統(tǒng)中有一個(gè)供所有設(shè)備使用的統(tǒng)一時(shí)鐘 總線上事件的發(fā)生時(shí)刻都是以該時(shí)鐘作為參照基準(zhǔn)的。 CPU經(jīng)同步總線從存儲(chǔ)器讀取數(shù)據(jù)的時(shí)序圖 同步總線具有的特點(diǎn) 所有總線設(shè)備都是在統(tǒng)一的總線時(shí)鐘下進(jìn)行總線操作。 所有總線信號(hào)和命令信號(hào)必須與總線時(shí)鐘同步，即總線上所有事件都在總線時(shí)鐘開(kāi)始或結(jié)束時(shí)發(fā)生。 所有總線操作都是以總線周期為基本時(shí)間單位，即所用的時(shí)間都是時(shí)鐘周期的整數(shù)倍。 存在時(shí)間上的浪費(fèi)。,8.3 總線的仲裁、定時(shí)和數(shù)據(jù)傳送,同步總線的存儲(chǔ)器讀過(guò)程,8.3 總線的仲裁、定時(shí)和數(shù)據(jù)傳送,異步定時(shí) 不需要統(tǒng)一的時(shí)間標(biāo)志，總線周期的長(zhǎng)度是可變的，任何一個(gè)事件出現(xiàn)在總線上的時(shí)刻都取決于前一事件的出現(xiàn)。 采用應(yīng)答方式工作。 通過(guò)異步總線對(duì)存儲(chǔ)器進(jìn)行讀操作的過(guò)程 總線主設(shè)備發(fā)出讀命令信號(hào)和存儲(chǔ)器地址信號(hào)，經(jīng)一段時(shí)間，待信號(hào)穩(wěn)定后，再發(fā)出主設(shè)備同步請(qǐng)求信號(hào)MSYN。 當(dāng)存儲(chǔ)器（總線從設(shè)備）接收到MSYN信號(hào)后，進(jìn)行存儲(chǔ)器讀操作。操作完成時(shí)，將讀出的數(shù)據(jù)送到數(shù)據(jù)總線上，然后發(fā)出總線從設(shè)備同步請(qǐng)求信號(hào)SSYN。,8.3 總線的仲裁、定時(shí)和數(shù)據(jù)傳送,異步總線的存儲(chǔ)器讀過(guò)程,總線上的信息交換包括兩個(gè)階段 地址命令階段（簡(jiǎn)稱地址期） 數(shù)據(jù)傳送階段（簡(jiǎn)稱數(shù)據(jù)期） 復(fù)用型總線，地址線和數(shù)據(jù)線是共享同一組連線。,8.3.3 總線的數(shù)據(jù)傳送方式,8.3 總線的仲裁、定時(shí)和數(shù)據(jù)傳送,總線的數(shù)據(jù)傳送方式有三種： 基本數(shù)據(jù)傳送方式 成組數(shù)據(jù)傳送方式 特殊數(shù)據(jù)傳送方式 基本數(shù)據(jù)傳送方式 總線最基本的數(shù)據(jù)傳送方式：?jiǎn)蝹€(gè)數(shù)據(jù)讀和單個(gè)數(shù)據(jù)寫(xiě) 讀操作是把數(shù)據(jù)從從設(shè)備讀到主設(shè)備 寫(xiě)操作是把數(shù)據(jù)從主設(shè)備傳送到從設(shè)備并寫(xiě)入相應(yīng)的地方 典型特征：數(shù)據(jù)傳送階段只進(jìn)行一次數(shù)據(jù)傳送操作。,8.3 總線的仲裁、定時(shí)和數(shù)據(jù)傳送,在復(fù)用型總線上進(jìn)行讀操作的時(shí)間關(guān)系示意圖 每傳送一個(gè)數(shù)據(jù)就需要一個(gè)地址期和一個(gè)數(shù)據(jù)期。,復(fù)用型總線的基本傳送方式（讀操作）,8.3 總線的仲裁、定時(shí)和數(shù)據(jù)傳送,成組數(shù)據(jù)傳送方式 也稱為塊傳送方式或猝發(fā)傳送方式。 目的：為了能高效率地進(jìn)行成塊數(shù)據(jù)（存放在一片連續(xù)的地址空間中）的傳送。 在一個(gè)地址期后面可以跟一連串的數(shù)據(jù)期。 能大幅度地減少整批數(shù)據(jù)的傳送時(shí)間。,復(fù)用型總線的成組數(shù)據(jù)傳送方式（讀操作）,8.3 總線的仲裁、定時(shí)和數(shù)據(jù)傳送,特殊數(shù)據(jù)傳送方式 比較常見(jiàn)的兩種特殊數(shù)據(jù)傳送方式： “讀后寫(xiě)” 又被稱為“讀修改寫(xiě)” 即對(duì)一個(gè)地址中的數(shù)據(jù)進(jìn)行讀出、修改后再寫(xiě)回去，而且整個(gè)操作過(guò)程不能被打斷。 “寫(xiě)后讀” 在進(jìn)行操作的過(guò)程中，不允許被中斷。 先進(jìn)行寫(xiě)操作，然后緊接著就讀出剛寫(xiě)進(jìn)去的值，并進(jìn)行數(shù)據(jù)校驗(yàn)，以確定數(shù)據(jù)是否被正確地寫(xiě)入。,下面簡(jiǎn)單介紹實(shí)驗(yàn)4,8.4 總線實(shí)例,PCI總線概述 一種與處理器無(wú)關(guān)的高性能總線 Intel公司首先提出了PCI概念，并聯(lián)合IBM、Compaq、AST、HP、Apple等幾十家公司共同制定了PCI標(biāo)準(zhǔn)（1992年）。 PCI是Peripheral Component Interconnect（設(shè)備部件互連）的縮寫(xiě)。 其1.0版本于1992年發(fā)布， 2.0版本于1993年發(fā)布，2.1版本于1995年發(fā)布，PCI2.2版本于1999年發(fā)布。 一個(gè)基于PCI構(gòu)成的多級(jí)層次總線結(jié)構(gòu)的示意圖,8.4.2 PCI總線,8.4 總線實(shí)例,PCI主要具有以下的特點(diǎn) 總線寬度大。 PCI總線的寬度為32位或64位。 支持成組傳送，數(shù)據(jù)傳送速率高。 PCI總線的時(shí)鐘頻率為33.3MHz/66.6MHz，所以其最大傳送速度可達(dá)533MB/s。 通過(guò)橋接器可以構(gòu)成多級(jí)層次總線結(jié)構(gòu)。 采用PCI總線可以在一個(gè)系統(tǒng)中讓多種總線共存，容納不同速度的設(shè)備一起工作。 獨(dú)立于CPU。 提供自動(dòng)配置能力。使用配置寄存器來(lái)支持設(shè)備的自動(dòng)識(shí)別和配置 可靠性高。在地址、命令和數(shù)據(jù)線上提供了奇偶校驗(yàn)。,8.4 總線實(shí)例,工業(yè)標(biāo)準(zhǔn)總線（Industry Standard Architecture） IBM于1984年為推出微型計(jì)算機(jī)PC/AT而建立的系統(tǒng)總線標(biāo)準(zhǔn) 也稱為AT總線 共有98根信號(hào)線，分成地址線、數(shù)據(jù)線、控制線、時(shí)鐘線和電源線5種。 總線的主要特點(diǎn) 由8位的PC總線發(fā)展而來(lái)的16位總線 最高工作頻率為8MHz 數(shù)據(jù)傳輸速率達(dá)到16MB/s 地址線24條，可尋址16M字節(jié)地址空間。,8.4.3 ISA總線,8.4 總線實(shí)例,擴(kuò)充的工業(yè)標(biāo)準(zhǔn)總線 （Extended Industry Standard Architecture） 32位總線 共有198根信號(hào)線 時(shí)鐘頻率為8.33MHz 支持多個(gè)總線主控和成組傳送 具有獨(dú)立的數(shù)據(jù)線和地址線，其寬度都是32位，最大尋址空間為4GB，最大數(shù)據(jù)傳送速率為33MB/s 。,8.4.4 EISA總線,8.4 總線實(shí)例,一種通用的全開(kāi)放局部總線（1991年） 也稱為VL總線（VESA Local bus） VESA（Video Electrocnic Standard Association，即視頻電子標(biāo)準(zhǔn)協(xié)會(huì)）與60多家公司聯(lián)合推出 VL總線的主要目標(biāo) 支持CPU直接與高速視頻控制器連接，其它的高速外設(shè)如硬盤、局域網(wǎng)卡等也可以使用VL總線，以充分提高系統(tǒng)的性能。 VL總線的數(shù)據(jù)寬度為32位，可以擴(kuò)展到64位。 直接采用CPU的時(shí)鐘，最高主頻可達(dá)66MHz。 實(shí)際上受限于VL總線擴(kuò)展槽的性能，不能超過(guò)40MHz，一般為33MHz。 VL的最大傳送率達(dá)到132MB/s，是ISA總線傳送率的16倍。,8.4.5 VESA總線（VL總線）,Small Computer System Interface（小型計(jì)算機(jī)系統(tǒng)接口）的簡(jiǎn)稱，是一種直接連接外設(shè)的并行I/O總線。 用于連接硬盤、光驅(qū)、掃描儀等等需要高速數(shù)據(jù)傳送的設(shè)備。 接在SCSI總線上的設(shè)備以菊花鏈的形式相連。,8.4.6 SCSI總線,SCSI接口配置實(shí)例,8.4 總線實(shí)例,SCSI總線的仲裁采用自舉分布式方案，連接在總線上的每臺(tái)設(shè)備都有一個(gè)唯一的標(biāo)識(shí)號(hào)ID（07）。 （標(biāo)識(shí)號(hào)也就是該設(shè)備的優(yōu)先級(jí)，7為最高，0為最低） SCSI總線的主要特性 SCSI是系統(tǒng)級(jí)的標(biāo)準(zhǔn)輸入輸出總線接口，可以與各種采用SCSI接口標(biāo)準(zhǔn)的外部設(shè)備相連，總線上的主機(jī)適配器和SCSI外設(shè)的總數(shù)最大為8個(gè)（SCSI-3允許連接16個(gè)）。 SCSI支持多任務(wù)并行操作，具有總線仲裁功能。,8.4 總線實(shí)例,USB總線的特點(diǎn) 使用方便 速度快 USB接口的最高傳輸率可達(dá)每秒480Mb 連接靈活 低成本電纜（和Hub）連接 USB通過(guò)一根4芯的電纜傳輸信號(hào)和電源，電纜長(zhǎng)度可達(dá)5米。 獨(dú)立供電,8.4 總線實(shí)例,USB總線的系統(tǒng)結(jié)構(gòu) 在USB系統(tǒng)中，設(shè)備與主機(jī)采用星形連接 。,Hub：集線器,8.4 總線實(shí)例,IEEE 1394總線的由來(lái) 稱為FireWire或iLink，是一種高性能的串行接口。 數(shù)碼影像設(shè)備的傳輸標(biāo)準(zhǔn)，它定義了數(shù)據(jù)的傳輸協(xié)定及連接系統(tǒng)，可以較低的成本達(dá)到較高的性能。 IEEE 1394標(biāo)準(zhǔn)中 傳輸速率被定義為100/200/400Mb/s三種 通常就稱為S100/S200/S400,8.4.8 IEEE 1394總線,8.4 總線實(shí)例,IEEE 1394 的主要技術(shù)特點(diǎn) 傳輸速率高，并具有升級(jí)性能。 IEEE 1394規(guī)范的傳輸速率：100400 Mb/s IEEE 1394b可以升級(jí)到800 Mb/s、1.6 Gb/s甚至3.2 Gb/s。 分層的主控制器結(jié)構(gòu)。 采用樹(shù)型或菊花鏈結(jié)構(gòu)，設(shè)備間電纜最大長(zhǎng)度4.5 m； 采用樹(shù)型結(jié)構(gòu)時(shí)可達(dá)16層，從主機(jī)到最末端總長(zhǎng)可達(dá)72 m。 同時(shí)支持同步和異步兩類傳輸模式，即在同步數(shù)據(jù)傳輸?shù)耐瑫r(shí)可以進(jìn)行異步數(shù)據(jù)傳輸 。 采用對(duì)等結(jié)構(gòu)（Peer to Peer），不強(qiáng)調(diào)要由計(jì)算機(jī)控制這些設(shè)備。,9.1 I/O系統(tǒng)概述,總線型連接方式 一種簡(jiǎn)單的總線連接方式 特點(diǎn)：控制簡(jiǎn)單，而且系統(tǒng)易于擴(kuò)充。 缺點(diǎn)： 所有外設(shè)都掛接在該系統(tǒng)總線上，每次只能實(shí)現(xiàn)一對(duì)外設(shè)或部件之間的連接。 系統(tǒng)總線容易成為瓶頸。 一種在現(xiàn)代計(jì)算機(jī)中使用比較多的組織結(jié)構(gòu) 采用多條總線，不同速度、不同用途的外備掛接在不同總線上。 優(yōu)缺點(diǎn)：系統(tǒng)模塊化程度高，I/O接口擴(kuò)充方便。但不適用于需要配備大量外設(shè)的場(chǎng)合。,9.1.1 主機(jī)與外設(shè)之間的連接方式,9.1 I/O系統(tǒng)概述,總線型連接方式,典型的總線連接,9.1 I/O系統(tǒng)概述,通道（Channel）連接方式 通道處理機(jī)技術(shù)，由一種稱為通道的專用硬件來(lái)專門負(fù)責(zé)整個(gè)計(jì)算機(jī)系統(tǒng)的輸入/輸出工作。 通道也稱為通道處理機(jī)，它能執(zhí)行通道指令。 “主機(jī)通道I/O接口（設(shè)備控制器）外設(shè)”的4級(jí)I/O系統(tǒng) 缺點(diǎn)：實(shí)現(xiàn)成本比較高。 （一般用于大、中型機(jī)系統(tǒng)中 ）,9.1 I/O系統(tǒng)概述,“主機(jī)通道I/O接口外設(shè)”的4級(jí)I/O系統(tǒng),9.1 I/O系統(tǒng)概述,外圍處理機(jī)連接方式 把CPU從管理I/O工作中解放出來(lái)，讓它充分忙碌于計(jì)算。 關(guān)鍵：要把越來(lái)越多、甚至全部的I/O管理工作“下放”給功能更強(qiáng)的部件來(lái)完成。 外圍處理機(jī)連接方式把所有跟I/O有關(guān)的工作都接管過(guò)去。 通過(guò)編制程序?qū)崿F(xiàn)對(duì)I/O設(shè)備的控制，因而通用性好，適應(yīng)性強(qiáng)。 除了所有的I/O管理工作外，外圍處理機(jī)還把編輯、源程序編譯等幾乎所有的“外圍工作” 都接了過(guò)去。,9.1.2 I/O設(shè)備的編址方式,對(duì)設(shè)備編址就是對(duì)設(shè)備接口中的寄存器進(jìn)行編址。 這些寄存器經(jīng)常被稱為端口。 每一臺(tái)設(shè)備需要若干個(gè)端口地址。 對(duì)I/O設(shè)備的編址方式有兩種 獨(dú)立編址 CPU給I/O設(shè)備提供一個(gè)與主存地址空間分開(kāi)、完全獨(dú)立地址空間 I/O設(shè)備使用的地址稱為I/O地址或I/O端口地址。 在CPU中設(shè)置專用的I/O指令來(lái)訪問(wèn)I/O設(shè)備。 需要一個(gè)標(biāo)志信號(hào)來(lái)表示所訪問(wèn)的地址是I/O設(shè)備的地址（以區(qū)別于主存地址）。 統(tǒng)一編址 也稱為“存儲(chǔ)器映射I/O”。 將一部分存儲(chǔ)器地址空間專門留出來(lái)，分配給I/O設(shè)備。 用訪存指令對(duì)這些地址進(jìn)行讀寫(xiě)將引起I/O設(shè)備的數(shù)據(jù)傳輸。,9.1 I/O系統(tǒng)概述,按照從簡(jiǎn)單到復(fù)雜、從低級(jí)到高級(jí)、從集中管理到 分散管理的次序，數(shù)據(jù)傳送控制方式可以分為5種： 程序查詢方式 程序中斷方式 DMA方式 通道方式 I/O處理機(jī)方式,9.1.3 數(shù)據(jù)傳送控制方式,9.1 I/O系統(tǒng)概述,程序查詢方式 CPU和外設(shè)之間的數(shù)據(jù)傳送依靠計(jì)算機(jī)程序控制。 在進(jìn)行輸入輸出操作后，CPU需要反復(fù)不斷地查詢?cè)O(shè)備狀態(tài)，以確定該操作是否完成，以便進(jìn)行下一個(gè)I/O操作。 所需要的硬件結(jié)構(gòu)比較簡(jiǎn)單，CPU與外設(shè)的操作能夠同步。 但浪費(fèi)了大量的CPU時(shí)間。 （程序經(jīng)常是在不停地查詢和等待 ）,9.1 I/O系統(tǒng)概述,程序中斷方式 基本思想 CPU在啟動(dòng)外設(shè)進(jìn)行I/O操作后，繼續(xù)執(zhí)行原來(lái)的程序； 外設(shè)完成所指定的操作后，通過(guò)中斷系統(tǒng)向CPU報(bào)告； CPU暫時(shí)停止當(dāng)時(shí)正在執(zhí)行的程序，轉(zhuǎn)去執(zhí)行對(duì)該中斷進(jìn)行處理的中斷服務(wù)程序，啟動(dòng)下一個(gè)數(shù)據(jù)傳送或者進(jìn)行必要的后處理。 處理完后，CPU再回到原來(lái)的程序繼續(xù)執(zhí)行。 在一定程度上實(shí)現(xiàn)CPU與外設(shè)之間的并行工作，而且能實(shí)現(xiàn)多臺(tái)外設(shè)之間的并行工作。,9.1 I/O系統(tǒng)概述,DMA方式 直接存儲(chǔ)器訪問(wèn)DMA（Direct Memory Access） 在外設(shè)和主存之間開(kāi)辟一條直接的數(shù)據(jù)通路，在DMA控制器的控制下，外設(shè)能直接與主存進(jìn)行數(shù)據(jù)交換，而不必經(jīng)過(guò)CPU。 DMA方式下，數(shù)據(jù)的傳送速度很高。但需要更多的硬件。,9.1 I/O系統(tǒng)概述,通道方式 進(jìn)一步把管理I/O的權(quán)利下放給一個(gè)被稱為通道的部件。 通道：一種具有特殊功能的處理器，能執(zhí)行用于進(jìn)行輸入輸出操作的通道程序。 當(dāng)程序需要與某外設(shè)交換一批數(shù)據(jù)時(shí)，CPU會(huì)根據(jù)相應(yīng)的參數(shù)為之編制一個(gè)通道程序，然后執(zhí)行一條啟動(dòng)I/O指令。 之后，CPU就可以繼續(xù)執(zhí)行原來(lái)的程序。而與外設(shè)的數(shù)據(jù)交換操作全部都是在通道的控制下完成的（通過(guò)執(zhí)行通道程序）。 I/O處理機(jī)方式,I/O接口簡(jiǎn)介 接口：指兩個(gè)硬件部件之間的交接部分。 I/O接口：主機(jī)與外設(shè)或其它外部系統(tǒng)之間的接口邏輯。 不同的設(shè)備都有各自的設(shè)備控制器，但它們往往是通過(guò)標(biāo)準(zhǔn)化接口與主機(jī)相連。 標(biāo)準(zhǔn)化接口：在結(jié)構(gòu)尺寸、接插連接、電平信號(hào)、邏輯電路和傳輸總線等方面都采用統(tǒng)一的標(biāo)準(zhǔn)。,I/O接口的基本功能 數(shù)據(jù)格式轉(zhuǎn)換 格式轉(zhuǎn)換 ：主機(jī)中的數(shù)據(jù)采用二進(jìn)制編碼，而外設(shè)大多是采用ASCII編碼。 串、并轉(zhuǎn)換 信號(hào)電平的變換 數(shù)據(jù)緩存和傳送 設(shè)備尋址 對(duì)CPU發(fā)過(guò)來(lái)的地址進(jìn)行譯碼，選擇相應(yīng)的外設(shè)及其端口。 提供外設(shè)和接口的狀態(tài) 實(shí)現(xiàn)主機(jī)對(duì)外設(shè)的通信和控制功能,9.2 I/O接口,I/O接口的組成 I/O接口的基本組成如圖所示 。 數(shù)據(jù)線：傳送數(shù)據(jù)的一組連線，一般是雙向的； 地址線：傳送設(shè)備地址，它通常是一組單向線； 命令線：傳送CPU向設(shè)備發(fā)出的命令，也是一組單向線； 狀態(tài)線：將外設(shè)和接口的狀態(tài)向CPU報(bào)告，也是一組單向線；,圖9.5 I/O接口的基本組成,9.2 I/O接口,數(shù)據(jù)緩沖寄存器（DBR）：用于暫存主機(jī)與外設(shè)交換的數(shù)據(jù)。它與數(shù)據(jù)線相連； 控制寄存器（CR）：用來(lái)寄存CPU發(fā)過(guò)來(lái)的I/O命令碼； 設(shè)備狀態(tài)寄存器（DSR）：用于存放外設(shè)和接口的狀態(tài)信息，與狀態(tài)線相連； （有的設(shè)備是把控制寄存器和設(shè)備狀態(tài)寄存器合并為一個(gè)“狀態(tài)/控制寄存器”（SCR） 設(shè)備選擇邏輯：對(duì)地址線上的設(shè)備地址進(jìn)行譯碼，選中本設(shè)備； 控制邏輯：產(chǎn)生I/O接口正常工作所需要的控制信號(hào)。,圖9.5為重點(diǎn)掌握的內(nèi)容之一,什么是中斷？ 中斷（Interrupt）：CPU暫時(shí)中止現(xiàn)行程序的執(zhí)行，轉(zhuǎn)去執(zhí)行處理更加緊迫的事件的服務(wù)程序，處理完后又自動(dòng)返回原程序繼續(xù)執(zhí)行的過(guò)程。 中斷系統(tǒng)：計(jì)算機(jī)中實(shí)現(xiàn)中斷功能的軟硬件的總稱。 注意 中斷過(guò)程實(shí)質(zhì)上是一種程序切換過(guò)程 中斷具有隨機(jī)性 中斷不具備重復(fù)性,9.4 中斷系統(tǒng),9.4.1 中斷的基本概念,9.4 中斷系統(tǒng),中斷的作用 實(shí)現(xiàn)主機(jī)與外設(shè)的并行工作 處理故障 實(shí)現(xiàn)多道程序和分時(shí)操作 實(shí)現(xiàn)實(shí)時(shí)控制 實(shí)現(xiàn)人機(jī)聯(lián)系與通信 實(shí)現(xiàn)程序的跟蹤調(diào)試 實(shí)現(xiàn)用戶程序與操作系統(tǒng)的聯(lián)系 實(shí)現(xiàn)多機(jī)系統(tǒng)中各處理機(jī)之間的相互聯(lián)系及任務(wù)分配,9.4 中斷系統(tǒng),中斷的分類 自愿中斷和強(qiáng)迫中斷 自愿中斷又稱程序自中斷，是指由程序中預(yù)先安排的廣義指令引起的中斷。 強(qiáng)迫中斷是隨機(jī)產(chǎn)生、不可預(yù)知的中斷。 內(nèi)中斷與外中斷 內(nèi)中斷：因主機(jī)內(nèi)部原因所引起的中斷，包括硬件故障中斷和自陷（trap）。 外中斷：主機(jī)以外的部件引起的中斷。 如外設(shè)引起的I/O中斷、操作員通過(guò)控制臺(tái)對(duì)機(jī)器干預(yù)的中斷、其它機(jī)器或系統(tǒng)產(chǎn)生的外部信號(hào)中斷等。,9.4 中斷系統(tǒng),單重中斷與多重中斷 如果在執(zhí)行中斷服務(wù)程序的過(guò)程中出現(xiàn)新的中斷時(shí)，系統(tǒng)對(duì)新中斷不予理睬，只有在該服務(wù)程序執(zhí)行完后，才能響應(yīng)，則稱這樣的中斷系統(tǒng)為單重中斷系統(tǒng)。 如果CPU在執(zhí)行某個(gè)中斷服務(wù)程序時(shí)，還可響應(yīng)優(yōu)先級(jí)別更高的中斷請(qǐng)求，則稱這樣的中斷系統(tǒng)為多重中斷系統(tǒng)。 這種重疊處理中斷的現(xiàn)象又稱為中斷嵌套。 可屏蔽中斷和不可屏蔽中斷 可屏蔽中斷：可以通過(guò)設(shè)置屏蔽碼使得CPU“看不到”的中斷。 不可屏蔽中斷：指不能屏蔽的中斷。,9.4 中斷系統(tǒng),9.4.2 中斷請(qǐng)求信號(hào)的建立、屏蔽與傳送,中斷請(qǐng)求信號(hào)的建立與屏蔽 中斷源：引起中斷的事件。 中斷請(qǐng)求觸發(fā)器 對(duì)于每一個(gè)中斷源，都設(shè)置一個(gè)相應(yīng)的中斷請(qǐng)求觸發(fā)器。 這些觸發(fā)器合在一起，就構(gòu)成了中斷請(qǐng)求寄存器，其內(nèi)容稱為中斷字。 中斷屏蔽觸發(fā)器 對(duì)一個(gè)中斷請(qǐng)求進(jìn)行屏蔽就是用一個(gè)二進(jìn)制位去阻止把該請(qǐng)求傳送到CPU。 當(dāng)中斷屏蔽觸發(fā)器內(nèi)容為“1”時(shí)，表示阻止（即屏蔽），為“0”表示不屏蔽。 所有的中斷屏蔽觸發(fā)器構(gòu)成了一個(gè)屏蔽寄存器, 其內(nèi)容稱為屏蔽碼,9.4 中斷系統(tǒng),中斷屏蔽,9.4 中斷系統(tǒng),中斷請(qǐng)求信號(hào)的傳送 根據(jù)CPU中斷請(qǐng)求線數(shù)量的不同以及連接方式的不同，可以把傳送模式分為4種。 （1）各中斷源單獨(dú)設(shè)置自己的中斷請(qǐng)求線，每條請(qǐng)求線都直接送給CPU。 優(yōu)點(diǎn)：響應(yīng)速度快。 缺點(diǎn)：這種模式只適合于CPU具有足夠多中斷請(qǐng)求線的情況。而且中斷源難以擴(kuò)充。 （2）各中斷源的請(qǐng)求信號(hào)通過(guò)三態(tài)門電路匯集到一根公共的中斷請(qǐng)求線,9.4 中斷系統(tǒng),在CPU外部設(shè)置一個(gè)中斷控制電路，由它負(fù)責(zé)把所有中斷源發(fā)出的中斷請(qǐng)求匯集起來(lái)，通過(guò)或門向CPU請(qǐng)求中斷。 采用上述兩種模式相結(jié)合的方式 對(duì)于要求快速響應(yīng)的少數(shù)幾個(gè)中斷請(qǐng)求，采取獨(dú)立請(qǐng)求線方式； 其余的中斷請(qǐng)求匯集到一根公共的請(qǐng)求線上。 既能實(shí)現(xiàn)少數(shù)幾個(gè)中斷的快速響應(yīng)，又不需要CPU有太多的引腳。,9.4 中斷系統(tǒng),軟件查詢 適用于所有中斷源公用一條中斷請(qǐng)求線的情況。 CPU響應(yīng)中斷后，進(jìn)入一個(gè)查詢程序的入口。 查詢程序按優(yōu)先順序逐個(gè)詢問(wèn)各中斷源是否已提出了中斷請(qǐng)求。 如果有，則轉(zhuǎn)入相應(yīng)的中斷服務(wù)程序。 如果沒(méi)有，就繼續(xù)往下查詢。 查詢的順序是按優(yōu)先級(jí)別從高到低的順序進(jìn)行的。改變查詢的順序，就等于是改變了優(yōu)先級(jí)。,9.4.3 中斷源的識(shí)別與判優(yōu),9.4 中斷系統(tǒng),主要優(yōu)點(diǎn)：靈活性好，通過(guò)改變程序，就可以靈活地改變優(yōu)先級(jí)別。 主要缺點(diǎn)：速度太慢。 串行排隊(duì)鏈,識(shí)別中斷源的串行排隊(duì)鏈,9.4 中斷系統(tǒng),優(yōu)點(diǎn) 中斷源的識(shí)別速度快 實(shí)現(xiàn)比較簡(jiǎn)單 兩個(gè)缺點(diǎn) 靈活性比較差 可靠性比較差 獨(dú)立請(qǐng)求法 基本原理 各中斷源使用自己獨(dú)立的中斷請(qǐng)求信號(hào)線向CPU發(fā)請(qǐng)求。 CPU內(nèi)部采用并行優(yōu)先級(jí)排隊(duì)電路對(duì)這些請(qǐng)求進(jìn)行排隊(duì)，選擇其中優(yōu)先級(jí)最高的中斷源進(jìn)行響應(yīng)。,9.4 中斷系統(tǒng),中斷響應(yīng)和處理過(guò)程的流程圖 中斷響應(yīng) 中斷響應(yīng)：CPU接到中斷請(qǐng)求信號(hào)后，如果滿足響應(yīng)中斷的條件，CPU就會(huì)暫?，F(xiàn)行程序的執(zhí)行，保存程序狀態(tài)字，然后轉(zhuǎn)移到相應(yīng)的中斷處理程序。 CPU響