串行通信電路的設(shè)計資料.doc

串行通信電路 I 串行通信電路的設(shè)計 1 串行通信電路 1.1 設(shè)計目的 （1）掌握串行通信電路的構(gòu)成、原理與設(shè)計方法； （2）熟悉 QuartusII 的仿真方法。 1.2 基本要求 （1）發(fā)方實現(xiàn) 8bit 碼字的并串轉(zhuǎn)換，使用單一電纜發(fā)送信號，收方實現(xiàn)串并轉(zhuǎn)換后 輸出； （2）并行輸出端的 8bit 寄存器； （3）收方數(shù)據(jù)是否已準備好指示輸出端。 1.3 發(fā)揮部分 （1）加密通信； （2）串行發(fā)/收端口 FIFO 緩存； （3）發(fā)/收方奇偶校驗位生成/檢測； （4）其他。 2 設(shè)計過程及論文的基本要求 2.1 設(shè)計過程的基本要求： （1）基本部分必須完成，發(fā)揮部分可以在已給的范圍或自己尋找資料的范圍內(nèi)任選； （2）符合要求的設(shè)計報告一份，其中包括邏輯電路圖、實際接線圖各一份； （3）設(shè)計題目必須仿真通過，設(shè)計過程的資料草稿上交； （4）成績的組成：考勤、每天任務(wù)的完成工作量、答辯情況、報告； 2.2 課程設(shè)計論文的基本要求： （1）藍黑色或黑色鋼筆或碳素筆書寫，不允許用圓珠筆。項目齊全、字跡工整，有 條件的可以打印。 （2）裝訂順序：封面、任務(wù)書、成績評定表、中文摘要、關(guān)鍵詞、目錄、正文（正 文的具體要求按老師講課要求） 、總結(jié)及致謝、參考文獻、附錄（邏輯電路圖與實際 接線圖） 。 中文摘要中文摘要 串行通信電路是為了實現(xiàn)數(shù)據(jù)傳輸?shù)姆奖愣O(shè)計的一種電路，將八位數(shù)據(jù)通過八 位加法器使要傳送的數(shù)據(jù)同時加上一個數(shù)，而這個數(shù)是通過兩片計數(shù)器組成的時鐘電 路實現(xiàn)的，并且此時鐘電路不斷的對輸入數(shù)據(jù)進行加法運算，實現(xiàn)數(shù)據(jù)的加密計算。 并行變串行是通過數(shù)據(jù)選擇器使八位的加密數(shù)據(jù)通過 74151 實現(xiàn)數(shù)據(jù)的串行傳送，從 而實現(xiàn)電路的功能。串行數(shù)據(jù)變并行數(shù)據(jù)，將串行數(shù)據(jù)送到移位寄存器中，控制移位 串行通信電路 II 寄存器的時鐘脈沖，使數(shù)據(jù)能夠從移位寄存器的八個輸出端口輸出，但一定要控制好 當移位寄存器有時鐘脈沖作用時，所選出的數(shù)據(jù)恰好是加密后的八位并行數(shù)據(jù)，為后 面的解碼部分做準備。解密電路是利用時鐘電路和加法器。不過，是將加法器的 CIN 端置高電平，實現(xiàn)的是減法運算，還有就是時鐘電路輸出的要是加密時鐘輸出數(shù)據(jù)的 反碼，這樣才能實現(xiàn)數(shù)據(jù)的解密。另外，數(shù)據(jù)解密是解密時鐘電路的 CP 脈沖一定要 和加密時鐘脈沖的 CP 脈沖一致，才能確保電路的正確性。數(shù)據(jù)輸出電路的設(shè)計是將 解密電路解密后的數(shù)據(jù)，送到寄存器中?？刂萍拇嫫鞯拿}沖實現(xiàn)數(shù)據(jù)的輸出。 數(shù)字電子技術(shù)的迅速發(fā)展，為人們的文化、物質(zhì)生活提供了優(yōu)越的條件，空調(diào)、 電子計算機等，都是典型的技術(shù)應(yīng)用實例。計算機的普及，為大學生提供很好的學習 平臺。經(jīng)過對數(shù)字電子技術(shù)基礎(chǔ)一學期的學習，掌握了一些理論上的知識。而課程設(shè) 計正好幫我們好好的整理和實踐了這些知識。 目錄目錄 課程設(shè)計任務(wù)書課程設(shè)計任務(wù)書 .I I 數(shù)字電子技術(shù)數(shù)字電子技術(shù) 課程設(shè)計成績評定表課程設(shè)計成績評定表 .IIIIII 中文摘要中文摘要 .IVIV 串行通信電路 III 1 1 設(shè)計任務(wù)描述設(shè)計任務(wù)描述 .1 1 1.1 設(shè)計題目：串行通信電路 .1 1.2 設(shè)計要求： .1 1.2.1 設(shè)計目的：.1 1.2.2 基本要求：.1 1.2.3 發(fā)揮部分：.1 2 2 設(shè)計思路設(shè)計思路 .2 2 3 3 設(shè)計方框圖設(shè)計方框圖 .3 3 4 4 各部分電路設(shè)計及調(diào)試各部分電路設(shè)計及調(diào)試 .4 4 4.1 并行數(shù)據(jù)加密 .4 4.2 加密數(shù)據(jù)并行變串行模塊.4 4.3 串行變并行電路設(shè)計.5 4.4 解密電路.6 4.5 數(shù)據(jù)輸出電路 .7 5 5 串行通信電路過程分析串行通信電路過程分析 .8 8 5.1 串行通信電路的總電路圖 .8 5.2 電路圖的工作過程分析 .8 5.2.1 并行數(shù)據(jù)加密工作過程分析.8 5.2.2 數(shù)據(jù)變換為串行數(shù)據(jù)電路工作過程分析.9 5.2.3 串行變并行電路的工作過程分析.9 5.2.4 解密電路電路的工作過程分析.10 5.25 輸出電路的工作過程分析 .10 6 6 元器件清單元器件清單 .1212 7 7 主要元器件介紹主要元器件介紹 .1313 小結(jié)小結(jié) .1616 致謝致謝 .1717 參考文獻參考文獻 .1818 附錄附錄 A A 串行通信總電路串行通信總電路 .1919 串行通信電路 1 1 設(shè)計任務(wù)描述設(shè)計任務(wù)描述 1.1 設(shè)計題目：設(shè)計題目：串行通信電路串行通信電路 1.2 設(shè)計要求：設(shè)計要求： 1.2.1 設(shè)計目的：設(shè)計目的： （1）掌握串行通信電路的構(gòu)成、原理與設(shè)計方法； （2）熟悉 QuartusII 的仿真方法。 1.2.2 基本要求：基本要求： （1）發(fā)方實現(xiàn) 8bit 碼字的并串轉(zhuǎn)換，使用單一電纜發(fā)送信號，收方實現(xiàn)串并轉(zhuǎn)換后 輸出 （2）并行輸出端的 8bit 寄存器； （3）收方數(shù)據(jù)是否已準備好指示輸出端。 1.2.3 發(fā)揮部分：發(fā)揮部分： （1）加密通信。 串行通信電路 2 2 設(shè)計思路設(shè)計思路 根據(jù)此次課程設(shè)計的目的，串行通信電路是將 8bit 的并行數(shù)據(jù)通過加密等過程， 進行串行輸送，在進行解碼和串行數(shù)據(jù)變并行數(shù)據(jù)，最后輸出。 我的設(shè)計思路就是：（1）加密模塊：將八位數(shù)據(jù)通過八位加法器使要傳送的數(shù) 據(jù)同時加上一個數(shù)，而這個數(shù)是通過兩片計數(shù)器組成的時鐘電路實現(xiàn)的，并且此時鐘 電路不斷的對輸入數(shù)據(jù)進行加法運算，實現(xiàn)數(shù)據(jù)的加密計算。 （2）并行變串行：并行 變串行是通過數(shù)據(jù)選擇器使八位的加密數(shù)據(jù)通過 74151 實現(xiàn)數(shù)據(jù)的串行傳送，從而實 現(xiàn)電路的功能。 （3）串行數(shù)據(jù)變并行數(shù)據(jù)的電路設(shè)計思路是，將串行數(shù)據(jù)送到移位寄 存器中，控制移位寄存器的時鐘脈沖，使數(shù)據(jù)能夠從移位寄存器的八個輸出端口輸出， 但一定要控制好當移位寄存器有時鐘脈沖作用時，所選出的數(shù)據(jù)恰好是加密后的八位 并行數(shù)據(jù)，為后面的解碼部分做準備。 （4）解密模塊：解密電路是利用時鐘電路和加 法器。不過，是將加法器的 CIN 端置高電平，實現(xiàn)的是減法運算，還有就是時鐘電 路輸出的要是加密時鐘輸出數(shù)據(jù)的反碼，這樣才能實現(xiàn)數(shù)據(jù)的解密。另外，數(shù)據(jù)解密 是解密時鐘電路的 CP 脈沖一定要和加密時鐘脈沖的 CP 脈沖一致，才能確保電路的 正確性。 （5）數(shù)據(jù)輸出電路的設(shè)計是將解密電路解密后的數(shù)據(jù)，送到寄存器中?？刂萍拇嫫鞯?脈沖實現(xiàn)數(shù)據(jù)的輸出。 以上為串行通信電路的設(shè)計思路。 串行通信電路 3 3 設(shè)計方框圖設(shè)計方框圖 數(shù)據(jù)輸入 加密后的并行數(shù)據(jù) 加密的串行數(shù)據(jù) 并行數(shù)據(jù) 輸出數(shù)據(jù) 加密電路 數(shù)據(jù)選擇 器 數(shù)據(jù)分配器 解密電路 串行通信電路 4 4 各部分電路設(shè)計及各部分電路設(shè)計及調(diào)試調(diào)試 4.1 并行數(shù)據(jù)加密并行數(shù)據(jù)加密 數(shù)據(jù)加密模塊設(shè)計如圖 4.1 所示： 圖 4.1 數(shù)據(jù)加密模塊設(shè)計電路 數(shù)據(jù)加密模塊的設(shè)計思路是：利用八位加法器和兩片 74161 組成的多位計數(shù)器，不 斷的在輸入數(shù)據(jù)上加數(shù)，進而達到對輸入數(shù)據(jù)進行加密的效果，使并行數(shù)據(jù)能夠加密 后輸出。 4.4.2 2 加密數(shù)據(jù)并行變串行模塊加密數(shù)據(jù)并行變串行模塊 并行變串行模塊設(shè)計如圖 4.2 所示： 串行通信電路 5 圖 4.2 并行變串行模塊設(shè)計電路 并行變串行電路設(shè)計主要利用了 74151 數(shù)據(jù)分配器和 74161 計數(shù)器完成。數(shù)據(jù) 分配器將八位加法器加密過的八位數(shù)據(jù)，依次分配，進而達到串行傳輸?shù)哪康?。具體 過程是將 74161 設(shè)置重置端，當計數(shù)器計數(shù)到七的時候，重置端有效，將并行數(shù)據(jù) 按 DO,D1,D2,D3,D4,D5,D6,D7 的順序串行從 Y 輸出。 4.34.3 串行變并行電路設(shè)計串行變并行電路設(shè)計 串行數(shù)據(jù)變并行數(shù)據(jù)的電路設(shè)計思路是，將串行數(shù)據(jù)送到移位寄存器中，控制移 位寄存器的時鐘脈沖，使數(shù)據(jù)能夠從移位寄存器的八個輸出端口輸出，但一定要控制 好當移位寄存器有時鐘脈沖作用時，所選出的數(shù)據(jù)恰好是加密后的八位并行數(shù)據(jù)，為 后面的解碼部分做準備。 串行變并行電路設(shè)計如圖 4.3 所示 串行通信電路 6 圖 4.3 串行變并行數(shù)據(jù)電路設(shè)計圖 4.4 解密電路解密電路 解密電路如圖 4.4 所示 圖 4.4 解密電路圖 串行通信電路 7 解密電路是利用時鐘電路和加法器。不過，是將加法器的 CIN 端置高電平，實現(xiàn) 的是減法運算，還有就是時鐘電路輸出的要是加密時鐘輸出數(shù)據(jù)的反碼，這樣才能實 現(xiàn)數(shù)據(jù)的解密。另外，數(shù)據(jù)解密是解密時鐘電路的 CP 脈沖一定要和加密時鐘脈沖的 CP 脈沖一致，才能確保電路的正確性。 4.5 數(shù)據(jù)輸出電路數(shù)據(jù)輸出電路 數(shù)據(jù)輸出電路的設(shè)計是將解密電路解密后的數(shù)據(jù)，送到寄存器中?？刂萍拇嫫鞯拿}沖實現(xiàn)數(shù) 據(jù)的輸出。 輸出電路的電路圖，如圖 4.5 所示。 圖 4.5 數(shù)據(jù)輸出電路 串行通信電路 8 5 串行通信電路過程分析串行通信電路過程分析 5.15.1 串行通信電路串行通信電路的總電路圖的總電路圖 圖 5.1 串行通信電路總電路圖 5.25.2 電路圖的工作過程分析電路圖的工作過程分析 本次設(shè)計的電路是串行通信電路，該電路實現(xiàn)的是將八位數(shù)據(jù)變?yōu)榇袛?shù)據(jù)進行 傳輸，最后變回并行數(shù)據(jù)輸出。其中實現(xiàn)了時鐘加密通信。. 5.2.1 并行數(shù)據(jù)加密工作過程分析并行數(shù)據(jù)加密工作過程分析 首先，輸入八位數(shù)據(jù)，假設(shè)為 10101010，然后兩片 74161 組成的時鐘電路對輸 入的八位數(shù)據(jù)進行加密。仿真結(jié)果如下： 串行通信電路 9 圖 5.2.1 數(shù)據(jù)加密仿真結(jié)果 此仿真結(jié)果是利用時鐘脈沖將八位的輸入數(shù)據(jù)加密后的數(shù)據(jù)結(jié)果。 5.2.25.2.2 數(shù)據(jù)變換為串行數(shù)據(jù)電路工作過程分析數(shù)據(jù)變換為串行數(shù)據(jù)電路工作過程分析 八位數(shù)據(jù)加密后由數(shù)據(jù)選擇器變換為串行的數(shù)據(jù)，此過程電路的仿真結(jié)果如下： 圖 5.2.2 變換為串行數(shù)據(jù)電路仿真結(jié)果 5.2.3 串行變并行電路的工作過程分析串行變并行電路的工作過程分析 這部分模塊可以說是整個電路的核心所在，此部分電路是將串行數(shù)據(jù)又變回了并 行數(shù)據(jù)，此模塊實現(xiàn)的方法是利用移位寄存器的原理實現(xiàn)的，為后面的解密做好基礎(chǔ)。 次模塊的仿真結(jié)果如下： 串行通信電路 10 圖 5.2.3 串行變并行數(shù)據(jù)輸出仿真圖 5.2.4 解密電路電路的工作過程分析解密電路電路的工作過程分析 解密電路是根據(jù)數(shù)據(jù)分配器輸出的八位數(shù)據(jù)分配器，時鐘電路和加法器組成的解 密電路實現(xiàn)。此模塊的仿真結(jié)果如圖： 圖 5.2.4 解密電路仿真結(jié)果圖 5.25 輸出電路的工作過程分析輸出電路的工作過程分析 輸出電路所實現(xiàn)的是數(shù)據(jù)的輸出，和加密前的數(shù)據(jù)完全相同。實現(xiàn)此功能利用了 寄存器。仿真結(jié)果如圖所示。 串行通信電路 11 圖 5.2.5 輸入與輸出結(jié)果圖 串行通信電路 12 6 6 元器件清單元器件清單 序號元器件名稱型號數(shù)量 1數(shù)據(jù)選擇器741511 片 2計數(shù)器741615 片 3移位寄存器741641 片 4寄存器743741 片 5八位全加器8ffadd2 片 6非門NOT9 個 7二輸入與非門Nand22 個 串行通信電路 13 7 7 主要元器件介紹主要元器件介紹 7.1 數(shù)據(jù)選擇器 74151 7.1.1 引腳圖 7.1.2 功能表 表 7.1.2 74HC151 的功能表 輸 入輸 出 使能 選 擇 210 H L L L L L L L L L L L L L H L H L L H H H L L H L H H H L H H H L H D0 0 D1 1 D2 2 D3 3 D4 4 D5 5 D6 6 D7 7 7.2 計數(shù)器 74161 7.2.1 引腳圖 串行通信電路 14 7.2.2 功能表 表 7.2.2 74LVC161 的功能表 輸入輸出 清 零 預(yù)置 使能 CEP CET 時鐘 CP 預(yù)置數(shù)據(jù)輸入 3 2 1 0 3 2 1 0 進位 TC L H H H H L H H H L L H H 3 2 1 0 L L L L 3210 保持 保持 計數(shù) L # # L # 7.3 移位寄存器 74164 7.3.1 引腳圖 7.3.2 功能表 串行通信電路 15 表 7.3.2 74164 的功能表 7.4 寄存器 74374 7.4.1 引腳圖 7.4.2 功能表 表 7.4.2 74374 的功能表 串行通信電路 16 小結(jié)小結(jié) 本次我們組課程設(shè)計的題目是串行通信電路，這次課程設(shè)計我們查閱了許多的相 關(guān)文獻和書籍。因為剛看到這個題目的時候，大家都不了解。前期都處于迷茫狀態(tài)。 此次課設(shè)是一周的時間，第一天，老師對每個題目都做了解釋及其具體的要求，使邏 輯電路的輪廓逐漸清晰起來。知道了從何處下手。 大家都知道，課程設(shè)計是用我們課程知識綜合應(yīng)用的實踐訓練；是我們邁向社會， 從事職業(yè)工作前一個必不少的過程。所以我很珍惜這次機會，在老師講完的時候，我 們組就有了一個模塊的思路。我組成員都很積極，想大顯自己的能力。 我們今天認真的進行課程設(shè)計，學會腳踏實地邁開實踐這一步，就是為明天能穩(wěn) 健地在社會大潮中奔跑打下堅實的基礎(chǔ)。在這次的課程設(shè)計中，不僅檢驗了我所學習 的知識，也培養(yǎng)了我如何去把握一件事情，如何去做一件事情，又如何完成一件事情。 在設(shè)計過程中，與同學分工設(shè)計，和同學們相互探討，相互學習，相互監(jiān)督。學會了 合作，學會了運籌帷幄，學會了寬容，學會了理解，也學會了做人與處世。這一周內(nèi)， 我感觸最深的當屬查閱大量的設(shè)計資料了。無論是課本上的，還是網(wǎng)上的都瀏覽了 不少相關(guān)的設(shè)計思路，從中也借鑒了別人的思想，開闊了自己的思路。 在設(shè)計程序之前，設(shè)計者必學對所用的知識內(nèi)部有一個深刻的理解，知道具體應(yīng) 用的是哪一部分的知識。更要有一個清晰的思路和一個完整的結(jié)構(gòu)框圖。在設(shè)計邏輯 電路時，不能妄想一次就將整個電路圖設(shè)計好。 反復(fù)修改、不斷改進是整個設(shè)計過 程的必經(jīng)之路。要養(yǎng)成文件管理的好習慣，因為每個模塊可能仿真的次數(shù)很多，如果 不整理好文件，最后可能一團糟。一個邏輯圖的完美與否不僅僅是實現(xiàn)其應(yīng)有的功能， 而應(yīng)該讓人一看就能明白你的設(shè)計結(jié)構(gòu)。在設(shè)計課程過程中遇到問題是很正常的， 但我們應(yīng)該將每次遇到的問題分析清楚，并及時解決，以免下次再碰到同樣的問題。 通過這次訓練，我能夠更好的綜合運用所學知識、獨立分析和解決實際問題。培 養(yǎng)了自己的創(chuàng)新意識和創(chuàng)新能力，并獲得了科學研究的基礎(chǔ)訓練和培養(yǎng)了團隊協(xié)作精 神。 在這個過程中，我也學到了很多知識。因為每個同學喜好不一樣，有的人喜歡研 究，有的人喜歡大量查閱資料。所以從他們那里學的東西也多了。比如說，在設(shè)計的 時候，我有個模塊一直想不透。恰好一個同學提供了一個想法，在這個基礎(chǔ)上，最后 我設(shè)計出了更完整的邏輯電路圖。團隊合作精神真的很重要。 我組成員各有優(yōu)點，他們?nèi)跁炌ǖ哪芰芎?，也使我這方面的能力得到了很大 提高。在與老師交流、請教之間，課設(shè)很快就結(jié)束了。一周的時間雖然短暫，但在這 一星期的課程設(shè)計中收獲很多。 將以前的知識運用到實踐中，大大提升了自己的動手能力。在設(shè)計與仿真的過程 中，對某些元件的功能及特點有了很好