HDTV_SoC集成芯片的總線設(shè)計(jì)與驗(yàn)證.doc

一種基于AMBA的HDTV SoC總線設(shè)計(jì)方案聞 彬，沈 泊（復(fù)旦大學(xué) 專用集成電路與系統(tǒng)國家重點(diǎn)實(shí)驗(yàn)室，上海 200433）摘 要：提出了一種適合于HDTV SOC的AMBA總線設(shè)計(jì)方案，并對(duì)整個(gè)架構(gòu)進(jìn)行了詳細(xì)的驗(yàn)證；實(shí)踐證明，AMBA總線非常適用于HDTV SOC系統(tǒng)；與用硬件描述語言構(gòu)建的測(cè)試平臺(tái)相比，軟硬件協(xié)同的驗(yàn)證方法不但有更高的仿真覆蓋率，而且更加高效省時(shí)。關(guān)鍵詞 ： HDTV SOC；AMBA總線；軟硬件協(xié)同驗(yàn)證 中圖分類號(hào)：TN 492;TN 949.17 文獻(xiàn)標(biāo)識(shí)碼：ABus Design and Verification for HDTV SoCWEN Bin, SHEN Bo(State Key Laboratory of ASIC & System, Fudan University, Shanghai 200433, China)Abstract: An AMBA based bus architecture suitable for HDTV SOC and an efficient verification methodology are presented. It is proven that AMBA bus is well suitable for HDTV SOC. Compared with writing testbench using HDL language, the HW/SW co-verification methodology has higher coverage and simulates more efficiently. Keywords: HDTV SOC；AMBA；HW/SW co-verification1 引言高清晰度數(shù)字電視（HDTV）是數(shù)字技術(shù)在電視領(lǐng)域里的應(yīng)用，其主要優(yōu)點(diǎn)在于能實(shí)現(xiàn)無失真的傳輸，并能充分利用有限的頻譜資源，為用戶提供高質(zhì)量的影音服務(wù)。HDTV已經(jīng)成為電視技術(shù)的發(fā)展趨勢(shì)，HDTV SOC集成芯片設(shè)計(jì)作為其核心技術(shù)，成為當(dāng)今研究的熱點(diǎn)。HDTV SOC集成芯片的性能不但取決于系統(tǒng)中的各個(gè)模塊，而且越來越依賴于總線架構(gòu)的設(shè)計(jì)?？偩€為系統(tǒng)中的各個(gè)模塊提供有效的通信，通信的效率會(huì)在很大程度上影響整個(gè)系統(tǒng)的性能。此外，系統(tǒng)的大部分功耗也集中在總線上?？梢?，選擇恰當(dāng)?shù)目偩€架構(gòu)，是非常重要的。HDTV SOC集成芯片對(duì)總線的具體要求是：（1）為了減少芯片面積，總線的結(jié)構(gòu)要盡量簡單。（2）為了提高總線的速度，時(shí)序要盡量簡單。（3）支持burst傳輸模式，進(jìn)一步提高總線速度。目前常用的片上總線有3種：Coreconnect，Wishbone和AMBA1總線。這3種總線都支持burst操作，其中Coreconnect總線由高速總線和低速總線組成，其結(jié)構(gòu)和時(shí)序都比較復(fù)雜，適用于工作站等復(fù)雜系統(tǒng)的設(shè)計(jì)；Wishbone總線結(jié)構(gòu)簡單而且非常靈活，很多總線參數(shù)都由用戶自定義，支持多種通信模式，幾乎適用于所有系統(tǒng)的設(shè)計(jì)，沒有針對(duì)性。但因?yàn)闆]有高速總線和低速總線之分，導(dǎo)致總線效率大大下降。使用多個(gè)Wishbone總線時(shí)，又沒有規(guī)范的橋接模塊的定義；AMBA總線不但結(jié)構(gòu)和時(shí)序都很簡單，而且非常規(guī)范，高速總線AHB（the Advanced High-performance Bus）和低速總線APB（the Advanced Peripheral Bus）以及二者之間的橋接模塊，都有嚴(yán)格的定義，非常適用于HDTV這種中等復(fù)雜度的系統(tǒng)的設(shè)計(jì)。本文給出了HDTV SOC系統(tǒng)的AMBA架構(gòu)解決方案，分析了各個(gè)部分的帶寬占用情況，并且在文章的后半部分重點(diǎn)介紹了AMBA總線的驗(yàn)證方法。2 HDTV SOC概述基于AMBA總線的HDTV SOC系統(tǒng)4如圖1所示。整個(gè)系統(tǒng)采用雙CPU結(jié)構(gòu)：其中系統(tǒng)CPU（SYSTEM CPU）運(yùn)行操作系統(tǒng)（OS）和中間件（Middle Ware）,并負(fù)責(zé)對(duì)整個(gè)系統(tǒng)進(jìn)行主控和調(diào)度。另一個(gè)CPU,即音頻CPU（AUDIO CPU），負(fù)責(zé)音頻的解碼。解復(fù)用器TSD（Transport Stream Demux）的主要任務(wù)是將TS流(Transport Stream)中的音頻流和視頻流分開。其中的音頻流通過總線送往外部32 bit SDRAM，視頻流直接送往視頻解碼器VD（Video Decoder）進(jìn)行解碼。音頻流由AUDIO CPU解碼后，通過PCM OUT 和AUDIO DA CTRL傳至音箱輸出。視頻流由VD解碼后，暫存在專用的64 bit SDRAM里，而后通過視頻格式變換器VTP（Video Translation Processor）處理后，由VIDEO DA CTRL傳至電視屏幕輸出。 屏幕顯示模塊OSD (On Screen Display)用來顯示一些屏幕操作菜單或者小型游戲畫面，可以和VTP的輸出信號(hào)混合后一起輸出到電視屏幕上。VTP可以同時(shí)輸出高清（HDTV）和標(biāo)清（SDTV）兩組視頻信號(hào)，所以此芯片架構(gòu)可以適應(yīng)于高清和標(biāo)清兩種數(shù)字電視系統(tǒng)中，具有很高的靈活性。另外，由DMAC模塊控制各片內(nèi)緩存以及USB等外設(shè)與外部32 bit SDRAM之間的數(shù)據(jù)傳送。圖1 基于AMBA總線的HDTV SOC系統(tǒng)3 適合HDTV SOC的AMBA總線設(shè)計(jì)31 主設(shè)備與從設(shè)備在高速總線AHB總線上有3個(gè)主設(shè)備：SYSTEM CPU，AUDIO CPU和DMAC。8個(gè)從設(shè)備：MEMORY CONTROLLER，AHB-APB BRIDGE，TSD，VD，VTP，MIX，OSD，PCM OUT 。在任一時(shí)刻，總線只能被一個(gè)主設(shè)備占用。所以，任何一個(gè)主設(shè)備都必須向總線仲裁器發(fā)出請(qǐng)求信號(hào)，由仲裁器授權(quán)后，才可獲得總線使用權(quán)。被授權(quán)的主設(shè)備再通過中央譯碼器選中一個(gè)從設(shè)備，從而建立了一個(gè)一對(duì)一的實(shí)際通道。為了簡化設(shè)計(jì)，HRESP作為握手信號(hào)只保留了OKAY和ERROR兩種狀態(tài)。對(duì)低速總線APB總線而言，AHB-APB BRIDGE是其唯一的主設(shè)備，USB,INTC，TIMER，UART等低速模塊均為從設(shè)備。APB總線的時(shí)序要比AHB總線簡單許多，只保留了最基本的地址信號(hào)、數(shù)據(jù)信號(hào)和控制信號(hào)，沒有握手信號(hào)。32 央譯碼器與仲裁器中央譯碼器的任務(wù)是將高位地址信號(hào)翻譯成從設(shè)備的片選信號(hào)，以選中指定的從設(shè)備。譯碼器采用簡單的組合電路以提高響應(yīng)速度。為提高操作系統(tǒng)的可移植性，可根據(jù)操作系統(tǒng)中給從設(shè)備分配的地址對(duì)譯碼器進(jìn)行設(shè)計(jì)。圖2 總線移交的流程仲裁器的作用是判決由哪一個(gè)主設(shè)備占用總線。圖2是通過總線仲裁實(shí)現(xiàn)總線使用權(quán)移交的流程圖。假設(shè)當(dāng)前的總線被主設(shè)備A占用，如果主設(shè)備A鎖住總線，則仲裁器不進(jìn)行新的仲裁。如果主設(shè)備A沒有鎖住總線或主設(shè)備A給總線解鎖后，則仲裁器根據(jù)既定的仲裁算法進(jìn)行新的仲裁。設(shè)仲裁的結(jié)果是，主設(shè)備B目前的優(yōu)先級(jí)最高。此時(shí)仲裁器不會(huì)立即將總線移交給主設(shè)備B，還需繼續(xù)觀察。如果主設(shè)備A此時(shí)進(jìn)行的是BURST操作，則必須等待BURST操作結(jié)束，仲裁器才能將總線使用權(quán)授予主設(shè)備B，即通知主設(shè)備B其將要獲得總線的使用權(quán)。如果主設(shè)備A此時(shí)的操作不是BURST操作，則仲裁器直接將總線使用權(quán)授予主設(shè)備B。此后等待直至HREADY信號(hào)有效，仲裁器才最終將總線移交給主設(shè)備B。在HDTV SOC系統(tǒng)中，仲裁器采用固定優(yōu)先級(jí)算法，此算法的優(yōu)點(diǎn)是電路結(jié)構(gòu)簡單，并且已經(jīng)可以滿足本設(shè)計(jì)的需要。3個(gè)主設(shè)備的優(yōu)先級(jí)從高到低依次為：DMAC，AUDIO CPU和SYSTEM CPU。SYSTEM CPU的優(yōu)先級(jí)最低，且為默認(rèn)主設(shè)備，在沒有主設(shè)備申請(qǐng)總線的時(shí)候，系統(tǒng)將總線移交給SYSTEM CPU。DMAC的優(yōu)先級(jí)最高，系統(tǒng)啟動(dòng)后，由SYSTEM CPU對(duì)各模塊進(jìn)行初始化，并在適當(dāng)?shù)臅r(shí)候啟動(dòng)DMAC，按照一定的順序完成各種DMA操作。而AUDIO CPU的優(yōu)先級(jí)則位于兩者之間。33 橋接模塊橋接模塊AHB-APB BRIDGE負(fù)責(zé)AHB和APB總線之間的通信，其狀態(tài)圖如圖3所示。IDLE是開始時(shí)的默認(rèn)狀態(tài)，當(dāng)讀操作發(fā)生時(shí)，在下一個(gè)時(shí)鐘轉(zhuǎn)移到SETUP狀態(tài)。SETUP狀態(tài)下，PSELx信號(hào)被啟動(dòng)，一個(gè)時(shí)鐘后，無條件地轉(zhuǎn)移到ENABLE狀態(tài)。ENABLE狀態(tài)下，啟動(dòng)PENABLE信號(hào)，一個(gè)時(shí)鐘后，若有讀操作（寫操作）發(fā)生，則直接轉(zhuǎn)至SETUP狀態(tài)，若無數(shù)據(jù)傳輸操作，則返回IDLE狀態(tài)。寫操作的過程和讀操作相似，不同之處在于鑒于AHB總線上寫操作的地址信號(hào)先于數(shù)據(jù)信號(hào)一個(gè)時(shí)鐘周期，在處理時(shí)必須先將兩個(gè)信號(hào)對(duì)齊，所以寫操作多了一個(gè)PRE_SETUP狀態(tài)。由于AHB總線圖3 AHB-APB BRIDGE的狀態(tài)圖上的信號(hào)采用流水線結(jié)構(gòu)，數(shù)據(jù)的傳輸在一個(gè)時(shí)鐘內(nèi)就可以完成，而APB總線沒有流水線操作，數(shù)據(jù)的傳輸需要兩個(gè)時(shí)鐘，所以每次傳輸都需要在SETUP狀態(tài)中將HREADY信號(hào)拉低一次，讓AHB總線等待一個(gè)周期，以保持兩種總線的同步。34 帶寬分析視頻解碼部分（VD和VTP）對(duì)內(nèi)存的訪問過于頻繁，如果直接接入AHB總線共享內(nèi)存空間會(huì)大量占用總線帶寬，導(dǎo)致系統(tǒng)不能正常運(yùn)行。為此，給VD和VTP分配了專用的內(nèi)存。這樣，對(duì)帶寬需求最大的視頻解碼部分有自己的專用內(nèi)存，不占用總線的帶寬；SYSTEM CPU有自帶的cache緩存器，可以大大減少對(duì)內(nèi)存的訪問次數(shù)，假設(shè)SYSTEM CPU的工作頻率為100 MHz，數(shù)據(jù)線為32 bit，對(duì)cache的命中率為90，那么SYSTEM CPU對(duì)總線帶寬的最大需求應(yīng)為：100 M/s（32/8）B1040 MB/s；而音頻相關(guān)的部分對(duì)總線帶寬的需求很小，以立體聲192 KHz、16 bit高保真音頻為例，所需帶寬也只有800 KB/s，AUDIO CUP寫內(nèi)存所需帶寬和PCM OUT相同，而讀內(nèi)存的帶寬（等于TSD寫內(nèi)存的帶寬）遠(yuǎn)遠(yuǎn)小于寫內(nèi)存，音頻相關(guān)的總帶寬需求不大于2MB/s；OSD是菜單顯示模塊，整個(gè)菜單的背景和框架是靜態(tài)圖象，變化的只有一些簡單的字符和光標(biāo)位置，而且OSD有自己的視頻緩沖區(qū)，所以對(duì)總線帶寬的需求更小，可以忽略。因此，整個(gè)系統(tǒng)對(duì)總線帶寬的需求不過50MB/s。假設(shè)總線頻率為133 MHz，總線位寬為32 bit，對(duì)內(nèi)存的訪問效率為60，那么能夠提供的帶寬為：133 M/s（32/8）B60 319.2 MB/s?？梢?，單層的AHB總線完全可以滿足HDTV SOC系統(tǒng)的需要。4 總線的驗(yàn)證方法 圖4 測(cè)試平臺(tái)驗(yàn)證的主要內(nèi)容是各模塊的接口是否符合AMBA規(guī)范，以及各模塊之間能否正常通信，完成整個(gè)系統(tǒng)的工作。本設(shè)計(jì)采用軟硬件協(xié)同的驗(yàn)證方法。實(shí)踐證明，用單純的硬件描述語言構(gòu)建測(cè)試環(huán)境，很難準(zhǔn)確地仿真復(fù)雜的時(shí)序。而軟硬件協(xié)同的驗(yàn)證方法，可以準(zhǔn)確地模仿總線上發(fā)生的事件2。圖5 驗(yàn)證流程如圖4所示，測(cè)試平臺(tái)由SYSTEM CPU，SDRAM模型（其中映射有測(cè)試程序），譯碼器,仲裁器和AHB總線構(gòu)成。在測(cè)試各個(gè)模塊之前，必須首先保證測(cè)試平臺(tái)的正確性。SYSTEM CPU使用的是標(biāo)準(zhǔn)模塊，SDRAM模型結(jié)構(gòu)比較簡單，不容易出錯(cuò)。驗(yàn)證的重點(diǎn)是SYSTEM CPU和SDRAM模型的AHB接口3部分。需要驗(yàn)證的特征有：（1）讀操作（2）寫操作（3）burst讀操作（4）burst寫操作（5）讀寫交替的操作（6）對(duì)握手信號(hào)的驗(yàn)證。以上的6個(gè)特征分別對(duì)應(yīng)6個(gè)不同的測(cè)試程序，每個(gè)測(cè)試程序驗(yàn)證其中的一個(gè)特征。通過了這6個(gè)特征以后，基本上就可以確保SYSTEM CPU和SDRAM模型的AHB接口的正確性。平臺(tái)上的譯碼器和仲裁器，用窮舉的方法進(jìn)行初步的驗(yàn)證。這種驗(yàn)證的方法能夠驗(yàn)證譯碼器和仲裁器的功能，但不能驗(yàn)證二者的時(shí)序，更加完備的驗(yàn)證在后面會(huì)提到。APB總線的驗(yàn)證比AHB總線簡單，只需要驗(yàn)證（1）（2）（5）三個(gè)特征。驗(yàn)證的整個(gè)流程如圖5所示。首先構(gòu)建如圖4所示的測(cè)試平臺(tái)，并對(duì)測(cè)試平臺(tái)進(jìn)行比較完備的驗(yàn)證。如果平臺(tái)未通過驗(yàn)證，就修改平臺(tái)的代碼，直到通過為止。測(cè)試平臺(tái)通過驗(yàn)證后，就可以測(cè)試其他模塊了。所有被測(cè)模塊（包括主設(shè)備和從設(shè)備）的AHB接口，都可以通過前面提到的6個(gè)程序來驗(yàn)證。首先測(cè)試從設(shè)備（或者說各個(gè)模塊的從接口），從設(shè)備逐一通過驗(yàn)證后，將所有從設(shè)備都接入平臺(tái)，構(gòu)成一個(gè)單主設(shè)備（SYSTEM CPU）多從設(shè)備系統(tǒng)，用一段相應(yīng)的程序可以再次驗(yàn)證譯碼器，使譯碼器的驗(yàn)證更加完備。然后測(cè)試主設(shè)備（或者說各個(gè)模塊的主接口），主設(shè)備逐一通過驗(yàn)證后，將所有主設(shè)備都接入平臺(tái)，構(gòu)成一個(gè)單從設(shè)備（SDRAM模型）多主設(shè)備系統(tǒng)，用一段相應(yīng)的程序可以再次驗(yàn)證仲裁器，使仲裁器的驗(yàn)證更加完備。最后將所有的從設(shè)備和主設(shè)備都接入平臺(tái)，構(gòu)成一個(gè)完整的HDTV系統(tǒng)，在其上運(yùn)行完整的操作系統(tǒng)，應(yīng)用軟件以及真實(shí)的TS流，進(jìn)行最后的驗(yàn)證。圖6是SYSTEM CPU對(duì)UART的一個(gè)初始化過程：SYSTEM CPU先從SDRAM模型中讀取程序，再對(duì)UART的各個(gè)寄存器進(jìn)行賦值。這一初始化過程可以驗(yàn)證UART模塊的寫操作。事實(shí)證明，這種軟硬件協(xié)同的驗(yàn)證方法是非常有效的，與用硬件描述語言構(gòu)建的測(cè)試平臺(tái)相比，軟硬件協(xié)同的驗(yàn)證方法不但有更高的仿真覆蓋率，而且更加高效省時(shí)。 圖6 UART寫操作的驗(yàn)證5 結(jié)論提出了一種基于單層AMBA總線的HDTV SOC設(shè)計(jì)方案，并用軟