微機(jī)原理及應(yīng)用習(xí)題集答案6.pdf

習(xí)題六 試說明半導(dǎo)體存儲器的分類 解 按存儲信息的特性分為 隨機(jī)讀寫存儲器 RAM 和只讀存儲器 ROM 兩大類 MOS 型 隨即讀寫 RAM 分類 主要有雙極型和 MOS 型兩類 MOS 型存儲器又可分為靜態(tài) RAM 簡稱 SRAM 和動態(tài) RAM 簡稱 DRAM ROM 分類 掩膜式 ROM 用戶不可對其編程 其內(nèi)容已由廠家設(shè)定好 不能更改 可編程 ROM 用戶只能對其進(jìn)行一次編程 寫入后不能更改 可擦除的 PROM 其內(nèi)容可用紫外線擦除 用戶可對其進(jìn)行多次編程 電擦除的 PROM 簡稱 EEPROM 或 E2PROM 能以字節(jié)為單位擦除和改寫 試說明 CMOS 靜態(tài)存儲器基本存儲電路數(shù)據(jù)讀 寫的原理 解 存儲單元六只 NMOS 管 T1 T6 組成 見教材中圖 6 7 T1 與 T2 構(gòu)成一個反相 器 T3 與 T4 構(gòu)成另一個反相器 兩個反相器的輸入與輸出交叉連接 構(gòu)成基本觸發(fā)器 作 為數(shù)據(jù)存儲單元 T1 導(dǎo)通 T3 截止為 0 狀態(tài) T3 導(dǎo)通 T1 截止為 1 狀態(tài) T5 T6 是門控管 由 Xi 線控 制其導(dǎo)通或截止 他們用來控制觸發(fā)器輸出端與位線之間的連接狀態(tài) T7 T8 也是門控管 其導(dǎo)通與截止受 Yj 線控制 他們是用來控制位線與數(shù)據(jù)線之間連 接狀態(tài)的 工作情況與 T5 T6 類似 只有當(dāng)存儲單元所在的行 列對應(yīng)的 Xi Yj 線均為 1 時 該單元才與數(shù)據(jù)線接通 才 能對它進(jìn)行讀或?qū)?這種情況稱為選中狀態(tài) 寫操作如下 1 將欲寫入單元的地址加到存儲器的地址輸入端 2 在選片信號 CS 端加上有效電平 使 RAM 選通 3 將待寫入的數(shù)據(jù)加到數(shù)據(jù)輸入端 4 在 線上加入低電平 進(jìn)入寫工作狀態(tài) 5 使選片信號無效 數(shù)據(jù)輸入線回到高阻狀態(tài) 讀操作與寫操作基本相同僅使 線上加入高電平 試說明單管 DRAM 基本存儲電路數(shù)據(jù)讀 寫的原理 解 單管 DRAM 基本存儲電路只有一個電容和一個 MOS 管 是最簡單的存儲元件結(jié)構(gòu) R W R W 半導(dǎo)體 存儲器 可擦除 可再 編程 ROM 存儲器 RAM 只讀 存儲器 ROM 不可編程 掩膜 ROM 可編程 ROM 紫外線擦除的 EPROM 電擦除的 E2PROM 雙極型 動態(tài) RAM 靜態(tài) RAM 課后答案網(wǎng) w w w k h d a w c o m 如教材中圖 6 11 所示 見下圖 存放的信息是 1 還是 0 取決于電容中有沒有電荷 在保持狀態(tài)下 行選擇線為低電平 V 管截止 使電容 C 基本沒有放電回路 當(dāng)然還有一定 的泄漏 其上的電荷可暫存數(shù)毫秒或者維持無電荷的 0 狀態(tài) 對存儲矩陣進(jìn)行讀操作時 若某一行選擇線為高電平 則位于同一行的所有基本存儲電 路中的 V 管都導(dǎo)通 于是刷新放大器讀取對應(yīng)電容 C 上的電壓值 但只有列選擇信號有效 的基本存儲電路才受到驅(qū)動 從而可以輸出信息 刷新放大器的靈敏度很高 放大倍數(shù)很大 并且能將讀得的電容上的電壓值轉(zhuǎn)換為邏輯 0 或者邏輯 1 在讀出過程中 選中行上 所有基本存儲電路中的電容都受到了影響 為了在讀出信息之后仍能保持原有的信息 刷新 放大器在讀取這些電容上的電壓值之后又立即進(jìn)行重寫 在寫操作時 行選擇信號使 V 管 處于導(dǎo)通狀態(tài) 如果列選擇信號也為 1 則此基本存儲電路被選中 于是由數(shù)據(jù)輸入 輸出 線送來的信息通過刷新放大器和 T 管送到電容 C 行選擇信號 V C 刷新 放大器 列選擇信號 數(shù)據(jù)輸入 輸出線 試說明如何對 28C64 進(jìn)行字節(jié)編程 并說明怎樣使用數(shù)據(jù)輪詢的方法判斷寫操作 完成 解 Intel 28C64 是 8K 8 位的 E2PROM 芯片 先進(jìn)行字節(jié)擦除操作 地址線送入相應(yīng)的地址 當(dāng)CE 0 OE 1 數(shù)據(jù)線 I O0 I O7 都加高電平且 VPP 加幅度為 21V 寬度為 9 15mS 的脈沖時 28C64 將選中的字節(jié)擦除 再進(jìn)行字節(jié)編程操作 地址保持不變 CE 0 OE 1 VPP 加幅度為 21V 寬度為 9 15 mS 的脈沖時 來自數(shù)據(jù)線 I O0 I O7 的數(shù)據(jù)字節(jié)可寫入 28C64 的存儲單元中 接著使用數(shù)據(jù)輪詢的方法判斷寫操作完成 即采用與讀出基本相同的方式 只是 VPP 21V 在編程后 可將 28C64 中的信息讀出 與寫入的內(nèi)容進(jìn)行比較 以驗(yàn)證寫入內(nèi)容 是否正確 數(shù)據(jù)線為輸出狀態(tài) 試使用 62512 和 27256 在 8088 系統(tǒng) 最小模式 中設(shè)計具有 128KB 的 RAM 64KB 的 EPROM 的存儲體 RAM 的地址從 0000 0000H 開始 EPROM 的地址從 F000 0000H 開始 解 62512 的起始地址 00000H 27256 的起始地址 F0000H 地址分配表如下 課后答案網(wǎng) w w w k h d a w c o m A19 A18 A17 A16 A15 A14 A13 A12 A11 A0地 址 范 圍 對 應(yīng) 芯 片 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 0 0 1 1 00000 H 0FFFFH 62512 1 U1 0 0 0 1 0 0 0 1 0 0 0 0 1 1 1 1 0 0 1 1 10000 H 1FFFFH 62512 2 U2 1 1 1 1 1 1 1 1 0 0 0 0 0 1 1 1 0 0 1 1 F0000 H F7FFFH 27256 1 U3 1 1 1 1 1 1 1 1 1 0 0 0 1 1 1 1 0 0 1 1 F8000 H FFFFFH 27256 2 U4 62512 是 64K 8 容量的芯片 組成 128KB 需要兩片 62512 地址范圍從 00000H 1FFFFH 27256 是 32K 8 容量的芯片 組成 64KB 需要兩片 27256 地址范圍從 F0000H FFFFFH 8088 最小模式下存儲器擴(kuò)展接線電路圖如下 D7 D0 試使用 62512 和 27512 在 8088 系統(tǒng)最大模式中設(shè)計具有 256KB RAM 64KB EPROM 的存儲體 RAM 的地址從 0000 0000H 開始 EPROM 的地址從 0F000 0000H 開 始 解 62512 是 64K 8 容量的芯片 組成 256KB 需要四片 62512 起始地址為 00000H 地址范圍為 00000H 3FFFFH 27512 是 64K 8 容量的芯片 組成 64KB 需要 1 片 27512 起始地址為 0F0000H 地址范圍為 0F0000H 0FFFFFH 地址分配表如下 WR D7 D0 A15 A0 OE WE CS U2 D7 D0 A14 A0 OE CS U3 RD D7 D0 A14 A0 OE CS U4 8 D7 D0 OE A15 A0 WE CS U1 M IO A15 A0 A15 A19 A0 A14 A0 15 Y0 G2A G2B A B C G1 Y1 Y6 G2A G2B A B C G1 Y7 151616 A19 VCC A18 A17 A16 A16 A17 A18 A19 74HC138 74HC138 課后答案網(wǎng) w w w k h d a w c o m A19 A18 A17 A16 A15 A14 A13 A12 A11 A0地 址 范 圍 對 應(yīng) 芯 片 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 0 0 1 1 00000 H 0FFFFH 62512 1 U1 0 0 0 1 0 0 0 1 0 0 0 0 1 1 1 1 0 0 1 1 10000 H 1FFFFH 62512 2 U2 0 0 1 0 0 0 1 0 0 0 0 0 1 1 1 1 0 0 1 1 20000 H 2FFFFH 62512 3 U3 0 0 1 1 0 0 1 1 0 0 0 0 1 1 1 1 0 0 1 1 30000 H 3FFFFH 62512 4 U4 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 0 0 1 1 0F0000 H 0FFFFFH 27512 U5 8088 最小模式下存儲器擴(kuò)展接線電路圖如下 8086 系統(tǒng)中存儲器偶地址體及奇地址之間應(yīng)該用什么信號區(qū)分 怎樣區(qū)分 解 8086CPU 的數(shù)據(jù)總線有 16 根 其中高 8 位數(shù)據(jù)線 D15 D8接存儲器的高位庫 奇 地址庫 低 8 位數(shù)據(jù)線 D7 D0接存儲器的低位庫 偶地址庫 根據(jù) 選擇奇地址 庫 和 A0 選擇偶地址庫 的不同狀態(tài)組合決定對存儲器做字操作還是字節(jié)操作 如下圖 所示 6116 A10 A 0 OE WE CE D7 D 0 6116 A10 A 0 OE WE CE D15 D 8 A11 A 1 RD WR A0 BHE BHE MWTC MRDC D7 D0 8 A15 A0 Y0 G2A G2B A B C G1 Y1 Y2 Y7 D7 D0 A15 A0 OE WE CS U1 16 A19 A18 A17 A16 74HC138 Y3 D7 D0 A15 A0 OE WE CS U2 D7 D0 A15 A0 OE WE CS U3 D7 D0 A15 A0 OE WE CS U4 D7 D0 OE A15 A0 CS U5 1 1 1 1 1 VCC 課后答案網(wǎng) w w w k h d a w c o m 8086 系統(tǒng)中對外設(shè)端口的讀 寫操作時 信號和地址線 A0如何起作用 BHE 解 大部分的外設(shè)為 8 位 I O 接口 當(dāng)需用 16 位 I O 接口時 8086 系統(tǒng)的數(shù)據(jù)總線中 的高 8 位數(shù)據(jù)線 D15 D8 接奇地址 I O 端口 而低 8 位數(shù)據(jù)線 D7 D0接偶地址 I O 端 口 用 和 A0分別作為奇地址 I O 端口體和偶地址 I O 端口體的體選擇信號 根據(jù) 和 A0 的不同狀態(tài)組合決定對 I O 端口做字操作或字節(jié)操作 試使用 62512 和 28512 在 8086 系統(tǒng) 最小模式 中設(shè)計具有 256KB RAM 128KB E2PROM 的存儲體 RAM 的地址從 0000 0000H 開始 E2PROM 的地址從 4000 0000H 開 始 解 62512 是 64K 8 容量的芯片 組成 256KB 需要四片 62512 起始地址為 00000H 地址范圍為 00000H 3FFFFH 28512 是 64k 8 容量的芯片 組成 128kb 需要 2 片 28512 起始地址為 40000H 地址范圍為 40000H 5FFFFH 地址分配表如下 注 U1 U3 U5 為偶地址存儲體 U2 U4 U6 為奇地址存儲體 8086 最小模式下存儲器擴(kuò)展接線電路圖如下 A19 A18 A17 A16 A15 A14 A13 A12 A11 A0地 址 范 圍 對 應(yīng) 芯 片 0 0 0 0 0 0 0 1 0 0 0 0 1 1 1 1 0 0 1 1 00000 H 1FFFFH 62512 1 2 U1 U2 0 0 1 0 0 0 1 1 0 0 0 0 1 1 1 1 0 0 1 1 20000 H 3FFFFH 62512 3 4 U3 U4 0 1 0 0 0 1 0 0 0 0 0 0 1 1 1 1 0 0 1 1 40000 H 5FFFFH 28512 1 2 U5 U6 BHEBHE A0 WR RD A16 A1 Y0 G2A G2B A B C G1 Y1 Y2 D7 D0 A15 A0 OE WE CS U1 16 A19 A18 A17 74HC138 D7 D0 A15 A0 OE CS U6 D15 D8 D7 D0 A15 A0 OE WE CS U4 D7 D0 A15 A0 OE WE CS U2 D7 D0 A15 A0 OE WE CS U3 8 D7 D0 8 D7 D0 OEU5 A15 A CS 0 M IO BHE 1 1 1 1 1 1 課后答案網(wǎng) w w w k h d a w c o m 10 試使用 621024 和 28C256 在 8086 系統(tǒng) 最大模式 中設(shè)計具有 512KB RAM 64KB E2PROM 的存儲體 RAM 的地址從 0000 0000H 開始 E2PROM 的地址從 F000 0000H 開始 解 621024 是 128K 8 容量的芯片 組成 512KB 需要四片 621024 起始地址為 00000H 地址范圍為 00000H 7FFFFH 28C256 是 32K 8 容量的芯片 組成 64KB 需要 2 片 28256 起始地址為 0F0000 地址范圍為 0F0000H 0FFFFFH 地址分配表如下 A19 A18 A17 A16 A15 A14 A13 A12 A11 A0地 址 范 圍對 應(yīng) 芯 片 0 0 0 0 0 0 1 1 0 0 0 0 1 1 1 1 0 0 1 1 00000 H 3FFFFH 621024 1 2 U1 U2 0 1 0 0 0 1 1 1 0 0 0 0 1 1 1 1 0 0 1 1 40000 H 7FFFFH 621024 3 4 U3 U4 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 0 0 1 1 0F0000 H 0FFFFFH 28C256 5 6 U5 U6 注 U1 U3 U5 為偶地址存儲體 U2 U4 U6 為奇地址存儲體 8086 最大模式下存儲器擴(kuò)展接線電路圖如下 A0