計算機組成原理試題及答案.docVIP

計算機組成原理試題一一、選擇題（共20分，每題1分）1零地址運算指令在指令格式中不給出操作數地址，它的操作數來自_C_。A立即數和棧頂；B暫存器；C棧頂和次棧頂；D累加器。2_C_可區(qū)分存儲單元中存放的是指令還是數據。A存儲器；B運算器；C控制器；D用戶。3所謂三總線結構的計算機是指_B_。A地址線、數據線和控制線三組傳輸線。BI/O總線、主存總統(tǒng)和DMA總線三組傳輸線；CI/O總線、主存總線和系統(tǒng)總線三組傳輸線；D設備總線、主存總線和控制總線三組傳輸線。4某計算機字長是32位，它的存儲容量是256KB，按字編址，它的尋址范圍是_B_。A128K；B64K；C64KB；D128KB。5主機與設備傳送數據時，采用_A_，主機與設備是串行工作的。A程序查詢方式；B中斷方式；CDMA方式；D通道。6在整數定點機中，下述第_B_種說法是正確的。A原碼和反碼不能表示 -1，補碼可以表示 -1；B三種機器數均可表示 -1；C三種機器數均可表示 -1，且三種機器數的表示范圍相同；D三種機器數均不可表示 -1。7變址尋址方式中，操作數的有效地址是_C_。A基址寄存器內容加上形式地址（位移量）；B程序計數器內容加上形式地址；C變址寄存器內容加上形式地址；D以上都不對。8向量中斷是_C_。A外設提出中斷；B由硬件形成中斷服務程序入口地址；C由硬件形成向量地址，再由向量地址找到中斷服務程序入口地址D以上都不對。9一個節(jié)拍信號的寬度是指_C_。A指令周期；B機器周期；C時鐘周期；D存儲周期。10將微程序存儲在EPROM中的控制器是_A_控制器。A靜態(tài)微程序；B毫微程序；C動態(tài)微程序；D微程序。11隱指令是指_D_。A操作數隱含在操作碼中的指令；B在一個機器周期里完成全部操作的指令；C指令系統(tǒng)中已有的指令；D指令系統(tǒng)中沒有的指令。12當用一個16位的二進制數表示浮點數時，下列方案中第_B_種最好。A階碼取4位（含階符1位），尾數取12位（含數符1位）；B階碼取5位（含階符1位），尾數取11位（含數符1 位）；C階碼取8位（含階符1位），尾數取8位（含數符1位）； D階碼取6位（含階符1位），尾數取12位（含數符1位）。13DMA方式_B_。A既然能用于高速外圍設備的信息傳送，也就能代替中斷方式；B不能取代中斷方式；C也能向CPU請求中斷處理數據傳送；D內無中斷機制。14在中斷周期中，由_D_將允許中斷觸發(fā)器置“0”。A關中斷指令；B機器指令；C開中斷指令；D中斷隱指令。15在單總線結構的CPU中，連接在總線上的多個部件_B_。A某一時刻只有一個可以向總線發(fā)送數據，并且只有一個可以從總線接收數據；B某一時刻只有一個可以向總線發(fā)送數據，但可以有多個同時從總線接收數據；C可以有多個同時向總線發(fā)送數據，并且可以有多個同時從總線接收數據；D可以有多個同時向總線發(fā)送數據，但可以有一個同時從總線接收數據。16三種集中式總線控制中，_A_方式對電路故障最敏感。A鏈式查詢；B計數器定時查詢；C獨立請求；D以上都不對。17一個16K8位的存儲器，其地址線和數據線的總和是_D_。A48；B46；C17；D2218在間址周期中，_C_。A所有指令的間址操作都是相同的；B凡是存儲器間接尋址的指令，它們的操作都是相同的；C對于存儲器間接尋址或寄存器間接尋址的指令，它們的操作是不同的；D以上都不對。19下述說法中_B_是正確的。AEPROM是可改寫的，因而也是隨機存儲器的一種；BEPROM是可改寫的，但它不能用作為隨機存儲器用；CEPROM只能改寫一次，故不能作為隨機存儲器用；DEPROM是可改寫的，但它能用作為隨機存儲器用。20打印機的分類方法很多，若按能否打印漢字來區(qū)分，可分為_C_。A并行式打印機和串行式打印機；B擊打式打印機和非擊打式打印機；C點陣式打印機和活字式打印機；D激光打印機和噴墨打印機。二、填空（共20分，每空1分）1設浮點數階碼為8位（含1位階符），尾數為24位（含1位數符），則32位二進制補碼浮點規(guī)格化數對應的十進制真值范圍是：最大正數為 2127(1-223) ，最小正數為 2129 ，最大負數為 2128(-21-223) ，最小負數為 -2127 。2指令尋址的基本方式有兩種，一種是 順序 尋址方式，其指令地址由 程序計數器 給出，另一種是 跳躍 尋址方式，其指令地址由 指令本身 給出。3在一個有四個過程段的浮點加法器流水線中，假設四個過程段的時間分別是T1 = 60nsT2 = 50nsT3 = 90nsT4 = 80ns。則加法器流水線的時鐘周期至少為 90ns 。如果采用同樣的邏輯電路，但不是流水線方式，則浮點加法所需的時間為 280ns 。4一個浮點數，當其尾數右移時，欲使其值不變，階碼必須 增加 。尾數右移1位，階碼 加1 。5存儲器由m（m1，2，4，8）個模塊組成，每個模塊有自己的 地址 和 數據 寄存器，若存儲器采用 模m 編址，存儲器帶寬可增加到原來的 m 倍。6按序寫出多重中斷的中斷服務程序包括 保護現場 、 開中斷 、 設備服務 、 恢復現場 和中斷返回幾部分。三、名詞解釋(共10分，每題2分)1微操作命令和微操作 答：微操作命令是控制完成微操作的命令；微操作是由微操作命令控制實現的最基本操作。 2 快速緩沖存儲器 答：快速緩沖存儲器是為了提高訪存速度，在CPU和主存之間增設的高速存儲器，它對用戶是透明的。只要將CPU最近期需用的信息從主存調入緩存，這樣CPU每次只須訪問快速緩存就可達到訪問主存的目的，從而提高了訪存速度。 3 基址尋址 答：基址尋址有效地址等于形式地址加上基址寄存器的內容。 4 流水線中的多發(fā)技術答：為了提高流水線的性能，設法在一個時鐘周期（機器主頻的倒數）內產生更多條指令的結果，這就是流水線中的多發(fā)技術。 5 指令字長 答：指令字長是指機器指令中二進制代碼的總位數。 四、計算題（5分）設機器數字長為8位（含1位符號位），設A，B，計算AB補，并還原成真值。計算題 答：A+B補1.1011110，A+B （-17/64）A-B補1.1000110，A-B （35/64）五、簡答題（共20分）1異步通信與同步通信的主要區(qū)別是什么，說明通信雙方如何聯(lián)絡。（4分）答：同步通信和異步通信的主要區(qū)別是前者有公共時鐘，總線上的所有設備按統(tǒng)一的時序，統(tǒng)一的傳輸周期進行信息傳輸，通信雙方按約定好的時序聯(lián)絡。后者沒有公共時鐘，沒有固定的傳輸周期，采用應答方式通信，具體的聯(lián)絡方式有不互鎖、半互鎖和全互鎖三種。不互鎖方式通信雙方沒有相互制約關系；半互鎖方式通信雙方有簡單的制約關系；全互鎖方式通信雙方有完全的制約關系。其中全互鎖通信可靠性最高。2 為什么外圍設備要通過接口與CPU相連？接口有哪些功能？（6分）答：外圍設備要通過接口與CPU相連的原因主要有： （1）一臺機器通常配有多臺外設，它們各自有其設備號（地址），通過接口可實現對設備的選擇。 （2）I/O設備種類繁多，速度不一，與 CPU速度相差可能很大，通過接口可實現數據緩沖，達到速度匹配。 （3）I/O設備可能串行傳送數據，而CPU一般并行傳送，通過接口可實現數據串并格式轉換。 （4）I/O設備的入/出電平可能與CPU的入/出電平不同，通過接口可實現電平轉換。 （5）CPU啟動I/O設備工作，要向外設發(fā)各種控制信號，通過接口可傳送控制命令。 （6）I/O設備需將其工作狀況（“忙”、“就緒”、“錯誤”、“中斷請求”等）及時報告CPU，通過接口可監(jiān)視設備的工作狀態(tài)，并保存狀態(tài)信息，供CPU查詢?？梢姎w納起來，接口應具有選址的功能、傳送命令的功能、反映設備狀態(tài)的功能以及傳送數據的功能（包括緩沖、數據格式及電平的轉換）。六、問答題（共15分）1設CPU中各部件及其相互連接關系如下圖所示。圖中W是寫控制標志，R是讀控制標志，R1和R2是暫存器。（8分）（1）假設要求在取指周期由ALU完成 (PC) + 1PC的操作（即ALU可以對它的一個源操作數完成加1的運算）。要求以最少的節(jié)拍寫出取指周期全部微操作命令及節(jié)拍安排。（2）寫出指令ADD # （#為立即尋址特征，隱含的操作數在ACC中）在執(zhí)行階段所需的微操作命令及節(jié)拍安排。（1）由于 (PC) + 1PC需由ALU完成，因此PC的值可作為ALU的一個源操作數，靠控制ALU做1運算得到 (PC) + 1，結果送至與ALU輸出端相連的R2，然后再送至PC。此題的關鍵是要考慮總線沖突的問題，故取指周期的微操作命令及節(jié)拍安排如下：T0 PCMAR，1RT1 M(MAR)MDR，(PC) + 1R2T2 MDRIR，OP(IR)微操作命令形成部件T3 R2PC（2）立即尋址的加法指令執(zhí)行周期的微操作命令及節(jié)拍安排如下：T0 Ad(IR)R1 ；立即數R1T1 (R1) + (ACC)R2 ；ACC通過總線送ALUT2 R2ACC ；結果ACC2DMA接口主要由哪些部件組成？在數據交換過程中它應完成哪些功能？畫出DMA工作過程的流程圖（不包括預處理和后處理）答：DMA接口主要由數據緩沖寄存器、主存地址計數器、字計數器、設備地址寄存器、中斷機構和DMA控制邏輯等組成。在數據交換過程中，DMA接口的功能有：（1） 向CPU提出總線請求信號；（2） 當CPU發(fā)出總線響應信號后，接管對總線的控制；（3） 向存儲器發(fā)地址信號（并能自動修改地址指針）；（4） 向存儲器發(fā)讀/寫等控制信號，進行數據傳送；（5） 修改字計數器，并根據傳送字數，判斷DMA傳送是否結束；（6）發(fā)DMA結束信號，向CPU申請程序中斷，報告一組數據傳送完畢。DMA工作過程流程如圖所示。七、設計題（10分）設CPU共有16根地址線，8根數據線，并用作訪存控制信號（低電平有效），用作讀寫控制信號（高電平為讀，低電平為寫）?，F有下列芯片及各種門電路（門電路自定），如圖所示。畫出CPU與存儲器的連接圖，要求：（1）存儲芯片地址空間分配為：最大4K地址空間為系統(tǒng)程序區(qū)，相鄰的4K地址空間為系統(tǒng)程序工作區(qū)，最小16K地址空間為用戶程序區(qū)；（2）指出選用的存儲芯片類型及數量；（3）詳細畫出片選邏輯。（1）主存地址空間分配：6000H67FFH為系統(tǒng)程序區(qū)；6800H6BFFH為用戶程序區(qū)。（2）合理選用上述存儲芯片，說明各選幾片？（3）詳細畫出存儲芯片的片選邏輯圖。答： （1）主存地址空間分配。（2分） A15 A11 A7 A0最大4寇988K 2K8位ROM 2片相鄰4K 4K4位RAM 2片最小16K 8K8位RAM 2片（2）根據主存地址空間分配最大4K地址空間為系統(tǒng)程序區(qū)，選用2片2K8位ROM芯片；（1分）相鄰的4K地址空間為系統(tǒng)程序工作區(qū)，選用2片4K4位RAM芯片；（1分）最小16K地址空間為用戶程序區(qū)，選用2片8K8位RAM芯片。（1分）（3）存儲芯片的片選邏輯圖（5分）計算機組成原理試題一1. 目前我們所說的個人臺式商用機屬于_D_。A.巨型機 B.中型機 C.小型機 D.微型機2. （2000）10化成十六進制數是_B_。A（7CD）16 B.（7D0）16 C.（7E0）16 D.（7F0）163. 下列數中最大的數是_A_。A（10011001）2 B.（227）8 C.（98）16 D.（152）10 4. _D_表示法主要用于表示浮點數中的階碼。A. 原碼 B. 補碼 C. 反碼 D. 移碼5. 在小型或微型計算機里，普遍采用的字符編碼是_D_。A. BCD碼 B. 16進制 C. 格雷碼 D. ASC碼6. 下列有關運算器的描述中，_D_是正確的。A.只做算術運算，不做邏輯運算 B. 只做加法 C.能暫時存放運算結果 D. 既做算術運算，又做邏輯運算7. EPROM是指_D_。A. 讀寫存儲器 B. 只讀存儲器 C. 可編程的只讀存儲器 D. 可擦除可編程的只讀存儲器8. Intel80486是32位微處理器，Pentium是_D_位微處理器。. 設X補=1.x1x2x3x4,當滿足_A_時，X -1/2成立。x1必須為1，x2x3x4至少有一個為1 x1必須為1，x2x3x4任意x1必須為0，x2x3x4至少有一個為1 x1必須為0，x2x3x4任意10. CPU主要包括_B_。A.控制器 B.控制器、 運算器、cache C.運算器和主存 D.控制器、ALU和主存11. 信息只用一條傳輸線 ，且采用脈沖傳輸的方式稱為_A_。A.串行傳輸 B.并行傳輸 C.并串行傳輸 D.分時傳輸12. 以下四種類型指令中，執(zhí)行時間最長的是_C_。A. RR型 B. RS型 C. SS型 D.程序控制指令13. 下列_D_屬于應用軟件。A. 操作系統(tǒng) B. 編譯系統(tǒng) C. 連接程序 D.文本處理14. 在主存和CPU之間增加cache存儲器的目的是_C_。A. 增加內存容量 B. 提高內存可靠性C. 解決CPU和主存之間的速度匹配問題 D. 增加內存容量，同時加快存取速度15. 某單片機的系統(tǒng)程序，不允許用戶在執(zhí)行時改變，則可以選用_B_作為存儲芯片。A. SRAM B. 閃速存儲器 C. cache D.輔助存儲器16. 設變址寄存器為X，形式地址為D，（X）表示寄存器X的內容，這種尋址方式的有效地址為_A_。A. EA=(X)+D B. EA=(X)+(D) C.EA=(X)+D) D. EA=(X)+(D)17. 在指令的地址字段中，直接指出操作數本身的尋址方式，稱為_B_。A. 隱含尋址 B. 立即尋址 C. 寄存器尋址 D. 直接尋址18. 下述I/O控制方式中，主要由程序實現的是_B_。A. PPU(外圍處理機)方式 B. 中斷方式 C. DMA方式 D. 通道方式19. 系統(tǒng)總線中地址線的功能是_D_。A. 用于選擇主存單元地址 B. 用于選擇進行信息傳輸的設備C. 用于選擇外存地址 D. 用于指定主存和I/O設備接口電路的地址20. 采用DMA方式傳送數據時，每傳送一個數據要占用_D_的時間。A. 一個指令周期 B. 一個機器周期 C. 一個時鐘周期 D. 一個存儲周期三. 簡答題 （每小題5分，共20分）1. 說明計算機系統(tǒng)的層次結構。答：計算機系統(tǒng)可分為：微程序機器級，一般機器級（或稱機器語言級），操作系統(tǒng)級，匯編語言級，高級語言級。2. 請說明指令周期、機器周期、時鐘周期之間的關系。答：指令周期是指取出并執(zhí)行一條指令的時間，指令周期常常用若干個CPU周期數來表示，CPU周期也稱為機器周期，而一個CPU周期又包含若干個時鐘周期（也稱為節(jié)拍脈沖或T周期）。 3. 請說明SRAM的組成結構，與SRAM相比，DRAM在電路組成上有什么不同之處？答：SRAM存儲器由存儲體、讀寫電路、地址譯碼電路、控制電路組成，DRAM還需要有動態(tài)刷新電路。4. 請說明程序查詢方式與中斷方式各自的特點。答：程序查詢方式，數據在CPU和外圍設備之間的傳送完全靠計算機程序控制，優(yōu)點是硬件結構比較簡單，缺點是CPU效率低，中斷方式是外圍設備用來“主動”通知CPU，準備輸入輸出的一種方法，它節(jié)省了CPU時間，但硬件結構相對復雜一些。5. 提高存儲器速度可采用哪些措施，請說出至少五種措施。答：措施有：采用高速器件，采用cache （高速緩沖存儲器），采用多體交叉存儲器，采用雙端口存儲器，加長存儲器的字長。三. 簡答題（每題5分，共20分）1. 指令和數據均存放在內存中，計算機如何從時間和空間上區(qū)分它們是指令還是數據？答：時間上講，取指令事件發(fā)生在“取指周期”，取數據事件發(fā)生在“執(zhí)行周期”。從空間上講，從內存讀出的指令流流向控制器（指令寄存器）。從內存讀出的數據流流向運算器（通用寄存器）。2. 什么是指令周期？什么是機器周期？什么是時鐘周期？三者之間的關系如何？答：指令周期是完成一條指令所需的時間。包括取指令、分析指令和執(zhí)行指令所需的全部時間。機器周期也稱為CPU周期，是指被確定為指令執(zhí)行過程中的歸一化基準時間，通常等于取指時間（或訪存時間）。時鐘周期是時鐘頻率的倒數，也可稱為節(jié)拍脈沖或T周期，是處理操作的最基本單位。一個指令周期由若干個機器周期組成，每個機器周期又由若干個時鐘周期組成。3. 簡要描述外設進行DMA操作的過程及DMA方式的主要優(yōu)點。答：(1)外設發(fā)出DMA請求； （2）CPU響應請求，DMA控制器從CPU接管總線的控制； （3）由DMA控制器執(zhí)行數據傳送操作； （4）向CPU報告DMA操作結束。主要優(yōu)點是數據傳送速度快4. 在寄存器寄存器型，寄存器存儲器型和存儲器存儲器型三類指令中，哪類指令的執(zhí)行時間最長？哪類指令的執(zhí)行時間最短？為什么？答：寄存器-寄存器型執(zhí)行速度最快,存儲器-存儲器型執(zhí)行速度最慢。因為前者操作數在寄存器中，后者操作數在存儲器中，而訪問一次存儲器所需的時間一般比訪問一次寄存器所需時間長。1.簡述CPU的主要功能。答： CPU主要有以下四方面的功能：（1）指令控制：程序的順序控制，稱為指令控制。（2）操作控制：CPU管理并產生由內存取出的每條指令的操作信號，把各種操作信號送往相應部件，從而控制這些部件按指令的要求進行動作。（3）時間控制：對各種操作實施時間上的控制，稱為時間控制。（4）數據加工：對數據進行算術運算和邏輯運算處理，完成數據的加工處理。2. 主存儲器的性能指標有哪些？含義是什么？答： 存儲器的性能指標主要是存儲容量. 存儲時間、存儲周期和存儲器帶寬。 在一個存儲器中可以容納的存儲單元總數通常稱為該存儲器的存儲容量。 存取時間又稱存儲訪問時間，是指從啟動一次存儲器操作到完成該操作所經歷的時間。 存儲周期是指連續(xù)兩次獨立的存儲器操作（如連續(xù)兩次讀操作）所需間隔的最小時間。 存儲器帶寬是指存儲器在單位時間中的數據傳輸速率。3.簡要說明通用I/O標準接口SCSI的性能特點。答： 解：（1）SCSI接口總線有8條數據線、1條奇偶校驗線、9條控制線組成。使用50 芯電纜，規(guī)定了兩種電氣條件：單端驅動和差分驅動。 （2）總線時鐘頻率高。（3）SCSI接口總線以菊花鏈形式最多可接8臺設備。（4）每個SCSI設備有自己唯一的設備號ID=07。ID=7的設備有最高優(yōu)先 權，ID=0的設備優(yōu)先權最低。采用分布式總線仲裁策略。（5）SCSI設備是指連接在SCSI總線上的智能設備，即除主適配器HBA外， 其他SCSI設備實際是外設的適配器或控制器。（6）SCSI設備是智能設備，對SCSI總線以至主機屏蔽了實際外設的固有物理屬性，設備間可用一套標準命令進行數據傳送。(7) SCSI設備間是一種對等關系，而不是主從關系。4. 舉出CPU中6個主要寄存器的名稱及功能。答： CPU有以下寄存器：（1）指令寄存器（IR）：用來保存當前正在執(zhí)行的一條指令。（2）程序計數器（PC）：用來確定下一條指令的地址。（3）地址寄存器（AR）：用來保存當前CPU所訪問的內存單元的地址。（4）緩沖寄存器（DR）：作為CPU和內存、外部設備之間信息傳送的中轉站。 補償CPU和內存、外圍設備之間在操作速度上的差別。在單累加器結構的運算器中，緩沖寄存器還可兼作為操作數寄存器。（5） 通用寄存器（AC）：當運算器的算術邏輯單元（ALU）執(zhí)行全部算術和邏輯運算時，為ALU提供一個工作區(qū)。（6） 狀態(tài)條件寄存器：保存由算術指令和邏輯指令運行或測試的結果建立的各種條件碼內容。除此之外，還保存中斷和系統(tǒng)工作狀態(tài)等信息，以便使CPU和系統(tǒng)能及時了解機器運行狀態(tài)和程序運行狀態(tài)。5. CPU響應中斷應具備哪些條件？答： (1)在CPU內部設置的中斷屏蔽觸發(fā)器必須是開放的。(2)外設有中斷請求時，中斷請求觸發(fā)器必須處于“1”狀態(tài)，保持中斷請求信號。(3)外設（接口）中斷允許觸發(fā)器必須為“1”，這樣才能把外設中斷請求送至CPU。(4)當上述三個條件具備時，CPU在現行指令結束的最后一個狀態(tài)周期響應中斷。6.比較水平微指令與垂直微指令的優(yōu)缺點。答：（1）水平型微指令并行操作能力強、效率高、靈活性強，垂直型微指令則較差。（2）水平型微指令執(zhí)行一條指令的時間短，垂直型微指令執(zhí)行時間長。（3）由水平型微指令解釋指令的微程序，具有微指令字比較長，但微程序短的特點，而垂直型微指令正好相反。（4）水平型微指令用戶難以掌握，而垂直型微指令與指令比較相似，相對來說比較容易掌握。7.什么是閃速存儲器？它有哪些特點？答：閃速存儲器是高密度、非易失性的讀/寫半導體存儲器。從原理上看，它屬于ROM型存儲器，但是它又可隨機改寫信息；從功能上看，它又相當于RAM，所以傳統(tǒng)ROM與RAM的定義和劃分已失去意義。因而它是一種全新的存儲器技術。閃速存儲器的特點：（1）固有的非易失性 （2）廉價的高密度 （3）可直接執(zhí)行 （4）固態(tài)性能8一個計算機系統(tǒng)中的總線，大致分為哪幾類？答： 一個計算機系統(tǒng)中的總線分為三類：（1）同一部件如CPU內部連接各寄存器及運算部件之間的總線，稱為內部總線。（2）同一臺計算機系統(tǒng)的各部件，如CPU、內存、通道和各類I/O接口間互相連接的總線，稱為系統(tǒng)總線。（3）多臺處理機之間互相連接的總線，稱為多機系統(tǒng)總線。9外圍設備的I/O控制分哪幾類？答： 外圍設備的I/O控制方式分類及特點：（1）程序查詢方式：CPU的操作和外圍設備的操作能夠同步，而且硬件結構比較簡單（2）程序中斷方式：一般適用于隨機出現的服務，且一旦提出要求應立即進行，節(jié)省了CPU的時間