威爾遜恒流源設(shè)計.doc

集成電路CAD課程設(shè)計報告班 級： xxxxxxxxxx 學 號： xxxxxxxxxx 姓 名： xxxxxxx 指導(dǎo)教師： xxxx 一、 設(shè)計要求威爾遜恒流源電路版圖設(shè)計 二、 設(shè)計目的集成運放電路中的晶體管和場效應(yīng)管，除了作為放大管外，還構(gòu)成電流鏡電路，為各級提供合適的靜態(tài)電流；或作為有源負載取代高阻值的電阻，從而提高放大電路的放大能力。本設(shè)計通過對基本電流鏡的改進，設(shè)計改進型電流源威爾遜電流源。三、 設(shè)計的具體實現(xiàn)a) 鏡像電流源圖1為基于三極管的鏡像電流源電路，它由兩只特性完全相同的管子T0和T1構(gòu)成由于T0的管壓降Uceo與其b-e之間電壓Ubeo相等，從而保證T0工作在放大狀態(tài)，而不可能進入飽和狀態(tài)，故其集電極電流IC0=0IB0。T0和T1的b-e間電壓相等，故它們的基電流IB0=IB1=IB，而由于電流放大系數(shù)0=1=，故集電極電流IC0=IC1=IC=IB。可見，由于電路的這種特殊接法，使IC0和IC1呈鏡像關(guān)系，故稱此電路為鏡像電流源。IC1為輸出電流。電阻R中的電流為基準電流，其表達式為： IR=Vcc-UBER=IC+2IB=IC+2IC所以集電極電流IC=IR+2當2時，輸出電流IC1IR=Vcc-UBER 圖1集成運放中縱向晶體管的均在百倍以上，因而上式成立。當Vcc和R的數(shù)值一定時，IC1也就隨之確定。鏡像電流具有一定的溫度補償作用，簡述如下：溫度上升時IC1增大，IC0增大，IC0使IR增大，UR（IRR）增大 UB減小，IB減小 IC1減小。當溫度降低時，電流、電壓的變化與上述過程相反，因此提高了輸出電流IC1的穩(wěn)定性。鏡像電流源電路簡單，應(yīng)用廣泛。但是，在電源電壓VCC一定的情況下，若要求IC1較大，根據(jù)式 IC1IR=Vcc-UBER ，IR勢必增大，R的功耗也就增大這是集成電路中應(yīng)當避免的；若要求IC1很小，則IR的數(shù)值必然很大，這在集成電路中是很難做到的。因此，就派生了其他類型的電流源，威爾遜電流源就是通過改進設(shè)計的一種。b) 威爾遜電流源圖2為基于PNP管的威爾遜電流源電路，IC2為輸出電流。T1管c-e串聯(lián)在T2管的發(fā)射極，其作用與典型工作點穩(wěn)定電路中的Re相同。因為c-e間等效電阻非常大，所以可使Ic2高度穩(wěn)定。圖中T0、T1和T2管的特性完全相同，因而0=1=2=，IC0=IC1=IC。根據(jù)各管的電流可知，A點的電流方程為IE2=IC+2IB=IC+2IC所以IC=+2IE2=+21+IC2=+1+2IC2在B點 圖2IR=IB2+IC=IC2+1+2IC2=2+2+22+2IC2整理可得IC=（1-22+2+2）IRIR當=10時，IC0.984IR，可見，在很小時也可以為IC2IR，IC2受基極電流影響很小。c) 基于NMOS的基本電流鏡NMOS基本電流鏡由兩個NMOS晶體管組成，如圖3所示?？紤]溝道長度調(diào)制效應(yīng)的晶體管飽和區(qū)電流方程：Ids=12oxtoxWLVss-Vt21+VdsM1管的柵源相接，知VGS=VdS,有 VGS-VT1VGS1，因此M1一定工作在飽和區(qū)，所以根據(jù)飽和薩氏方程可得：由于VDS2VGS2，VDS1=VGS2VGS3，即VDS1VDS2，所以在這種電流源中，Io/IR的值不僅與M1、M2的幾何尺寸相關(guān)，還取決于VGS2與VGS3的值。 圖4根據(jù)交流小信號等效電路，可求出電路的輸出阻抗。忽略M3的襯偏效應(yīng)，則有：假定gm1=gm2=gm3，且gm1rds11，則上式可簡化為：e) 改進型威爾遜電流源與基本電流鏡結(jié)構(gòu)相比，威爾遜電流源具有更大的輸出阻抗，所以其恒流特性得到了很大的提高，且只采用了三個MOS管，結(jié)構(gòu)簡單，并可應(yīng)用在亞閾值區(qū)。但是圖4中M3與M2的漏源 電壓仍不相同，因此提出了一種改進型的威爾遜電 流源，如圖5所示。改進型威爾遜電流鏡中，M4晶體管構(gòu)成的有源電阻“消耗”了一個VGS，使M1、M2的源漏電壓VDS相等。這樣，IR與I0以一個幾乎不變的比例存在。 圖5 圖5中引入了二極管連接的MOS管M4。根據(jù)飽和薩氏方程，Io/IR的表達式與上式相同，且有：VDS1VGS2VGS3VGS4。設(shè)定VGS3VGS4，則有VDS1VGS2= VDS2，則有：上式表明，該結(jié)構(gòu)很好消除了溝道調(diào)制效應(yīng)，是一精確的比例電流源。而且只需四個MOS管就可實現(xiàn)，因此有較廣泛的應(yīng)用。這種結(jié)構(gòu)也可用于亞閾值區(qū)域作為精確的電流鏡使用。而要達到VGS4=VGS3，根據(jù)飽和薩氏方程可以得到其條件為：四、 版圖設(shè)計以及DRC校驗Cadence平臺中繪制版圖的步驟 輸入icfb&啟動cadence 啟動Layout Editor，在命令解釋窗口CIW 中，選擇FileOpen，設(shè)置如下：Library Name invCell Name invView Name layout2點擊OK，打開design 的空白窗口以及LSW 窗口。 瀏覽inv 版圖設(shè)計窗口，最頂部顯示為：Virtuoso Layout Editing：inv inv layout2，顯示當前編輯的版圖名稱。 頂部第二行狀態(tài)欄（Status Bar）以紅色顯示x 與y 的坐標，在編輯中，常常需要位置的準確量度，坐標精度為0.1um。 頂部第三行以紅色顯示菜單欄（Menu），從左到右為：Tools（工具）、Edit（編輯）、Route（布線）等。 窗口左側(cè)為常用命令的快捷方式圖標欄（Icon Bar），從上到下為：檢查并存檔（Check and Save）、Delete（刪除）、ruler（標尺）等。 選擇菜單欄命令或者點擊快捷圖標，又或按盲鍵都可實現(xiàn)對版圖的編輯，lab7 將設(shè)計nmos 管版圖。 LSW 窗口直接關(guān)系到版圖的設(shè)計，從lab6 開始，以后的實驗中將經(jīng)常使用LSW，此處從略。 存檔，關(guān)閉所有窗口。改進型威爾遜電流源版圖DRC驗證五、 結(jié)論與展望 本次課程設(shè)計結(jié)束了，在這次的課程設(shè)計中不僅檢驗了我所學習的知識，也培養(yǎng)了我如何去把握一件事情，如何去做一件事情，又如何完成一件事情。在設(shè)計過程中，掌握集成電路CAD設(shè)計的一般方法，根據(jù)題目要求選擇設(shè)計方案。 學會使用cadence軟件對版圖進行設(shè)計、分析和DRC驗證，能夠以cadence軟件為基礎(chǔ)設(shè)計功能完整的電路版圖。 并根據(jù)電路設(shè)計和計算，繪制版圖。課程設(shè)計是我們專業(yè)課程知識綜合應(yīng)用的實踐訓(xùn)練，這是我們邁向社會，從事職業(yè)工作前一個必不少的過程。千里之行始于足下，通過這次課程設(shè)計，我深深體會到這句千古名言的真正含義。我今天認真的進行課程設(shè)計，學會腳踏實地邁開這一步，就是為明天能穩(wěn)健地在社會大潮中奔跑打下堅實的基礎(chǔ)。在這次設(shè)計過程中，體現(xiàn)出自己單獨設(shè)計模具的能力以及綜合運用知識的能力，體會了學以致用、突出自己勞動成果的喜悅心情，從中發(fā)現(xiàn)自己平時學習的不足和薄弱環(huán)節(jié)，從而加以彌補。本次的設(shè)計基本上能夠完成基本的功能，但是還有不足之處。比如在沒有設(shè)計到版圖所能實現(xiàn)的最小體尺寸。另外，對電路的可靠性，功耗等沒有具體的驗證，但是希望在以后的學習之中，通過