eda流水燈實(shí)驗(yàn)報(bào)告.doc

1. 實(shí)驗(yàn)?zāi)康?.通過此實(shí)驗(yàn)讓用戶進(jìn)一步了解、熟悉和掌握CPLD/FPGA開發(fā)軟件的使用方法及VHDL的編程方法，熟悉以Herilong HDL文件為頂層模塊的設(shè)計(jì)。 2.學(xué)習(xí)和體會(huì)分支條件語句casc的使用方法及FPGA I/O口的輸出控制。2. 實(shí)驗(yàn)內(nèi)容SmartSOPC實(shí)驗(yàn)箱上有8個(gè)按鍵KEY1KEY8和8個(gè)發(fā)光二極管LED1LED8。在SmartSOPC實(shí)驗(yàn)箱上KEY1KEY8通過跳線JP6的LED1LED8分別于芯片的121124、143、141、158、和156引腳相連。本實(shí)驗(yàn)的內(nèi)容是要求在SmartSOPC實(shí)驗(yàn)箱上完成對8個(gè)鍵盤KEY1KEY8進(jìn)行監(jiān)控，一旦有鍵輸入判斷其鍵值，并點(diǎn)亮相應(yīng)的發(fā)光二極管，如若KEY3按下，則點(diǎn)亮LED1LED3發(fā)光管并且在放開時(shí)也能保持亮的狀態(tài)。3. 實(shí)驗(yàn)原理FPGA的所有I/O控制塊允許每個(gè)I/O引腳單獨(dú)置為輸入口，不過這種配置是系統(tǒng)自動(dòng)完成的，一旦該I/O口被設(shè)置為輸入口使用時(shí)，該 I/O控制模塊將直接使三態(tài)緩沖區(qū)的控制端接地，使得該 I/O引腳對外呈高阻態(tài)，這樣改 I/O引腳即可用作專用輸入引腳。只要正確分配并鎖定引腳后，一旦在KEY1KEY8中有鍵輸入，在檢測到鍵盤輸入的情況下，繼續(xù)判斷其鍵盤值并作出相應(yīng)的處理。 最后拿出跳線短接帽跳接到JP6的LED1LED7、KEY1KEY8使LED1LED8和KEY1KEY8和芯片對應(yīng)的引腳相連。拿出Altera ByteBlaster下載電纜，并將此電纜的兩端分別接到PC機(jī)的打印機(jī)并口和QuickSOPC核芯板上的JTAG下載口上，打開電源，執(zhí)行下載命令，把程序下載到FPGA器件中，按下KEY1KEY8的任意鍵，觀察LED1LED8的狀態(tài)。 4. 實(shí)驗(yàn)步驟1啟動(dòng)Quartus建立一個(gè)空白工程，然后命名為keyboard 。2源程序文件命名為keyboard ，并選擇器件為Altera公司Cyclone系列的EPIC12Q240C8芯片，如圖11圖113新建Veriog HDL源程序文件，輸入程序代碼并保存。再進(jìn)行綜合編譯，若發(fā)現(xiàn)編譯過程中有錯(cuò)誤12(1)，則找出并更正錯(cuò)誤，直到編譯成功為止。如圖12（2）就表示編譯成功了（warings可以不考慮）。圖12(1)圖12（2）4對引腳進(jìn)行鎖定。通過選擇Assignments下的pins。分配好管腳如圖13所示。圖13 5將未使用的管腳設(shè)置為三輸入。以防止損壞芯片如圖14所示。圖146. 最后拿出跳線短接帽跳接到JP6的LED1LED7、KEY1KEY8使LED1LED8和KEY1KEY8和芯片對應(yīng)的引腳相連。拿出Altera ByteBlaster下載電纜，并將此電纜的兩端分別接到PC機(jī)的打印機(jī)并口和QuickSOPC核芯板上的JTAG下載口上，打開電源，執(zhí)行下載命令，把程序下載到FPGA器件中（如圖1-5），按下KEY1KEY8的任意鍵，觀察LED1LED8的狀態(tài)。圖15在點(diǎn)Start即可下載燒錄了。5. 實(shí)驗(yàn)程序library IEEE;use IEEE.STD_LOGIC_1164.ALL;use IEEE.STD_LOGIC_ARITH.ALL;use IEEE.STD_LOGIC_UNSIGNED.ALL;entity keyboard is port(key_8bit:IN std_logic_vector(7 downto 0); led_8bit:OUT std_logic_vector(7 downto 0);end keyboard;architecture keyboard of keyboard issignal tmp: std_logic_vector(7 downto 0);beginprocess(key_8bit)begin case key_8bit is when 11111110=tmptmptmptmptmptmptmptmptmp=ZZZZZZ