第五章習(xí)題答案.doc

第五章習(xí)題答案5.1 用圖示法說明存儲(chǔ)器的分類。答：存儲(chǔ)器的分類如下圖：5.2 請(qǐng)說明存儲(chǔ)器的分級(jí)結(jié)構(gòu)及其工作原理。答：存儲(chǔ)器的分級(jí)結(jié)構(gòu)：寄存器組、高速緩沖存儲(chǔ)器、主存儲(chǔ)器和外存儲(chǔ)器。寄存器組是最高一級(jí)的存儲(chǔ)器。在微型計(jì)算機(jī)中，寄存器組一般是微處理器內(nèi)含的，設(shè)置一系列寄存器是為了盡可能地減少微處理器從外部取數(shù)的次數(shù)。第二級(jí)存儲(chǔ)器是高速緩沖存儲(chǔ)器(Cache)。這一級(jí)存儲(chǔ)器一般只裝載當(dāng)前用得最多的程序或數(shù)據(jù)，使微處理器能以自己最高的速度工作。第三級(jí)是內(nèi)存儲(chǔ)器。運(yùn)行的程序和數(shù)據(jù)都放在其中。最低一級(jí)存儲(chǔ)器是大容量的外存，在存取速度上比內(nèi)存要慢得多。由于它平均存儲(chǔ)費(fèi)用很低，所以大量用作后備存儲(chǔ)器，存儲(chǔ)各種程序和數(shù)據(jù)。5.3 存儲(chǔ)器的主要性能指標(biāo)有哪些？答：存儲(chǔ)器的主要性能指標(biāo)有：存儲(chǔ)容量、存取時(shí)間、可靠性、功耗、集成度、性價(jià)比。 5.4 下列SRAM芯片各需要多少條地址線進(jìn)行尋址?各需要多少條數(shù)據(jù)I/O線? (1) 5124b (2) 1K4b (3) lK8b (4) 2K1b (5) 4Klb (6) 16K4b (7) 64K1b (8) 256K4b答：（1）需地址線9條，數(shù)據(jù)線4條（2）需地址線10條，數(shù)據(jù)線4條（3）需地址線10條，數(shù)據(jù)線8條（4）需地址線11條，數(shù)據(jù)線1條（5）需地址線12條，數(shù)據(jù)線1條（6）需地址線14條，數(shù)據(jù)線4條（7）需地址線16條，數(shù)據(jù)線1條（7）需地址線18條，數(shù)據(jù)線4條5.5 使用下列RAM芯片組成所需的存儲(chǔ)容量，各需多少RAM芯片？各需多少RAM芯片組？共需多少尋址線？每塊芯片需多少地址線？ (1) 5124b的芯片，組成8KB的存儲(chǔ)容量。 (2) 1K1b的芯片，組成32KB的存儲(chǔ)容量。 (3) 1K4b的芯片，組成4KB的存儲(chǔ)容量。 (4) 4K1b的芯片，組成64KB的存儲(chǔ)容量。答：（1）需32個(gè)芯片，組成16個(gè)芯片組，需13條地址線尋址，每塊芯片需9條地址線尋址。（2）需256個(gè)芯片，組成32個(gè)芯片組，需15條地址線尋址，每塊芯片需10條地址線尋址。（3）需8個(gè)芯片，組成4個(gè)芯片組，需12條地址線尋址，每塊芯片需10條地址線尋址。（4）需128個(gè)芯片，組成16個(gè)芯片組，需16條地址線尋址，每塊芯片需12條地址線尋址。5.6 已知某RAM芯片的引腳中有12根地址線，8位數(shù)據(jù)線。該存儲(chǔ)器的容量為多少字節(jié)，若該芯片所占存儲(chǔ)空間的起始地址為1000H，其結(jié)束地址是多少?答：該存儲(chǔ)器的容量為4K字節(jié)，若該芯片所占存儲(chǔ)空間的起始地址為1000H，其結(jié)束地址是1FFFH。5.7 用8K1b的RAM芯片組成16K8b的存儲(chǔ)器，需要多少芯片？地址線中哪些參與片內(nèi)尋址？哪些參與芯片組的片選擇信號(hào)?答：需16個(gè)芯片？A12A0參與片內(nèi)尋址，A19A13參與芯片組的選擇信號(hào)。 5.8 常用的存儲(chǔ)器片選控制方法有哪幾種？各有何特點(diǎn)？答：（1）線選法：線性選擇法，是指直接用地址總線的高位地址中的某一位直接作為存儲(chǔ)器芯片的片選信號(hào)()，用地址線的低位實(shí)現(xiàn)對(duì)芯片的片內(nèi)選擇(尋址)。線選法的優(yōu)點(diǎn)是電路簡單，選擇芯片不需外加邏輯電路。但線選法不能充分利用系統(tǒng)的存儲(chǔ)器空間，每個(gè)芯片所占的地址空間把整個(gè)地址空間分成了相互隔離的區(qū)段，即地址空間不連續(xù)，這給編程帶來一定困難。同時(shí)，每個(gè)存儲(chǔ)單元具有多個(gè)地址，造成地址重疊現(xiàn)象。所以，線選法只適用于容量較少的簡單微機(jī)系統(tǒng)或不需要擴(kuò)充內(nèi)存空間的系統(tǒng)。（2）全譯碼法：將系統(tǒng)地址總線中除片內(nèi)地址以外的全部高位地址接到地址譯碼器的輸入端參加譯碼，把譯碼器的輸出信號(hào)作為各芯片的片選信號(hào)，將它們分別接到存儲(chǔ)器芯片的片選端，以實(shí)現(xiàn)片選。全譯碼法的優(yōu)點(diǎn)是可以使每片(或組)芯片的地址范圍不僅是唯一確定的，而且也是連續(xù)的，不會(huì)產(chǎn)生地址重疊現(xiàn)象，但對(duì)譯碼電路要求較高。通常當(dāng)存儲(chǔ)器芯片較多時(shí)，采用這種方法。（3）部分譯碼法：將高位地址線中某幾位(而不是全部高位)地址經(jīng)過譯碼器譯碼，作為片選信號(hào)，仍用地址線低位部分直接連到存儲(chǔ)器芯片的地址輸入端實(shí)現(xiàn)片內(nèi)尋址。該方法實(shí)際是線選法和全譯碼法的混合方式。顯然，部分譯碼也存在地址重疊問題。5.9 設(shè)計(jì)一個(gè)12KB容量的存儲(chǔ)器，要求EPROM區(qū)為8KB，從0000H開始，采用2716芯片(2K8)，RAM區(qū)為4KB，從2000H開始，采用2128或6116芯片(2K8)。系統(tǒng)提供16位地址線、8根數(shù)據(jù)線。答：（提示）需4個(gè)2716芯片、2個(gè)6116芯片。A10A0作為2716和6116的字選線，A15A11作為片選線。5.10 簡述雙端口存儲(chǔ)器與傳統(tǒng)的單端口存儲(chǔ)器的區(qū)別？ 答：單端口存儲(chǔ)器，只有一套主存地址寄存器MAR、地址譯碼器、主存數(shù)據(jù)寄存器MDR和一套讀寫電路，在任一時(shí)刻只能接受來自其中一方的訪問請(qǐng)求，是一種串行工作模式，使CPU與I/O設(shè)備經(jīng)常面臨爭訪主存的矛盾。而雙端口隨機(jī)存儲(chǔ)器有兩個(gè)訪問端口，即兩套主存地址寄存器MAR、地址譯碼器、主存數(shù)據(jù)寄存器MDR和兩套讀寫電路，兩個(gè)端口分別連接兩套獨(dú)立的總線(AB、DB和CB)，可同時(shí)接受來自兩方面的訪問內(nèi)存請(qǐng)求，使存儲(chǔ)器工作實(shí)現(xiàn)了并行，從而提高了整個(gè)計(jì)算機(jī)系統(tǒng)的效率。5.11雙端口存儲(chǔ)器發(fā)生讀寫沖突的條件是什么？發(fā)生沖突時(shí)，判斷邏輯如何決定對(duì)哪個(gè)端口優(yōu)先進(jìn)行讀寫操作？ 答：當(dāng)兩個(gè)端口均為開放狀態(tài)(為高電平)且存取地址相同時(shí)，發(fā)生讀寫沖突。此時(shí)判斷邏輯可以使地址匹配或片使能匹配下降至5ns，并決定對(duì)哪個(gè)端口進(jìn)行存取。判斷方式有以下兩種：（1）如果地址匹配且在之前有效，片上的控制邏輯在和之間進(jìn)行判斷來選擇端口(判斷)。（2）如果在地址匹配之前變低，片上的控制邏輯在左、右地址間進(jìn)行判斷來選擇端口(地址有效判斷)。5.12 存儲(chǔ)模塊有哪幾種組織方式，各有何優(yōu)缺點(diǎn)？ 答：存儲(chǔ)模塊的組織方式有：順序組織方式和交錯(cuò)組織方式。對(duì)于連續(xù)字的成塊傳送，交錯(cuò)方式的模塊組織提供了一種多模塊流水式存取的可能性；而順序方式是單一模塊存取時(shí)其它模塊不工作，成塊傳送時(shí)無模塊并行性。但是某一模塊出現(xiàn)故障時(shí)，對(duì)順序方式存儲(chǔ)器只是局部故障，而對(duì)交錯(cuò)方式來說卻是全局性故障。另外，順序方式存儲(chǔ)器對(duì)增添模塊來擴(kuò)充容量也方便些。5.13簡述8086CPU對(duì)“規(guī)則存放”的字與“非規(guī)則存放”的字的訪問過程。答：“規(guī)則存放”的字的訪問：當(dāng)字的地址為偶數(shù)地址時(shí)，其A0為低電平而自動(dòng)選中偶地址存儲(chǔ)模塊，并由地址A19A1選中其中的一個(gè)字節(jié)。同時(shí)，CPU將自動(dòng)置為低電平，選中奇地址存儲(chǔ)模塊。同樣由地址A19A1選中其中的一個(gè)字節(jié)，顯然該字節(jié)的地址等于所給偶數(shù)地址加1。于是，分屬于兩個(gè)存儲(chǔ)模塊但地址碼連續(xù)的兩個(gè)字節(jié)將分別通過數(shù)據(jù)總線的高8位和低8位同時(shí)傳送，從而在一個(gè)總線周期中完成16位字的訪存操作?！胺且?guī)則存放”的字的訪問：當(dāng)字的地址為奇數(shù)地址時(shí)，因其A0為高電平，無法自動(dòng)選中偶地址存儲(chǔ)模塊，則CPU只能使用兩個(gè)總線周期，分兩步完成所要求的訪存操作：第一步，將置為低電平，在奇地址存儲(chǔ)模塊中選中指定的一個(gè)字節(jié)，通過數(shù)據(jù)總線的高8位傳送，用一個(gè)總線周期完成第一字節(jié)的訪存操作；第二步，將所給奇數(shù)地址加1成為偶數(shù)地址，將置為高電平，選中偶地址存儲(chǔ)模塊中的指定字節(jié)，通過數(shù)據(jù)總線的低8位傳送，在第二個(gè)總線周期中完成第二字節(jié)的訪存操作。5.14 說明80486CPU在進(jìn)行字節(jié)/字/雙字?jǐn)?shù)據(jù)訪問時(shí)，數(shù)據(jù)地址與、之間的關(guān)系。答：如果在一個(gè)總線周期中要完成雙字?jǐn)?shù)據(jù)的訪問，則4路信號(hào)同時(shí)有效，同時(shí)選中4個(gè)存儲(chǔ)模塊工作；如果訪問的是16位數(shù)據(jù)，則選中兩個(gè)存儲(chǔ)模塊工作(一般是/或/有效)；如果只訪問8位數(shù)據(jù)，則只選中一個(gè)存儲(chǔ)模塊工作（、其中之一有效）。5.15 簡述高速緩沖存儲(chǔ)器的基本工作原理。Cache的工作原理是基于程序訪問的局部性原理。根據(jù)局部性原理，可以在主存和CPU通用寄存器之間設(shè)置一個(gè)高速的容量相對(duì)較小的存儲(chǔ)器，把正在執(zhí)行的指令地址附近的一部分指令或數(shù)據(jù)從主存調(diào)入這個(gè)存儲(chǔ)器，供CPU在段時(shí)間內(nèi)使用，這對(duì)提高程序的運(yùn)行速度有很大的作用。這個(gè)介于主存和CPU之間的高速小容量存儲(chǔ)器稱為高速緩沖存儲(chǔ)器(Cache)。5.16 Cache與主存的地址映射方式有哪幾種？各有什么特點(diǎn)？答：三種：（1）全相聯(lián)映射。這種方式是將一個(gè)主存塊的地址(塊號(hào))與塊的內(nèi)容一起都存于Cache行中。一個(gè)塊可以拷貝到Cache的任意一行上，極其靈活；但這也帶來查找困難，對(duì)于一個(gè)指定的內(nèi)存地址必須將其塊號(hào)與Cache所有行的標(biāo)記同時(shí)進(jìn)行比較。主要缺點(diǎn)是比較器電路難于設(shè)計(jì)與實(shí)現(xiàn)。（2）直接映射方式中一個(gè)主存塊只能拷貝到Cache的一個(gè)特定行位置上去。塊號(hào)j與能保存此塊的行號(hào)i有如下關(guān)系： ij MOD m (m是Cache總行數(shù))。直接映射方式的優(yōu)點(diǎn)是硬件簡單，成本低。缺點(diǎn)是每個(gè)主存塊只有一個(gè)固定的行位置可存放。如果塊號(hào)相距m整數(shù)倍的兩個(gè)塊存于同一Cache行時(shí)，就要發(fā)生沖突。（3）組相聯(lián)映射方式是將Cache分成u組，每組v行。主存塊存放到哪個(gè)組是固定的，至于存放到該組哪個(gè)行是靈活的。即有如下關(guān)系： mu v 組號(hào)qj M0D u組相聯(lián)映射方式是前兩種方式的折中。5.17 為保持Cache內(nèi)容與主存的一致性，可采取哪些寫操作策略？答：三種寫操作策略：寫貫通法、寫回法和寫一次法。寫貫通法要求：Cache寫命中時(shí)Cache與存儲(chǔ)器同時(shí)完成寫修改，即處理器的寫操作貫通Cache直達(dá)到存儲(chǔ)器。Cache寫未命中時(shí)有寫分配與寫不分配之分。所謂的寫不分配是只完成存儲(chǔ)器修改，無其它動(dòng)作。所謂的寫分配是完成存儲(chǔ)器寫修改之后將修改行再裝入Cache，即為寫未命中的行分配一個(gè)新行。寫回法要求：Cache寫命中時(shí)只在Cache中完成寫修改，并不立即寫回主存，只有當(dāng)此行被換出時(shí)才寫回主存。如果CPU寫未命中，為包含欲寫字的主存塊在Cache分配一行，將此塊整個(gè)拷貝到Cache后對(duì)其進(jìn)行修改。主存的寫操作修改統(tǒng)一地留到換出時(shí)再進(jìn)行。寫一次法是基于寫回法并結(jié)合寫貫通法的寫策略：寫命中與寫未命中的處理方法與寫回法基本相同，只是第一次寫命中時(shí)要同時(shí)寫回主存。5.18 設(shè)一個(gè)Cache的容量為2K字，每個(gè)塊為16字，求(1) 該Cache可容納多少個(gè)塊？(2) 如果主存的容量為256K字，則有多少個(gè)塊？(3) 主存的地址有多少位，Cache的地址有多少位？(4) 在直接映射方式下，主存中的第i塊映射到Cache的那一行中？答：（1）128塊（2）16K個(gè)塊（3）主存的地址有18位，Cache的地址有11位。（4）塊號(hào)i與能保存此塊的行號(hào)j有如下關(guān)系： ji MOD 128 5.19 什么是虛擬存儲(chǔ)器、虛擬存儲(chǔ)空間和虛地址？答：虛擬存儲(chǔ)器是一種通過硬件和軟件的綜合來擴(kuò)大用戶可用存儲(chǔ)空間的技術(shù)。它將內(nèi)存和外存統(tǒng)一編址，形成一個(gè)比內(nèi)存空間大許多的存儲(chǔ)空間，稱為虛擬存儲(chǔ)空間。虛擬地址空間的大小由CPU存儲(chǔ)管理體系結(jié)構(gòu)決定，并由外部存儲(chǔ)器支持。虛擬存儲(chǔ)器的地址稱為虛擬地址或邏輯地址(用戶在編制程序時(shí)使用的地址)。5.20 試述虛擬存儲(chǔ)器中段頁式存儲(chǔ)管理的地址轉(zhuǎn)換過程。答：在段頁式虛擬存儲(chǔ)器中，虛擬地址被分為基號(hào)、段號(hào)、頁號(hào)和頁內(nèi)地址四個(gè)字段。在進(jìn)行地址映像時(shí)，首先根據(jù)基號(hào)查找段基址表，從表中查出段表的起始地址，然后用段號(hào)從段表中查找該段的頁表的起始地址，然后根據(jù)段內(nèi)頁號(hào)在頁表中查找該頁在內(nèi)存中的起始地址，即實(shí)頁號(hào)，同時(shí)判斷該頁是否裝入內(nèi)存。如果該頁已裝入內(nèi)存，則從