數(shù)字電路問題解答.doc

1什么是數(shù)字信號(hào)？什么是模擬信號(hào)？ 答：數(shù)字信號(hào)：電壓或電流在幅度上和時(shí)間上都是離散、突變的信號(hào)。模擬信號(hào)：電壓或電流的幅度隨時(shí)間連續(xù)變化。2在數(shù)字邏輯電路中為什么采用二進(jìn)制？ 答：由于二進(jìn)制數(shù)中的0和1與開關(guān)電路中的兩個(gè)狀態(tài)對(duì)應(yīng)，因此，二進(jìn)制數(shù)在數(shù)字電路中應(yīng)用十分廣泛。二進(jìn)制只有0和1兩個(gè)數(shù)碼，可分別表示數(shù)字信號(hào)的高電平和低電平，使得數(shù)字電路結(jié)構(gòu)簡(jiǎn)單，抗干擾能力強(qiáng)，便于集成化，通用性強(qiáng)。3二進(jìn)制數(shù)如何轉(zhuǎn)變?yōu)榘诉M(jìn)制數(shù)和十六進(jìn)制數(shù)？ 答：二進(jìn)制數(shù)轉(zhuǎn)換為八進(jìn)制數(shù)的方法是：整數(shù)部分從低位開始，每3位二進(jìn)制數(shù)為一組，最后一組不足3位時(shí)，則在高位加0補(bǔ)足3位為止；小數(shù)點(diǎn)后的二進(jìn)制數(shù)則從高位開始，每3位二進(jìn)制數(shù)為一組，最后一組不足3位時(shí)，則在低位加0補(bǔ)足3位，然后用對(duì)應(yīng)的八進(jìn)制數(shù)來代替，再按原順序排列寫出對(duì)應(yīng)的八進(jìn)制數(shù)。二進(jìn)制數(shù)轉(zhuǎn)換為十六進(jìn)制數(shù)的方法與上述方法類似，只是每4位二進(jìn)制數(shù)為一組。48421碼和8421BCD碼有什么區(qū)別？答：所謂BCD碼是將十進(jìn)制數(shù)的09十個(gè)數(shù)字用4位二進(jìn)制數(shù)表示的代碼，而8421BCD碼是取4位自然二進(jìn)制數(shù)的前10種組合，即0000（0）1001（9），從高位到低位的權(quán)值分別為8、4、2、1。而8421碼僅表示權(quán)值分別為8、4、2、1的四位二進(jìn)制代碼。并不一定是表示十進(jìn)制數(shù)，僅僅是一種代碼，可用任意的意義。5為什么格雷碼是可靠性代碼？ 答：格雷碼為無權(quán)碼，特點(diǎn)是任意兩組相鄰的格雷碼之間只有一位不同，其余各位都相同，且0和最大數(shù)之間也具有這一特征，是一種循環(huán)碼。它的這個(gè)特點(diǎn)使它在傳輸和形成過程中引起的錯(cuò)誤很少。6利用反演規(guī)則和對(duì)偶規(guī)則進(jìn)行變換時(shí)，應(yīng)注意哪些問題？ 答：反演規(guī)則應(yīng)注意：運(yùn)算符號(hào)的優(yōu)先順序；原、反變量互換時(shí)，只對(duì)單個(gè)變量有效，而對(duì)于與非、或非等長(zhǎng)非號(hào)則保持不變。對(duì)偶規(guī)則：同樣要注意運(yùn)算符號(hào)的優(yōu)先順序，同時(shí)，所有變量上的非號(hào)都保持不變。7常見邏輯函數(shù)有哪幾種表示方法？ 答：真值表、邏輯函數(shù)式、邏輯圖、卡諾圖和時(shí)序波形圖。8什么是相鄰項(xiàng)？它有哪些特性？ 答：相鄰項(xiàng)指：只有一個(gè)變量互為反變量，其余變量都相同的兩個(gè)最小項(xiàng)。兩個(gè)相鄰項(xiàng)可進(jìn)行合并，合并的結(jié)果為兩個(gè)相鄰項(xiàng)中的共有變量，消去一個(gè)互反變量。9數(shù)字電路與模擬電路相比有哪些特點(diǎn)？ 答：（1）電路結(jié)構(gòu)簡(jiǎn)單，便于集成化。（2）工作可靠?？垢蓴_能力強(qiáng)。（3）數(shù)字信號(hào)便于長(zhǎng)期保存和加密。（4）數(shù)字集成電路產(chǎn)品系列全，通用性強(qiáng)，成本低。（5）數(shù)字電路不僅能完成數(shù)值運(yùn)算，而且還能進(jìn)行邏輯判斷。10卡諾圖化簡(jiǎn)邏輯函數(shù)時(shí)，畫包圍圈的原則是什么？ 答：1）每個(gè)包圍圈內(nèi)相鄰1方格的個(gè)數(shù)一定是2n個(gè)方格，n=0,1,2,3,2）同一個(gè)1方格可以被不同的包圍圈重復(fù)包圍多次，但新增加的包圍圈中必須有原先沒有被圈過的1方格。3）包圍圈中相鄰1方格的個(gè)數(shù)盡量多。4）包圍圈的個(gè)數(shù)盡量少。11用卡諾圖化簡(jiǎn)邏輯函數(shù)時(shí)，一個(gè)包圍圈能包圍6個(gè)1方格嗎？ 答：不能。每個(gè)包圍圈內(nèi)相鄰1方格的個(gè)數(shù)一定是2n個(gè)方格，n=0,1,2,3,，因?yàn)榭ㄖZ圖化簡(jiǎn)邏輯函數(shù)的重要依據(jù)是：卡諾圖中最小項(xiàng)在幾何位置相鄰?fù)瑫r(shí)也邏輯相鄰12由真值表如何寫邏輯函數(shù)標(biāo)準(zhǔn)與或表達(dá)式？答：先將使得輸出為邏輯1的輸入變量用與組合來表示（變量取值為1用原變量表示，取0用反變量表示），再將這些與組合進(jìn)行邏輯加，即根據(jù)真值表得到了邏輯函數(shù)的標(biāo)準(zhǔn)與或表達(dá)式。13什么是相鄰項(xiàng)？它有哪些特性？答：相鄰項(xiàng)指：只有一個(gè)變量互為反變量，其余變量都相同的兩個(gè)最小項(xiàng)。兩個(gè)相鄰項(xiàng)可進(jìn)行合并，合并的結(jié)果為兩個(gè)相鄰項(xiàng)中的共有變量，（消去一個(gè)互非變量）。14什么是真值表？ 答：描述邏輯函數(shù)輸入變量的所有取值組合和對(duì)應(yīng)輸出函數(shù)值排列成的表格稱為真值表。15邏輯函數(shù)式有哪幾種表示形式？ 答：通常有以下五種形式：與或表達(dá)式、與非與非表達(dá)式、或與表達(dá)式、或非或非表達(dá)式、與或非表達(dá)式。16最小項(xiàng)的定義是什么？它有哪些性質(zhì)？ 答：在邏輯函數(shù)中，如果一個(gè)與項(xiàng)（乘積項(xiàng)）包含該邏輯函數(shù)的全部變量，且每個(gè)變量或以原變量或以反變量只出現(xiàn)一次，則該與項(xiàng)稱為最小項(xiàng)。對(duì)于n個(gè)變量的邏輯函數(shù)共有2n個(gè)最小項(xiàng)。最小項(xiàng)性質(zhì)：（1）對(duì)于變量的任一組取值，只有一個(gè)最小項(xiàng)的值為1。（2）不同的最小項(xiàng)，使其值為1的那組變量取值也不同。（3）對(duì)于變量的同一組取值，任意兩個(gè)最小項(xiàng)邏輯與的結(jié)果為0。（4）對(duì)于變量的同一組取值，全部最小項(xiàng)邏輯或的結(jié)果為1。17求邏輯函數(shù)的反函數(shù)有哪幾種方法？ 答：一種是直接利用邏輯代數(shù)中的基本定律和公式求反函數(shù)；一種是用反演規(guī)則來求；還可以通過真值表來求。18為什么TTL與非門的多余輸入端不能接地？為什么TTL或非門的輸入端不能接高電平VCC或懸空？ 答：TTL與非門的多余輸入端接地變使得與非門關(guān)閉，輸出恒定為高電平。 而TTL或非門的輸如端接高電平或懸空，使得或非門恒定輸出為0，或非門被關(guān)閉。因此，不能這樣接。19為什么CMOS門電路閑置輸入端不允許懸空？ 答：CMOS閑置輸入端不允許懸空，以免拾取脈沖干擾。20如將CMOS與非門、或非門和異或門作反相器使用，輸入端應(yīng)如何連接？答：與非門和異或門閑置輸入端接高電平或懸空；或非門閑置輸入端接地（低電平）便能作非門使用。21二極管產(chǎn)生反向恢復(fù)時(shí)間的原因是什么？它對(duì)開關(guān)速度有何影響？ 答：二極管產(chǎn)生反向恢復(fù)時(shí)間trr的原因是：二極管在正向?qū)〞r(shí)，P區(qū)的多數(shù)載流子空穴大量流入N區(qū)，N區(qū)的多數(shù)載流子電子大量流入P區(qū)，在P區(qū)和N區(qū)分別存儲(chǔ)了大量的存儲(chǔ)電荷。當(dāng)二極管兩端電壓躍變?yōu)樨?fù)值時(shí)，上述存儲(chǔ)電荷不會(huì)立刻消失，在反向電壓的作用下形成了較大的反向電流。隨著存儲(chǔ)電荷的不斷消散，反向電流也隨之減少，最終二極管轉(zhuǎn)為截止。 22CT74LS系列TTL與非門輸入端的輸入端懸空屬于邏輯1嗎？答：為邏輯1。23三態(tài)輸出與非門的邏輯功能，它有什么特點(diǎn)和用途？ 答：三態(tài)輸出與非門，EN為使能端，當(dāng)EN高電平有效時(shí)：EN=1時(shí)，輸出和輸入之間是與非邏輯關(guān)系，電路處于工作狀態(tài)；EN=0時(shí)，輸出Y現(xiàn)高阻狀態(tài)，即處于懸浮態(tài)。 三態(tài)輸出門的應(yīng)用：用三態(tài)輸出門構(gòu)成單向總線、用三態(tài)輸出門構(gòu)成雙向總24為什么一般TTL與非門不能用來實(shí)現(xiàn)線與，而OC門可用來實(shí)現(xiàn)線與？答：TTL與非門輸出為推拉式輸出電路結(jié)構(gòu)，它們的輸出端不能并聯(lián)使用。如果一個(gè)門的輸出是高電平而另一個(gè)的輸出是低電平，則輸出端并聯(lián)以后必然有很大的負(fù)載電流同時(shí)流過這兩個(gè)門的輸出級(jí)，這個(gè)電流的數(shù)值將遠(yuǎn)遠(yuǎn)超過正常工作電流，可能使門電路損壞。因此，不能用來實(shí)現(xiàn)線與。而OC門外為集電極開路結(jié)構(gòu)，在工作時(shí)需要外接負(fù)載電阻和電源。將兩個(gè)OC結(jié)構(gòu)與非門輸出端并聯(lián)，便不會(huì)有電流過大損壞管子的問題。25在CMOS與非門和或非門的實(shí)際集成電路中，其輸入級(jí)和輸出級(jí)為什么要用反相器？ 答：門電路的輸入端和輸出端加了緩沖級(jí)后，其輸出的高電平和低電平都不會(huì)受輸入狀態(tài)的影響，其電氣特性和反向器相同。因?yàn)?，CMOS反向器的電氣特性和好，如電壓傳輸特性好，噪聲容限高，功耗低等。26使用CMOS數(shù)字集成電路時(shí)應(yīng)注意哪些問題？ 答：(1)注意不同系列 CMOS 電路允許的電源電壓范圍不同，一般多用 + 5 V。電源電壓越高，抗干擾能力也越強(qiáng)。 (2)閑置輸入端的處理：不允許懸空?？膳c使用輸入端并聯(lián)使用。但這樣會(huì)增大輸入電容，使速度下降，因此工作頻率高時(shí)不宜這樣用。27OC門有什么特點(diǎn)和用途？ 答：集電極開路與非門（OC門），工作時(shí)，需在輸出端Y和VCC之間外接一個(gè)負(fù)載電阻RL，其邏輯功能和TTL與非門相似，所不同的是，它輸出的高電平不是3.6V，而是電源電壓VCC（5V）。 它的用途是：實(shí)現(xiàn)線與邏輯、電平轉(zhuǎn)換和驅(qū)動(dòng)發(fā)光二極管等28組合邏輯電路的分析步驟？ 答：（1）根據(jù)給定的邏輯電路寫出輸出邏輯函數(shù)表達(dá)式。必要時(shí)，可用卡諾圖或代數(shù)法進(jìn)行化簡(jiǎn)，求出最簡(jiǎn)邏輯函數(shù)式。（2）根據(jù)邏輯函數(shù)式列出真值表。（3）根據(jù)真值表或化簡(jiǎn)的邏輯函數(shù)式說明電路的邏輯功能。29半加器全加器的區(qū)別是什么？答：只考慮本位兩個(gè)二進(jìn)制數(shù)相加，而不考慮來自低位進(jìn)位數(shù)相加的運(yùn)算電路稱為半加器。將兩個(gè)多位二進(jìn)制數(shù)相加時(shí)，除考慮本位兩個(gè)二進(jìn)制數(shù)相加外，還應(yīng)考慮相鄰低位來的進(jìn)位數(shù)相加的運(yùn)算電路，稱為全加器。區(qū)別是，全加器要考慮鄰低位來的進(jìn)位數(shù)。30優(yōu)先編碼器？它是否存在編碼信號(hào)間的相互排斥？ 答：在優(yōu)先編碼器中，允許多個(gè)輸入信號(hào)同時(shí)請(qǐng)求編碼，電路對(duì)其中一個(gè)優(yōu)先級(jí)別最高的信號(hào)進(jìn)行編碼。）。不存在信號(hào)間的相互排斥，多個(gè)編碼信號(hào)可以同時(shí)發(fā)出編碼請(qǐng)求，但優(yōu)先級(jí)別高的編碼信號(hào)排斥低級(jí)別的，電路對(duì)其中一個(gè)優(yōu)先級(jí)別最高的編碼。31如何判別組合邏輯電路是否存在冒險(xiǎn)？常用消除冒險(xiǎn)的方法有哪幾種？ 答：組合邏輯電路是否存在冒險(xiǎn)可用代數(shù)法和卡諾圖法進(jìn)行判斷。消除冒險(xiǎn)的方法有修改邏輯設(shè)計(jì)、輸出端并聯(lián)濾波電容、引入選通脈沖等。32二進(jìn)制譯碼器、二十進(jìn)制譯碼器、顯示譯碼器三者之間有哪些主要區(qū)別？ 答：二進(jìn)制譯碼器：對(duì)于n個(gè)輸入變量，有2n個(gè)輸出，且每個(gè)輸出都是輸入變量的最小項(xiàng)。又叫全譯碼器，可用來實(shí)現(xiàn)單輸出或多輸出的任意邏輯函數(shù)。二十進(jìn)制譯碼器：將輸入的二進(jìn)制代碼翻譯成09十個(gè)對(duì)應(yīng)信號(hào)輸出的邏輯電路。即僅有十個(gè)輸出。顯示譯碼器輸入的一般為二十進(jìn)制代碼，輸出信號(hào)用來驅(qū)動(dòng)顯示器，如4線7段譯碼器等33為什么說二進(jìn)制譯碼器很適合用于實(shí)現(xiàn)多輸出邏輯函數(shù)？ 答：二進(jìn)制譯碼器又叫全譯碼器，即輸出為全部最小項(xiàng)，且每個(gè)輸出為一個(gè)最小項(xiàng)，而任一邏輯函數(shù)都可變換為最小項(xiàng)表達(dá)式。因此，用譯碼器實(shí)現(xiàn)邏輯函數(shù)時(shí)，用門電路將有關(guān)最小項(xiàng)進(jìn)行綜合，即能很方便地實(shí)現(xiàn)多輸出邏輯函數(shù)。34什么叫超前進(jìn)位加法器？和串行進(jìn)位加法器相比，它的運(yùn)算速度為什么會(huì)提高？ 答：超前進(jìn)位加法器指：電路進(jìn)行二進(jìn)制加法運(yùn)算時(shí)，通過快速進(jìn)位電路同時(shí)產(chǎn)生除最低位全加器外的其余所有全加器的進(jìn)位信號(hào)，無需再由低位到高位逐位傳遞進(jìn)位信號(hào)，從而消除了串行進(jìn)位加法器逐位傳遞進(jìn)位信號(hào)的時(shí)間，提高了加法器的運(yùn)算速度。35什么是同步時(shí)序邏輯電路？什么是異步時(shí)序邏輯電路? 答：（1）同步時(shí)序邏輯電路：電路中所有觸發(fā)器（存儲(chǔ)電路）狀態(tài)的變更發(fā)生在同一時(shí)鐘的同一時(shí)刻。（2）異步時(shí)序邏輯電路：電路中所有觸發(fā)器（存儲(chǔ)電路）狀態(tài)的變更不都發(fā)生在同一時(shí)鐘的同一時(shí)刻。36主從觸發(fā)器和邊沿觸發(fā)器的工作各有哪些特點(diǎn)? 答：主從觸發(fā)器由分別工作在時(shí)鐘脈沖 CP 不同時(shí)段的主觸發(fā)器和從觸發(fā)器構(gòu)成，通常只能在 CP 下降沿時(shí)刻狀態(tài)發(fā)生翻轉(zhuǎn)，而在 CP 其它時(shí)刻保持狀態(tài)不變。它雖然克服了空翻，但對(duì)輸入信號(hào)仍有限制。邊沿觸發(fā)器只能在 CP 上升沿(或下降沿)時(shí)刻接收輸入信號(hào)，其狀態(tài)只能在 CP 上升沿(或下降沿)時(shí)刻發(fā)生翻轉(zhuǎn)。它應(yīng)用范圍廣、可靠性高、抗干擾能力強(qiáng)。37如何檢查設(shè)計(jì)出來的同步時(shí)序邏輯電路能否自啟動(dòng)? 答：將偏離狀態(tài)逐個(gè)代入狀態(tài)方程中進(jìn)行運(yùn)算后得到次態(tài)（或直接從卡諾圖看出），若偏離狀態(tài)的次態(tài)為有效循環(huán)中的任一狀態(tài)，則電路可以自啟動(dòng)，若偏離狀態(tài)的次態(tài)不是有效循環(huán)中的狀態(tài)，則電路不能自啟動(dòng)。38什么是并行輸入和并行輸出?什么是串行輸入和串行輸出? 答：在CP脈沖的作用下，將輸入信號(hào)D0-Dn并行存入到各級(jí)觸發(fā)器中，稱為并行輸入。在并行輸出指令脈沖的作用下，從寄存器各Q端或輸出與門的輸出端同時(shí)得到Q0-Qn信號(hào)，稱為并行輸出。在移位脈沖的作用下，從寄存器串行輸入端輸入串行數(shù)碼稱為串行輸入。在移位脈沖的作用下，從寄存器輸出端得到串行數(shù)碼稱為串行輸出。39分析時(shí)序邏輯電路有哪些步驟？答：1）寫方程式 （1）輸出方程、（2）驅(qū)動(dòng)方程、（3）狀態(tài)方程、（4）時(shí)鐘方程（異步時(shí)序邏輯電路）； 2）列狀態(tài)轉(zhuǎn)換真值表；3）畫狀態(tài)轉(zhuǎn)換圖；4）邏輯功能的說明。40什么叫異步計(jì)數(shù)器?什么叫同步計(jì)數(shù)器?它們各有哪些優(yōu)缺點(diǎn)? 答：構(gòu)成計(jì)數(shù)器的所有觸發(fā)器（存儲(chǔ)電路）狀態(tài)的變更不都發(fā)生在同一時(shí)鐘的同一時(shí)刻（CP或CP），稱為異步計(jì)數(shù)器。電路簡(jiǎn)單，速度較慢。構(gòu)成計(jì)數(shù)器的所有觸發(fā)器（存儲(chǔ)電路）狀態(tài)的變更都發(fā)生在同一時(shí)鐘的同一時(shí)刻（CP或CP），稱為同步計(jì)數(shù)器。電路較復(fù)雜，速度快。41單穩(wěn)態(tài)觸發(fā)器有什么特點(diǎn)? 它主要有哪些用途? 答：?jiǎn)畏€(wěn)態(tài)觸發(fā)器有一個(gè)穩(wěn)定狀態(tài)和一個(gè)暫穩(wěn)態(tài)，在沒有觸發(fā)脈沖作用時(shí)，電路處于穩(wěn)定狀態(tài)。在輸入觸發(fā)脈沖作用下，電路進(jìn)入暫穩(wěn)態(tài)，暫穩(wěn)態(tài)維持時(shí)問的長(zhǎng)短取決于電路本身的參數(shù)，與觸發(fā)脈沖的寬度和幅度無關(guān)經(jīng)一段時(shí)間后，自動(dòng)返回到穩(wěn)定狀態(tài)，從而輸出寬度和幅度都符合要求的矩形脈沖。輸出脈沖寬度取決于定時(shí)元件R、C值的大小，與輸入觸發(fā)脈沖沒有關(guān)系。調(diào)節(jié)R、C值的大小，可改變輸出脈沖的寬度。由于具備這些特點(diǎn)，單穩(wěn)態(tài)觸發(fā)器被廣泛應(yīng)用于脈沖整形、延時(shí)(產(chǎn)生滯后于觸發(fā)脈沖的輸出脈沖)以及定時(shí)(產(chǎn)生固定時(shí)間寬度的脈沖信號(hào))等。42多諧振蕩器的特點(diǎn)？答：多諧振蕩器沒有穩(wěn)定狀態(tài)，只有兩個(gè)暫穩(wěn)態(tài)。依靠電容的充電和放電，使兩個(gè)暫穩(wěn)態(tài)相互自動(dòng)交換。因此，多諧振蕩器接通電源后便可輸出周期性的矩形脈沖。改變電容充、放電回路中的RC值的大小，便可調(diào)節(jié)振蕩頻率。在振蕩頻率穩(wěn)定度要求很高的情況下，可采用石英晶體多諧振蕩器。43施密特觸發(fā)器的特點(diǎn)？答：施密特觸發(fā)器有兩個(gè)穩(wěn)定狀態(tài)，而每個(gè)穩(wěn)定狀態(tài)都是依靠輸入電平來維持的。當(dāng)輸入電壓大于正向閾值電壓VT+時(shí)，輸出狀態(tài)轉(zhuǎn)換到另一個(gè)穩(wěn)定狀態(tài)；而當(dāng)輸入電壓小于負(fù)向閾值電壓VT-時(shí)，輸出狀態(tài)又返回到原來的穩(wěn)定狀態(tài)。利用這個(gè)特性可將任意輸入波形變換成邊沿陡峭的矩形脈沖輸出，特別是可將邊沿變化緩慢的信號(hào)變換成邊沿陡峭的矩形脈沖。施密特觸發(fā)器具有回差特性，調(diào)節(jié)回差電壓的大小，可改變電路的抗干擾能力。44施密特觸發(fā)器為什么能將邊沿變化緩慢的信號(hào)變換成邊沿陡峭的矩形脈沖? 答：輸入信號(hào)從低電平上升的過程中，電路狀態(tài)轉(zhuǎn)換時(shí)對(duì)應(yīng)的輸入電平，與輸入信號(hào)從高電平下降過程中對(duì)應(yīng)的輸入轉(zhuǎn)換電平不同；在電路狀態(tài)轉(zhuǎn)換時(shí)，通過電路內(nèi)部的正反饋過程使輸出電壓波形的邊沿變得很陡。45ROM主要由哪幾部分組成? 它的主要特點(diǎn)是什么? 答：只讀存儲(chǔ)器(ROM)主要由地址譯碼器、存儲(chǔ)矩陣和輸出緩沖級(jí)等部分組成，其主要特點(diǎn)是存放的數(shù)據(jù)是固定不變的，不能隨意改寫。工作時(shí)。只能根據(jù)地址讀出數(shù)據(jù)。ROM工作可靠，斷電后，存儲(chǔ)的數(shù)據(jù)不會(huì)丟失，因此，它常用于存儲(chǔ)固定數(shù)據(jù)的場(chǎng)合。只讀存儲(chǔ)器有固定ROM和可編程ROM。固定ROM由芯片制造廠向芯片寫入數(shù)據(jù)，而可編程ROM則由用戶向芯片寫人數(shù)據(jù)。可編程ROM又分為一次性可編程的PROM和可擦除可編程的EPROM和E2PROM。46靜態(tài)RAM和動(dòng)態(tài)RAM有哪些區(qū)別，動(dòng)態(tài)RAM為什么要進(jìn)行周期性刷新？ 答：隨機(jī)存取存儲(chǔ)器(RAM)分靜態(tài)RAM和動(dòng)態(tài)RAM。靜態(tài)RAM的存儲(chǔ)單元為觸發(fā)器，工作時(shí)不需要刷新，但存儲(chǔ)容量較小。動(dòng)態(tài)RAM的存儲(chǔ)單元是利用MOS管柵極高輸入電阻(大于1010)在柵極電容上可暫存電荷的特點(diǎn)來存儲(chǔ)信息的，由于柵極電容存在漏電，因此，工作時(shí)需要周期性地進(jìn)行刷新。MOS動(dòng)態(tài)存儲(chǔ)單元有單管、3管、4管等結(jié)構(gòu)形式。動(dòng)態(tài)RAM電路簡(jiǎn)單，功耗低，集成度高，常用于大容量存儲(chǔ)器，但外圍電路較復(fù)雜。47什么是位擴(kuò)展? 什么是字?jǐn)U展? 答：一片隨機(jī)存取存儲(chǔ)器(RAM)的存儲(chǔ)容量不夠用時(shí)，可用多片RAM來擴(kuò)展存儲(chǔ)容量。如字?jǐn)?shù)夠用而位數(shù)不夠用時(shí)，可采用位擴(kuò)展接法；如位數(shù)夠用而字?jǐn)?shù)不夠用時(shí)，可采用字?jǐn)U展接法；如字?jǐn)?shù)和位數(shù)都不夠用時(shí)，剛應(yīng)同時(shí)采用位擴(kuò)展接法和宇擴(kuò)展接法。目的是使存儲(chǔ)器的存儲(chǔ)容量擴(kuò)大。48RAM和ROM有什么區(qū)別，它們各適用于什么場(chǎng)合? 答：隨機(jī)存取存儲(chǔ)器(RandomAccessMemory，簡(jiǎn)稱RAM)是一種能夠選擇任一存儲(chǔ)單元寫入(存人)或讀出(取出)數(shù)據(jù)的存儲(chǔ)器，簡(jiǎn)稱RAM，又稱讀寫存儲(chǔ)器。讀出操作時(shí)，原信息