遠程監(jiān)控系統(tǒng)如果實現(xiàn)的技術(shù)解決方案(一).doc

遠程監(jiān)控系統(tǒng)如何實現(xiàn)的技術(shù)解決方案（一） 設(shè)計遠程管理系統(tǒng)時考慮硬件上為了能達到通用性，故結(jié)構(gòu)上將其劃分為兩部分，即用于完成現(xiàn)場監(jiān)控和數(shù)據(jù)遠程傳輸?shù)耐ㄓ镁W(wǎng)絡(luò)平臺和用于完成溫濕度、液位、及輻射總量測量等工作的環(huán)境信息采集子系，由于監(jiān)控系統(tǒng)逐步向數(shù)字化、高清化、智能化方向發(fā)展，因此系統(tǒng)監(jiān)控知識是我們將來不得不慢慢掌握的。 一、系統(tǒng)硬件設(shè)計及實現(xiàn) 在本系統(tǒng)的設(shè)計中，硬件上為了做到通用性，在結(jié)構(gòu)上劃分為兩部分，即用于完成現(xiàn)場監(jiān)控和數(shù)據(jù)遠程傳輸?shù)耐ㄓ镁W(wǎng)絡(luò)平臺和用于完成溫濕度、液位、及輻射總量測量等工作的環(huán)境信息采集子系統(tǒng)。其結(jié)構(gòu)分別如圖1所示。 兩個子系統(tǒng)通過一條40芯扁平電纜連接。在軟件上，考慮到利用互聯(lián)網(wǎng)進行遠程數(shù)據(jù)傳輸?shù)膹碗s性，使用嵌入式操作系統(tǒng)和TCPIP協(xié)議棧是必然的選擇，因此硬件上也圍繞這個關(guān)鍵點進行設(shè)計。 （1）Niosii軟核CPU NiosII軟核CPU是A137ERA公司推出的一種通用32位RISC嵌入式處理器，它特別為可編程邏輯進行了優(yōu)化設(shè)計，并配備有功能完善的開發(fā)套件，包括C/C+編譯器、集成開發(fā)環(huán)境(IDE)、JTAG調(diào)試器等，是ALTERA公司可編程單芯片系統(tǒng)解決方案的核心。 作為一個軟核處理器，NiosII提供了可配置的硬件及軟件調(diào)試特性，包括基本的JTAG的運行控制(運行、停止、單步、存儲器等)、硬件斷點、數(shù)據(jù)觸發(fā)、片內(nèi)和片外跟蹤、嵌入式邏輯分析儀。這些強大的工具可以在開發(fā)階段使用，調(diào)試通過后便可以去掉，節(jié)省資源。NiosII處理器還提供了高、中、低三種不同性能的內(nèi)核，通過與ALTERA提供的超過60種IP核(UART、時鐘、DMA、SDRAM、并行I0等)結(jié)合使用，設(shè)計師可以方便地針對特定的應(yīng)用創(chuàng)建一個在處理器、外設(shè)、存儲器和IO接口方面都完美的方案。除此以外，NiosII還有很多其他優(yōu)秀的特性，如指令定制、硬件加速器等。 （2）網(wǎng)絡(luò)接口單元 以太網(wǎng)接口芯片采用了SMSC公司專門用于嵌入式產(chǎn)品的LAN91C111快速以太網(wǎng)控制器。該芯片內(nèi)部同時集成了以太網(wǎng)介質(zhì)訪問控制器(MAC)及物理層收發(fā)器(PHY)，支持10100M全雙工傳輸模式、自動協(xié)商及流控等功能。其主機接口具有同步總線、異步總線等多種工作模式，可以方便地與各種體系的CPU連接。本設(shè)計中使用了異步總線接口模式，并與FLASH共用地址線和數(shù)據(jù)線，通過FPGA上的適配模塊連接到Avalon片內(nèi)總線。 （3）存儲器單元 由于存儲操作系統(tǒng)內(nèi)核、應(yīng)用程序代碼、程序數(shù)據(jù)等的需要，本系統(tǒng)使用了一片型號為AM29LV320D的Flash芯片。該芯片由AMD公司推出，容量為4MB，支持CFI接口，其與AvMon總線的連接需要FPGA內(nèi)部的總線適配模塊進行時序匹配。SDRAM用于存儲運行期的程序代碼和數(shù)據(jù)，HY57V563220B(L)T為現(xiàn)代公司推出的容量達16MB的SDRAM，由于該芯片端口寬度可達32位，因此系統(tǒng)中使用單芯片即可。SDRAM讀寫時序比較復雜，需要在FPGA中集成專用的SDRAM控制器IP核與其對接。 二、總量計數(shù)IP核 如圖2所示，或探測器獲得的信號經(jīng)由兩級放大器串接組成的線性脈沖放大器放大后送至以LM393為核心的甄別電路進行比較，濾掉噪聲，輸出矩形的脈沖信號。對于這個信號的處理，以MCU(微控制器)為核心的傳統(tǒng)核探測儀只能通過MCU上已有的硬件資源(如定時器)結(jié)合軟件來實現(xiàn)。這種方法受制于硬件資源和MCU的速度，難以對多通道信號源進行并行處理。本系統(tǒng)中，總量計數(shù)IP核即是針對此問題而專門設(shè)計的硬件，使用VHDL語言設(shè)計實現(xiàn)，其內(nèi)部接口符合Avalon片內(nèi)總線從設(shè)備接口規(guī)范，可以方便地掛接在Avalon總線上，作為NiosII軟核cPu的一個專用外設(shè)?？偭坑嫈?shù)IP核是網(wǎng)絡(luò)平臺FPGA中子板接口的一部分，其結(jié)構(gòu)如圖3所示。輻射總量測量與輻射總量測量原理類似，下面以測量為例介紹其工作原理。時鐘源模塊通過對主時鐘分頻產(chǎn)生一個O1秒的脈沖信號，作為定時器計時的基準源。定時器則按照命令寄存器傳過來的采集時間產(chǎn)生所需的定時信息。據(jù)定時器的定時信息和命令寄存器的命令，控制計數(shù)器對測量模塊傳過來的脈信號進行計數(shù)，從而獲得輻射總量的計數(shù)值，該計數(shù)值被存進FIFO中；而在另一側(cè)，NiosIICPU通過Avalon總線向IP核的命令寄存器寫入相應(yīng)的命令字實現(xiàn)對各通道的控制，例如啟動總量計數(shù)、關(guān)閉總量計數(shù)、設(shè)置采集時間及清空FIFO等。值得注意的是，來自甄別電路的或計數(shù)脈沖是與本IP核工作時鐘異步的信號，而計數(shù)器的值最終是需要存人。FIF