集成電路工藝制程

,集成電路工藝制程介紹,TableofContent,集成電路生產(chǎn)的3個(gè)階段機(jī)械性質(zhì)退火（Annealing）雙極型晶體管（BipolarJunctionTransistor-BJT）短溝道效應(yīng)集成的結(jié)果熱電子效應(yīng)（HotElectronEffect）LDD(LightlyDopedDrain)輕摻雜漏極半導(dǎo)體元件的制程,圖顯示集成電路從晶圓的（a）拉晶；（b）制造；（c）切割；（d）封裝；完成的簡(jiǎn)易流程；圖（e）為單一晶粒的集成電路放大圖標(biāo),集成電路生產(chǎn)的3個(gè)階段,習(xí)慣以線路制造的最小線寬、晶片直徑及DRAM（動(dòng)態(tài)隨機(jī)存儲(chǔ)器）所儲(chǔ)存的容量來評(píng)斷集成電路的發(fā)展?fàn)顩r。,集成電路生產(chǎn)的3個(gè)階段,硅晶片（wafer）的制造,集成電路的制作,集成電路的封裝（Package）,退火（Annealing）,原理：利用熱能（ThermalEnergy），將物體內(nèi)產(chǎn)生內(nèi)應(yīng)力的一些缺陷加以消除。所施加的能量將增加晶格原子及缺陷在物體內(nèi)的振動(dòng)及擴(kuò)散，使得原子的排列得以重整。,機(jī)械性質(zhì)薄膜間的機(jī)械應(yīng)力,雙極型晶體管-（BipolarJunctionTransistor-BJT）,美國貝爾實(shí)驗(yàn)室(BellLab)發(fā)明，近代最重要半導(dǎo)體元件之一，獲Nobel物理學(xué)獎(jiǎng)；如圖：一個(gè)在芯片上的NPN雙載子晶體管的截面結(jié)構(gòu)；MOS晶體管：是VLSI里最重要的一種基本的晶體管，已取代了BJT。,如圖所示：因源極和漏極的缺乏層區(qū)域所導(dǎo)致的溝道長(zhǎng)度變化的情形。,短溝道效應(yīng)集成的結(jié)果,LDD(LightlyDopedDrain),采用LDD設(shè)計(jì)的NMOS晶體管的外觀,熱電子效應(yīng)HotElectronEffect,LDD缺點(diǎn)：*使得NMOS制作變得復(fù)雜；*源漏串聯(lián)電阻增加，速度降低；*耗電增加。,典型采用LDD設(shè)計(jì)的晶體管的截面外觀,FOXFieldOxide，場(chǎng)氧化層，隔離器件,IncomingDataFormat,三種主要的CMOS設(shè)計(jì)結(jié)構(gòu)：,CMOS-ComplementaryMetalOxideSemiconductor,P井CMOS,N井CMOS,三種主要的CMOS設(shè)計(jì)結(jié)構(gòu)：,CMOS-ComplementaryMetalOxideSemiconductor,雙井CMOS,CMOS的缺點(diǎn)：Latch-up,寄生雙載子晶體管在CMOS內(nèi)的發(fā)生情形,衍生的正回饋回路,總結(jié)：隨著IC集成度提高，出現(xiàn)“短溝效應(yīng)”，引發(fā)了“熱電子效應(yīng)”。采用LDD結(jié)構(gòu)無法解決集成度提高衍生出的能量耗損及散熱問題，因此出現(xiàn)低能耗高集成度的CMOS，而且現(xiàn)已成為VLSI主要結(jié)構(gòu)，但成本提高，出現(xiàn)雙載流子現(xiàn)象所衍生出的latch-up問題。,*引發(fā)電流(TriggeringCurrent)IH，當(dāng)IIH時(shí)，產(chǎn)生Latch-up，CMOS電路的功能將暫時(shí)或永久性喪失。*防止Latch-up方法：1）增大距離；2）包好襯底；或采用Episubstrate,SOL等。,CMOS的缺點(diǎn)：Latch-up,沉積理論,半導(dǎo)體元件的制程,薄膜的沉積，是一連串涉及吸附原子的吸附、吸附原子在表面的擴(kuò)散及在適當(dāng)?shù)奈恢孟戮劢Y(jié)，以漸漸形成薄膜并成長(zhǎng)的過程。,物理氣相沉積（PhysicalVaporDeposition）PVD蒸鍍（Evaporation）利用被蒸鍍物在高溫（近熔點(diǎn)）時(shí)，具備飽和蒸汽壓，來沉積薄膜的過程。濺鍍（Sputtering）利用離子對(duì)濺鍍物體電極（Electrode）的轟擊（Bombardment）使氣相中具有被鍍物的粒子（如原子），再來沉積薄膜?；瘜W(xué)氣相沉積（ChemicalVaporDeposition）CVD反應(yīng)氣體發(fā)生化學(xué)反應(yīng)，并且生成物沉積在晶片表面薄膜沉積技術(shù)。,分類及詳述,半導(dǎo)體元件的制程,鋁合金濺鍍,鋁合金鋁、硅、銅合金。硅對(duì)AL有一定的固態(tài)溶解度（SolidSolubility），在400時(shí)，硅擴(kuò)散進(jìn)入鋁，且鋁也會(huì)回填硅因擴(kuò)散所留下的空隙，形成如圖所示的尖峰（Spike），解決之道為主動(dòng)摻雜Si，使含量在1%。,金屬Al與Si接觸的表面發(fā)生“尖峰”現(xiàn)象,物理氣相沉積,電致遷移（Electromigration）,濺鍍沉積的鋁，經(jīng)適當(dāng)?shù)耐嘶穑ˋnneal）之后，通常以多晶形式存在，當(dāng)鋁傳導(dǎo)電流時(shí)，由于電場(chǎng)的影響，鋁原子將沿著晶粒界面（GrainBoundary）而移動(dòng)，這一現(xiàn)象稱為電致遷移.,Al線因電致遷移而產(chǎn)生斷路,物理氣相沉積,解決：加入適量Cu，0.5%4%為了預(yù)防“尖峰”、“電移”，使用含Si與Cu的AL合金做導(dǎo)線。Cu缺點(diǎn)：不易形成揮發(fā)物，不易蝕刻。,電致遷移（Electromigration）,阻障層（BarrierLayer）TiN及TiW如圖所示，可避免鋁硅界面的尖峰現(xiàn)象，提升附著能力。,圖：阻障層（打上斜線者）在多重金屬制程及MOS元件上的應(yīng)用,物理氣相沉積,Salicide制程金屬鈦（或白金）極易與Si交互擴(kuò)散而形成一種電阻很低的化合物TiSi2，因此，鈦與Si的界面可以形成一個(gè)很好的歐姆接觸。自行對(duì)準(zhǔn)金屬硅化物（Self-AlignedSilicide）制程,如圖：“自行對(duì)準(zhǔn)金屬硅化物”制程的主要流程,物理氣相沉積,化學(xué)氣相沉積,主要介電材料：SiO2、Si3N4、PSG及BPSG-熱流。圖：沉積薄膜在沉積后（a）及（b）經(jīng)過熱流（Flow）后，其外觀上的差異2.導(dǎo)體：WSix、TiSi2、Ti、W、Poly（多晶硅）3.半導(dǎo)體：Si、epi片,化學(xué)氣相沉積,Si3N4最主要的應(yīng)用，是做為SiO2層的蝕刻幕罩（mask），且不易被氧和H2O所滲透的優(yōu)點(diǎn)，這層幕罩還可以作為場(chǎng)氧化層（FOX）制作時(shí)防止有源區(qū)（ActiveArea）受氧化，這就是有名的LOCOS制程。Poly、WSix經(jīng)摻雜的多晶硅及硅化鎢所組成的多晶硅化金屬（Polycide）是VLSI中最主要gate導(dǎo)電層。W鎢插塞（TungstenPlug），極佳的階梯覆蓋能力。,圖：鎢插塞在多重金屬化制程上的應(yīng)用及其結(jié)構(gòu),微影（Photolithography）,半導(dǎo)體元件的制程,通常以一個(gè)制程所需要經(jīng)過光罩（mask）數(shù)量來表示這個(gè)制程的難易。,1.曝光（Exposure）：把光罩上的圖案，完整地傳遞(Transfer)到晶片表面的光阻上；2.顯影（Development）：像洗相片一樣，光阻所獲得的圖案與光罩上的相同或呈互補(bǔ)（Complementary）。,微影（Photolithography）,微影需備的器材有：光源-光罩-光阻-顯影液（Developer），NaOH、KOH中和。微影制程：光阻覆蓋（Coating）；曝光；顯影。,光阻：主要由樹脂（Resin），感光劑（Sensitizer）及溶劑（Solvent）混合而成負(fù)光阻光阻遇光后產(chǎn)生鏈結(jié)（Crosslinking），使結(jié)構(gòu)加強(qiáng)而不溶于顯影液；正光阻光阻遇光后產(chǎn)生解離，形成一種溶于顯影液的結(jié)構(gòu)。好的光阻應(yīng)具備：附著性（Adhesion）抗蝕刻性（EtchResistance）解析度（Resolution）,光罩：6英寸晶片，每片約需4060次左右曝光（依賴chip大小）,微影（Photolithography）,曝光技術(shù)：5倍的mask。顯示兩種微影的曝光技術(shù)：（a）接觸式（b）投影式（c）為以10倍的光罩進(jìn)行重復(fù)且步進(jìn)的投影式曝光的概念圖。,微影,光源解析度、聚焦深度與光源的波長(zhǎng)有關(guān),微影,因?yàn)楣庾璧暮穸?，曝光機(jī)所提供的解析度應(yīng)該至少能含蓋圖里的a、b兩點(diǎn)。我們常以DOF、來表示曝光機(jī)所能提供的這個(gè)深度。,*紫外線：4360A*深紫外線：2480A，尋找波長(zhǎng)更短的光源*X光（不易聚焦且專用光罩不易制作）*電子束曝光時(shí)間長(zhǎng)，影響量產(chǎn)。解析度R0.35、0.25、0.18，聚焦深度DOF光阻厚度,蝕刻（Etch）,半導(dǎo)體元件的制程,微影只是將光罩圖案轉(zhuǎn)移到光阻上，接下來利用這層光阻為罩幕（mask），以便對(duì)光阻下的薄膜或Si片進(jìn)行選擇性蝕刻或離子注入。蝕刻即是利用化學(xué)反應(yīng)或物理作用，把光阻上的圖案轉(zhuǎn)移到薄膜上。,元件制作：薄膜沉積-微影-蝕刻,薄膜經(jīng)：（a）等向性蝕刻及（b）非等向性蝕刻后的簿膜橫截面輪廓,刻蝕（Etch）,濕蝕刻：等向性蝕刻干蝕刻：非等向性（垂直方向橫向蝕刻速率）選擇性（Selectivity）蝕刻速率比蝕刻速率-產(chǎn)量均勻性-品質(zhì)完善，Yield增高,分類：,刻蝕（Etch）,濺擊蝕刻+極佳的非等向性，但選擇性較差；等離子蝕刻（PlasmaEtching）+選擇性較佳，但非等向性差；反應(yīng)性離子蝕刻（ReactiveIonEtch）RIE+選擇性、非等向性俱佳（選擇性：2:140