DSP 重點(diǎn)(僅供參考)

第一章DSP技術(shù)綜述1.DSP的含義數(shù)字信號(hào)處理是用數(shù)值計(jì)算方法處理信號(hào)的科學(xué)數(shù)字信號(hào)處理器是數(shù)字信號(hào)處理用的可編程微處理器2.2.DSP系統(tǒng)的基本構(gòu)成DSP系統(tǒng)的基本構(gòu)成P13 .計(jì)算機(jī)總線結(jié)構(gòu)(1)馮諾伊曼總線的示意圖P2(2)哈佛構(gòu)造和改善哈佛構(gòu)造的形象P3(3)計(jì)算機(jī)的總線結(jié)構(gòu)分為馮諾依曼結(jié)構(gòu)和哈佛結(jié)構(gòu)。 許多微處理器和單片機(jī)采用電話噪聲定時(shí)結(jié)構(gòu)，指令的執(zhí)行只能串行，不能并行，處理速度慢，數(shù)據(jù)吞吐量低，只包括內(nèi)部總線和數(shù)據(jù)總線DSP采用改進(jìn)型哈佛總線結(jié)構(gòu)。 哈佛結(jié)構(gòu)的程序存儲(chǔ)器和數(shù)據(jù)存儲(chǔ)器是分離的。 有多個(gè)獨(dú)立的程序總線和數(shù)據(jù)總線。 程序地址總線(PAB )、程序數(shù)據(jù)總線(PDB )、程序控制總線(PCB )、數(shù)據(jù)總線(DAB )、數(shù)據(jù)控制總線(DCB )，它們能夠同時(shí)地尋址及讀寫程序和數(shù)據(jù)。 因此，能夠并行執(zhí)行指令和存取數(shù)據(jù)，能夠大幅提高CPU的動(dòng)作速度和處理能力。 改進(jìn)的硬件結(jié)構(gòu)的優(yōu)點(diǎn)是數(shù)據(jù)總線和程序總線之間存在布局交叉連接，即程序空間和數(shù)據(jù)空間之間存在相互訪問能力，從而增加了內(nèi)存訪問的靈活性，提高了DSP的運(yùn)行效率。DSP的硬件總線的改進(jìn)是： (1)片內(nèi)的RAM可以映像到數(shù)據(jù)空間中，可以映像到程序空間中，(2)片內(nèi)的ROM可以映像到程序空間中，或者可以映像到數(shù)據(jù)空間中，以及(3)具有加載功能4 .在DSP芯片內(nèi)集成硬件乘法器和乘法器，沒有除法硬件。5.DSP芯片具有硬件迭代循環(huán)機(jī)制，進(jìn)入迭代機(jī)制的指令自動(dòng)變成單周期指令，執(zhí)行時(shí)間大大減少。6.TI公司發(fā)展了三大系列DSP芯片TMS 320 c2000 TMS 320 c 5000 TMS 320 c 6000系列TMS320C2000此系列為測(cè)量應(yīng)用程序的16位/32定點(diǎn)DSP，執(zhí)行速度最高為150MIPS，有2個(gè)系列C24X、C28XTMS320C5000系列為低功耗的16位光點(diǎn)DSP，處理速度最高可達(dá)600MIPS，有C54X和C55X系列TMS320C6000系列是高性能的32位DSP，C6000還包括三個(gè)系列C62XX、C64XX和C67XX，其中C62XX、C64XX是定點(diǎn)DSP，C67XX是浮點(diǎn)DSP。7.ADI公司的DSP主要有四個(gè)系列ADSP21XX系列主要以218X和219系列為代表SHARC系列，本系列為32位浮點(diǎn)DSPTiger SHARC系列具有比SHARC系列更高的浮點(diǎn)運(yùn)算功能Blackfin系列、低功耗、高性能的16/32位DSP8.DSP芯片分類按數(shù)據(jù)格式分為定點(diǎn)DSP和浮點(diǎn)DSP定點(diǎn)DSP以定點(diǎn)數(shù)據(jù)格式操作，數(shù)據(jù)長度通常為16/32位，其特征在于：成本低，功耗小，數(shù)值顯示范圍窄，編程難度高，有混合小數(shù)運(yùn)算時(shí)，必須使用定點(diǎn)縮放方法浮點(diǎn)DSP以浮點(diǎn)數(shù)據(jù)形式操作，數(shù)據(jù)長度通常為32/64位。 特點(diǎn)：當(dāng)開發(fā)容易，適用于大量數(shù)字信號(hào)處理運(yùn)算時(shí)，硬件結(jié)構(gòu)相對(duì)復(fù)雜，功耗大，價(jià)格高于定點(diǎn)DSP。 浮點(diǎn)芯片通常被用于數(shù)據(jù)的動(dòng)態(tài)范圍和高精度系統(tǒng)。按芯片用途分為通用型DSP和專用型DSP通用DSP程序和處理能力強(qiáng)，適合普通的數(shù)字信號(hào)處理應(yīng)用。專用型DSP是為實(shí)現(xiàn)不同算法而設(shè)計(jì)的芯片，運(yùn)算速度高，編程能力有限，靈活性低第二章TMS320C54X硬件結(jié)構(gòu)和原理1.C54X的內(nèi)部結(jié)構(gòu)C54X DSP的內(nèi)部結(jié)構(gòu)主要由C54X CPU核心、片上存儲(chǔ)器、片上外圍設(shè)備(簡稱片上外圍設(shè)備)三大部分構(gòu)成。 多總線的哈佛結(jié)構(gòu)為了實(shí)現(xiàn)CPU與片內(nèi)存儲(chǔ)器的數(shù)據(jù)交換，C54X片內(nèi)配置有8組16位地址總線和數(shù)據(jù)總線，片內(nèi)具有外設(shè)總線，通過6信道直接存儲(chǔ)器訪問(DMA )執(zhí)行片內(nèi)外圍設(shè)備的數(shù)據(jù)傳輸在CPU核心c54x的CPU內(nèi)，三個(gè)rom和RAM集成在一個(gè)40位算術(shù)邏輯運(yùn)算單元(ALU )和兩個(gè)40位累加器(ACCA、ACCB)C54X片段內(nèi)的存儲(chǔ)空間：C54X片段中C54X片上外圍設(shè)備具有芯片內(nèi)鎖相環(huán)(PLL )的時(shí)鐘發(fā)生器和具有4位給定標(biāo)記的16位可編程計(jì)時(shí)器支持全雙工多緩沖串行端口8/16位并行主機(jī)接口(HPI) 6通道與主機(jī)通信軟件可編程等待狀態(tài)發(fā)生器和可編程分區(qū)轉(zhuǎn)換邏輯電路的多個(gè)通用數(shù)字I/O接口包括符合IEEE-1149.1標(biāo)準(zhǔn)的片上仿真接口等。 C54X省電模式可編程省電模式： IDLE1 IDLE2 IDLE3(最大省電)C54X總線結(jié)構(gòu)C54X采用多總線結(jié)構(gòu)，包括8組16位內(nèi)部總線 2套程序存儲(chǔ)器操作總線：程序地址總線PAB、程序總線PB6套數(shù)據(jù)存儲(chǔ)操作總線：數(shù)據(jù)地址總線CAB DAB EAB、數(shù)據(jù)總線CB DBEB程序存儲(chǔ)器操作總線程序地址總線PAB向CPU提供讀取命令和寫入命令所需的地址，CPU能夠經(jīng)由程序總線PB讀取程序存儲(chǔ)器的命令代碼和即時(shí)數(shù)，并經(jīng)由數(shù)據(jù)總線EB進(jìn)行程序的寫入操作9 .數(shù)據(jù)存儲(chǔ)器操作總線數(shù)據(jù)地址總線CAB DAB EAB在執(zhí)行傳輸命令時(shí)所需的數(shù)據(jù)存儲(chǔ)地址總線CB DB EB負(fù)責(zé)讀/寫數(shù)據(jù)的傳輸，內(nèi)部總線的使用狀況：單數(shù)據(jù)操作數(shù)(Smem )的讀取使用DAB和DB，單數(shù)據(jù)的寫入使用EAB和EB讀出長數(shù)據(jù)操作數(shù)(Lmem )時(shí)，CAB和CB分別提供高位16位數(shù)據(jù)的地址和數(shù)據(jù)，DAB和DB分別提供低位16位數(shù)據(jù)的地址和數(shù)據(jù)讀出雙數(shù)據(jù)操作數(shù)(Xmem，Ymem )時(shí)，由DAB給出的Xmen的地址從DB讀出數(shù)據(jù)，Ymem的地址和數(shù)據(jù)分別從CAB和CB總線取得在片內(nèi)提供與片內(nèi)外圍設(shè)備通信的雙向總線10 .蓄能器C54X CPU內(nèi)有2個(gè)40位存儲(chǔ)器a和b，每個(gè)存儲(chǔ)器有3個(gè)組件：低150高1631和8位保護(hù)位3932 .保護(hù)位的作用：在數(shù)值計(jì)算中發(fā)生32位編碼運(yùn)算溢出時(shí)，保存溢出結(jié)果11 .指數(shù)編碼器(計(jì)算)指數(shù)編碼器為用于在累加器中求數(shù)據(jù)指數(shù)的專業(yè)硬件，其特別對(duì)于浮點(diǎn)數(shù)據(jù)格式的數(shù)字信號(hào)處理有用，且計(jì)算中需要高精度且采用CPU的狀態(tài)和控制寄存器C54X CPU有狀態(tài)寄存器ST0、ST1、處理器模式狀態(tài)寄存器PMST種狀態(tài)和控制寄存器。訪問或修改ST0、ST1的方法-通過命令SSBX或RSBX清除ST0、ST1所在的位置位或零用加載指令LD將數(shù)據(jù)加載到ST0、ST1的位中通過存儲(chǔ)器指令STM等將設(shè)定值加載到ST0、ST1中13.C54X存儲(chǔ)空間分為三個(gè)獨(dú)立的空間程序空間、數(shù)據(jù)空間、I/O空間程序存儲(chǔ)器基本空間64K字，最大可擴(kuò)展到8M字?jǐn)?shù)據(jù)存儲(chǔ)器空間64K字、I/O空間64K字14 .程序存儲(chǔ)器(第0頁) P30程序空間用于存儲(chǔ)指令代碼和常數(shù)表程序存儲(chǔ)器第0頁的地址0000hFFFFh=0時(shí)，上電復(fù)位程序從片上ROM執(zhí)行，變?yōu)樽畛踔噶畹牡刂稦F80h在=1情況下，通電復(fù)位后的程序從片外擴(kuò)展的程序存儲(chǔ)器芯片的地址FF80h開始執(zhí)行.15 .頁面擴(kuò)展P32C5402是20條外部地址線a19a0、16條外部數(shù)據(jù)線D15D0、最大可擴(kuò)展程序空間220=1M字、擴(kuò)展后的程序空間16頁、每頁64K字節(jié)、CPU內(nèi)部16位的專用寄存器即程序計(jì)數(shù)器16 .通過MMR方式訪問寄存器的優(yōu)點(diǎn)地址方式被簡化，存取效率提高，通過CPU的寄存器的讀取和寄存器之間，寄存器和存儲(chǔ)器之間的數(shù)據(jù)交換變得更加靈活、方便了17.C54X復(fù)位時(shí)DSP執(zhí)行的操作P35處理器模式狀態(tài)寄存器PMST的位IPTR=1FFh在程序存儲(chǔ)器的FF80hFFFh區(qū)域中設(shè)置中斷向量表的128字程序計(jì)數(shù)器PC=FF80h，即復(fù)位程序從FF80h開始執(zhí)行設(shè)ST1的位INTM=1，關(guān)閉所有可屏蔽的中斷設(shè)中斷標(biāo)志寄存器IFR=0，指向程序存儲(chǔ)器空間的第0頁18.C54X系列DSP提供多種省電動(dòng)作方式P36有空閑模式1 (復(fù)位或中斷喚醒)、空閑模式2 (外部中斷源喚醒)、空閑模式3 (外部中斷源喚醒)和保持模式4種，IDLE3最省電19 .中斷的分類P38(C54X中斷請(qǐng)求源可以把中斷分成軟件中斷和硬件中斷，其中由指令I(lǐng)NTR、TRAP或RESET的執(zhí)行引起的硬件中斷是來自外部端子的觸發(fā)信號(hào)或來自芯片內(nèi)外圍設(shè)備的中斷(2)從切斷的觀點(diǎn)出發(fā)，可分為可切斷和不可切斷。 未被掩蔽的中斷是指未被禁止的中斷。 C54X非屏蔽中斷包括所有軟件中斷和兩個(gè)外部硬件中斷的和。 可屏蔽中斷是指通過軟件設(shè)定可以禁止或允許的中斷。 在C54X中，與外部端子和芯片上外圍設(shè)備對(duì)應(yīng)硬件中斷有1316個(gè)20 .中斷優(yōu)先級(jí)P38中斷優(yōu)先級(jí)由芯片本身決定，用戶無法通過軟件進(jìn)行變更(硬件復(fù)位)。21.14個(gè)可阻斷的中斷外部 (4個(gè))定時(shí)器中斷TINT (1個(gè))串行端口中斷RINT0、XINT0、RINT1、XINT1、RINT2、XINT2 (6個(gè))主機(jī)接口中斷(1個(gè))直接內(nèi)存訪問DMA中斷DMAC4、DMAC5 (2個(gè))22 .中斷向量地址的計(jì)算P4023 .軟件中斷命令的介紹指令RESET :可在程序的任意位置使用，基于RESET的軟件復(fù)位和硬件復(fù)位的初始狀態(tài)不同與intrk 0k31 s t 1中的中斷掩碼位INTM及中斷掩碼寄存器(IER )的狀態(tài)無關(guān)，執(zhí)行該指令后，強(qiáng)制CPU跳轉(zhuǎn)到k指定的中斷矢量地址。 確認(rèn)了INTR K中斷時(shí)，位INTM設(shè)置為1，禁止其他可屏蔽的中斷，但中斷標(biāo)志寄存器IFR的對(duì)應(yīng)標(biāo)志位不設(shè)置，也無法清除該位。TRAP K 0K31 TRAP命令不影響比特INTM，響應(yīng)于TRAP命令的CPU的中斷可以在其他高優(yōu)先級(jí)的可掩碼中斷。24.C54X具有用于管理中斷的兩個(gè)寄存器，其中中斷標(biāo)志寄存器IFR和中斷掩碼寄存器IMR全部是16位寄存器圖像寄存器，且地址為(IFR)0001H (IMR)0000H2-5 .如果出現(xiàn)中斷請(qǐng)求，那么將對(duì)應(yīng)于中斷標(biāo)記寄存器IFR的位置1置于26.IMR的每一位可被看作是可斷開的開關(guān)，在其相位的標(biāo)志位中可寫入1，允許斷開源斷開，禁止寫入0，ST1的INTM閉合總開關(guān)，INTM=0以及總開關(guān)，允許根據(jù)IMR的存在=1而閉合斷開2-7 .中斷響應(yīng)和中斷處理過程(1)非屏蔽中斷或者軟件中斷的處理順序發(fā)生中斷響應(yīng)信號(hào)將INTM位置1屏蔽其他可屏蔽中斷(TRAPK指令除外)保存當(dāng)前的PC值，中斷結(jié)束后返回主程序 CPU進(jìn)入適當(dāng)?shù)闹袛喾?wù)程序ISR，執(zhí)行ISRISR的結(jié)束位置有返回命令，執(zhí)行返回命令，將返回地址從堆棧擊落到PC CPU繼續(xù)執(zhí)行主程序(2)能夠切斷中斷的處理過程首先判斷：1)INTM=02)IMR的相位為13 )當(dāng)前中斷優(yōu)先級(jí)最高時(shí)進(jìn)行處理在 INTM位置1，其他可屏蔽中斷 CPU開始中斷向量表的相應(yīng)位地址取出中斷矢量的起始字節(jié)指令后，DSP會(huì)產(chǎn)生中斷響應(yīng)信號(hào)，清除IFR對(duì)應(yīng)位保存當(dāng)前的PC值 CPU進(jìn)入適當(dāng)?shù)闹袛喾?wù)程序ISR，執(zhí)行ISRISR的結(jié)束位置有返回命令，執(zhí)行返回命令后，返回地址從堆棧中被PC擊中 CPU繼續(xù)執(zhí)行主程序28.C54X管線操作由六個(gè)階段組成預(yù)取是指(p )，(f )解碼(d )地址(a )讀取(r )執(zhí)行(x )29 .命令的末尾加上“d”的是延遲操作，否則就無延遲操作，有延遲操作，縮短了執(zhí)行時(shí)間30 .管線沖突(時(shí)序性、邏輯性)當(dāng)多條管線上的指令同時(shí)訪問DSP中的相同資源時(shí)發(fā)生的時(shí)間序列沖突或指令必須使用先前指令或先前指令的執(zhí)行結(jié)果，但此結(jié)果尚未發(fā)生時(shí)，將發(fā)生邏輯錯(cuò)誤第三章匯編語言指令系統(tǒng). 1即使在實(shí)時(shí)要求高的情況下，也有必要采用匯編程序2.C54X指令集匯編語言指令，包括匯編偽指令和宏指令。 匯編語言指令也稱為硬指令。 宏指令是由硬指令和偽指令組成的程序段，組件偽指令在組件和連接的過程中提供信息。3 .地址方式立即指定地址，例如： LD #4、DP 4DP絕對(duì)地址、指令中包含操作數(shù)的地址* ()有4種類型1 )數(shù)據(jù)存儲(chǔ)地址2 )程序存儲(chǔ)器地址3)I/O端口地址、相關(guān)命令PORTR PA、Smem PORTW Smem、PA4)*(lk )地址指定，該命令不能與單環(huán)路命令RPT、RPTZ并用存儲(chǔ)器地址有采用該地址方式的2個(gè)指令1)READA Smem:A的內(nèi)容是程序存儲(chǔ)器的地址，將該地址的數(shù)據(jù)發(fā)送到Smem指定的數(shù)據(jù)存儲(chǔ)器2)WRITA Smem； 將Smem指定的數(shù)據(jù)存儲(chǔ)的內(nèi)容發(fā)送到a指定的程序存儲(chǔ)直接地址指定有“”符號(hào)，是相對(duì)地址指定p6間接地址，*ARX P67存儲(chǔ)器映像寄存器地址存儲(chǔ)器映射寄存器地址可以通過直接訪問存儲(chǔ)器映射寄存器MMR的方式，用于修正MMR的值，MMR全部映射到數(shù)據(jù)空間的第0頁，因此在直接地址的情況下，無論SP或DP的值如何，強(qiáng)制性地