第6章 數(shù)字集成電路基本單元與版圖1.ppt

1、2007-2008-1,School of Information and Communication Engineering Tianjin Polytechnic University,第6章 數(shù)字集成電路基本單元與版圖,6.1 引言 6.2 CMOS基本門電路及版圖實(shí)現(xiàn) 6.3 數(shù)字電路標(biāo)準(zhǔn)單元庫設(shè)計(jì)簡介 6.4 焊盤輸入輸出單元（I/O PAD）,2007-2008-1,School of Information and Communication Engineering Tianjin Polytechnic University,數(shù)字集成電路的基本電路的主要性能指標(biāo)是： （1）工作

2、速度（延遲時(shí)間的長短）； （2）集成度（占用面積的大小）； （3）功耗（消耗的電源功率）； （4）噪聲容限等。,2007-2008-1,School of Information and Communication Engineering Tianjin Polytechnic University,CMOS基本門電路及版圖實(shí)現(xiàn),CMOS反相器 （1） CMOS反相器的具體電路如圖所示，這是一種典型的CMOS電路結(jié)構(gòu)，它由一個(gè)NMOS晶體管和PMOS晶體管配對構(gòu)成，兩個(gè)器件的漏極相連作為輸出，柵極相連作為輸入。NMOS晶體管的襯底與它的源極相連并接地，PMOS晶體管的襯底與它的源極相連并接電源

3、。,2007-2008-1,School of Information and Communication Engineering Tianjin Polytechnic University,CMOS基本門電路及版圖實(shí)現(xiàn),（2） CMOS物理結(jié)構(gòu)的剖視圖如圖所示。其中n溝道晶體管是在p阱區(qū)中制作的；而P溝道晶體管是在n型襯底上制作的。兩個(gè)晶體管的柵極聯(lián)在一起形成輸入端。,2007-2008-1,School of Information and Communication Engineering Tianjin Polytechnic University,CMOS基本門電路及版圖實(shí)現(xiàn),開關(guān)

4、特性 我們希望反相器的上升時(shí)間和下降時(shí)間近似相等，則需要使PMOS管的溝道寬度必須加寬到NMOS管溝道寬度的 n / p倍左右。,2007-2008-1,School of Information and Communication Engineering Tianjin Polytechnic University,CMOS基本門電路及版圖實(shí)現(xiàn),功耗 無論CMOS門處于這兩種邏輯形態(tài)中的哪一種狀態(tài)，兩個(gè)MOS管中始終有一個(gè)管子是截止的。由于沒有從VDD到VSS的直流通路，也沒有電流流入柵極，所以，靜態(tài)（穩(wěn)態(tài)）電流和靜態(tài)功耗PD都是0。,2007-2008-1,School of Inform

5、ation and Communication Engineering Tianjin Polytechnic University,CMOS基本門電路及版圖實(shí)現(xiàn),CMOS反相器的設(shè)計(jì) CMOS反相器的版圖實(shí)現(xiàn),2007-2008-1,School of Information and Communication Engineering Tianjin Polytechnic University,CMOS基本門電路及版圖實(shí)現(xiàn),2007-2008-1,School of Information and Communication Engineering Tianjin Polytechnic

6、University,CMOS基本門電路及版圖實(shí)現(xiàn),（a）垂直走向MOS管結(jié)構(gòu)； （b）水平走向MOS管結(jié)構(gòu)； （c）金屬線從管子中間穿過的水平走向MOS管結(jié)構(gòu)； （d）金屬線從管子上下穿過的水平走向MOS管結(jié)構(gòu)； （e）有多晶硅線穿過的垂直走向MOS管結(jié)構(gòu)。,2007-2008-1,School of Information and Communication Engineering Tianjin Polytechnic University,CMOS基本門電路及版圖實(shí)現(xiàn),與非門和或非門電路 （1）工作原理 二輸入與非門和二輸入或非門電路如圖所示，兩個(gè)PMOS管并聯(lián)與兩個(gè)串聯(lián)的NMOS管相

7、連構(gòu)成了二輸入與非門，兩個(gè)NMOS管并聯(lián)與兩個(gè)串聯(lián)的PMOS相連構(gòu)成了二輸入或非門。 （2） 與非門和或非門電路的設(shè)計(jì) （3）版圖實(shí)現(xiàn),2007-2008-1,School of Information and Communication Engineering Tianjin Polytechnic University,CMOS基本門電路及版圖實(shí)現(xiàn), CMOS傳輸門和開關(guān)邏輯 （1）工作原理 在圖中的CMOS傳輸門采用了P管和N管對，控制信號和C分別控制P管和N管，使兩管同時(shí)關(guān)斷和開通。由于PMOS管對輸入信號S高電平的傳輸性能好，而NMOS管對輸入信號S低電平的傳輸性能好，從而使信號S可

8、以獲得全幅度的傳送而沒有電平損失。,2007-2008-1,School of Information and Communication Engineering Tianjin Polytechnic University,CMOS基本門電路及版圖實(shí)現(xiàn),（2）利用傳輸門，很容易構(gòu)成一些開關(guān)邏輯。 1）與或門 2）異或 門 3）異或 非門 4）線或 邏輯 （3）版圖實(shí)現(xiàn),2007-2008-1,School of Information and Communication Engineering Tianjin Polytechnic University,CMOS基本門電路及版圖實(shí)現(xiàn),驅(qū)動電

9、路的結(jié)構(gòu) 眾所周知，任何一個(gè)邏輯門都有一定的驅(qū)動能力，當(dāng)它所要驅(qū)動的負(fù)載超過了它的能力，就將導(dǎo)致速度性能的嚴(yán)重退化。設(shè)計(jì)者可根據(jù)負(fù)載大小以及脈沖邊沿的要求決定驅(qū)動級器件尺寸，如果驅(qū)動級尺寸很大且和前級功能電路的驅(qū)動能力不相匹配，應(yīng)該在兩者之間加一些緩沖級，以達(dá)到最佳匹配。,2007-2008-1,School of Information and Communication Engineering Tianjin Polytechnic University, 三態(tài)門 在微處理器結(jié)構(gòu)里，往往采用公共總線結(jié)構(gòu)，因此需要設(shè)計(jì)三態(tài)門電路，以避免總線使用的矛盾。三態(tài)門電路可以用如圖所示的常規(guī)邏輯門構(gòu)成

10、。當(dāng)使能信號E為高電平時(shí)，或非門和與非門都打開，數(shù)據(jù)傳至驅(qū)動管反相輸出；當(dāng)E為低電平時(shí)，與非門輸出為高電平關(guān)閉了P管，或非門輸出低電平關(guān)閉了N管，輸出處于高阻態(tài)。P25,2007-2008-1,School of Information and Communication Engineering Tianjin Polytechnic University,數(shù)字電路標(biāo)準(zhǔn)單元庫設(shè)計(jì)簡介,基本原理,2007-2008-1,School of Information and Communication Engineering Tianjin Polytechnic University,數(shù)字電路標(biāo)準(zhǔn)

11、單元庫設(shè)計(jì)簡介,庫單元設(shè)計(jì) 標(biāo)準(zhǔn)單元庫中的單元電路是多樣化的，通常包含上百種單元電路，每種單元的描述內(nèi)容都包括： （1）邏輯功能； （2）電路結(jié)構(gòu)與電學(xué)參數(shù)； （3）版圖與對外連接端口的位置； 對于標(biāo)準(zhǔn)單元設(shè)計(jì)EDA系統(tǒng)而言，標(biāo)準(zhǔn)單元庫應(yīng)包含以下三個(gè)方面的內(nèi)容： （1）邏輯單元符號庫與功能單元庫； （2）拓?fù)鋯卧獛欤?（3）版圖單元庫。,2007-2008-1,School of Information and Communication Engineering Tianjin Polytechnic University,焊盤輸入輸出單元（I/OPAD）,輸入單元 輸入單元主要承擔(dān)對內(nèi)部電路

12、的保護(hù)，一般認(rèn)為外部信號的驅(qū)動能力足夠大，輸入單元不必具備再驅(qū)動功能。因此，輸入單元的結(jié)構(gòu)主要是輸入保護(hù)電路。P73,2007-2008-1,School of Information and Communication Engineering Tianjin Polytechnic University,焊盤輸入輸出單元（I/OPAD）,輸出單元 輸出單元的主要任務(wù)是提供一定的驅(qū)動能力，防止內(nèi)部邏輯過負(fù)荷而損壞。另一方面，輸出單元還承擔(dān)了一定的邏輯功能，單元具有一定的可操作性。與輸入電路相比，輸出單元的電路形式比較多。 反相輸出I/OPAD 顧名思義，反相輸出就是內(nèi)部信號經(jīng)反相后輸出。這個(gè)反

13、相器除了完成反相的功能外，另一個(gè)主要作用是提供一定的驅(qū)動能力。,2007-2008-1,School of Information and Communication Engineering Tianjin Polytechnic University,焊盤輸入輸出單元（I/OPAD）,2）同相輸出I/OPAD 同相輸出實(shí)際上就是“反相反相”，為什么不直接從內(nèi)部電路直接輸出呢？主要是驅(qū)動能力問題。利用鏈?zhǔn)浇Y(jié)構(gòu)可以大大地減小內(nèi)部負(fù)荷。即內(nèi)部電路驅(qū)動一個(gè)較小尺寸的反相器，這個(gè)反相器再驅(qū)動大的反相器，在同樣的內(nèi)部電路驅(qū)動能力下才能獲得較大的外部驅(qū)動。P77,2007-2008-1,School of

14、 Information and Communication Engineering Tianjin Polytechnic University,焊盤輸入輸出單元（I/OPAD）,3）三態(tài)輸出I/OPAD 所謂三態(tài)輸出是指單元除了可以輸出“0”，“1”邏輯外，還可高阻輸出，即單元具有三種輸出狀態(tài)。同樣，三態(tài)輸出的正常邏輯信號也可分為反相輸出和同相輸出。下圖是一個(gè)同相三態(tài)輸出的電路單元的結(jié)構(gòu)圖。,2007-2008-1,School of Information and Communication Engineering Tianjin Polytechnic University,4）漏極開路輸出單元 如果希望系統(tǒng)支持多個(gè)集成電路的正常邏輯輸出同時(shí)到總線以實(shí)現(xiàn)某種操作，就必須對集成電路的輸出單元進(jìn)行特殊的設(shè)計(jì)，以支持“線邏輯”，同時(shí)，總線也將做適當(dāng)?shù)母淖儭ＢO開路輸出單元結(jié)構(gòu)就是其中的一種。下圖給出了兩種漏極開路結(jié)構(gòu)的輸出單元，其中（a）圖的內(nèi)部控制信號是通過反相器反相控制NMOS管工作的方式，（b）圖是同