單片機(jī)山大第6章單片機(jī)總線與存儲(chǔ)器的擴(kuò)展

1、第6章 單片機(jī)總線與存儲(chǔ)器的擴(kuò)展,單片機(jī)原理、接口及應(yīng)用,內(nèi) 容 提 要,單片機(jī)系統(tǒng)總線和系統(tǒng)擴(kuò)展方法 程序存儲(chǔ)器的擴(kuò)展 數(shù)據(jù)存儲(chǔ)器的擴(kuò)展 *新型存儲(chǔ)器擴(kuò)展 小結(jié),MCS-51系列單片機(jī)的特點(diǎn)就是體積小，功能全，系統(tǒng)結(jié)構(gòu)緊湊，硬件設(shè)計(jì)靈活。對(duì)于簡(jiǎn)單 的應(yīng)用，最小系統(tǒng)即可滿足要求。 所謂最小系統(tǒng)是指在最少的外部電路條件下，形成一個(gè)可獨(dú)立工作的單片機(jī)應(yīng)用系統(tǒng)。一片89C51，或者一片8031外接一片 EPROM就構(gòu)成了一個(gè)單片機(jī)最小系統(tǒng)。 在很多復(fù)雜的應(yīng)用情況下，由于單片機(jī)內(nèi)的RAM ，ROM 和 I/O接口數(shù)量有限，不夠使用，這種情況下就需要進(jìn)行擴(kuò)展。因此單片機(jī)的系統(tǒng)擴(kuò) 展主要是指外接數(shù)據(jù)存貯器

2、、程序存貯器或I/O接口等的擴(kuò)展，以滿足復(fù)雜應(yīng)用系統(tǒng)的需要,6.1單片機(jī)系統(tǒng)總線和系統(tǒng)擴(kuò)展方法,單片機(jī)是通過(guò)地址總線，數(shù)據(jù)總線和控制總線（三總線）與外部交換信息的。MCS-51單片機(jī)的總線接口信號(hào)見圖,由圖可見： 1）由于P0口分時(shí)傳送地址/數(shù)據(jù)信息，在接口電路中，通常需配置地址鎖存器，由ALE信號(hào)鎖存低8位地址A0A7，以分離地址和數(shù)據(jù)信息。 2）P2口傳送高8位地址A8A15。 3 ) PSEN為程序存儲(chǔ)器的控制信號(hào)，在取指令 碼時(shí)或執(zhí)行MOVC指令時(shí)變?yōu)橛行А?RD、WR為 數(shù)據(jù)存儲(chǔ)器和I/O口的讀、寫控制 信號(hào)。在執(zhí)行MOVX指令時(shí)變?yōu)橛行?系統(tǒng)擴(kuò)展的連線原則： 系統(tǒng)的擴(kuò)展歸結(jié)為三總線

3、的連接，連接的方法很簡(jiǎn)單，連線時(shí)應(yīng)遵守下列原則： 1. 連接的雙方, 數(shù)據(jù)線連數(shù)據(jù)線，地址線連地址線， 控制線連控制線?？刂凭€連接時(shí)要特別注意的是： 程序存儲(chǔ)器接PSEN（讀）; 數(shù)據(jù)存儲(chǔ)器接RD和WR 2. 控制線相同的，其地址線不能相同； 地址線相同的，其控制線不能相同！否則，出現(xiàn)沖突 3. 片選信號(hào)有效的芯片才被選中工作，當(dāng)一類芯片僅有一片時(shí)片選端可直接接地，當(dāng)同類芯片多片時(shí)片選端可通過(guò)線譯碼、部分譯碼、全譯碼方式接地址線（通常是高位地址線） ，在單片機(jī)中多采用線選法,6.1.2 系統(tǒng)擴(kuò)展的方法 通常，與計(jì)算機(jī)接口的專用芯片也具備三總線引腳，即數(shù)據(jù)線、地址線和讀、寫控制線，此外，還有片選

4、線。其中，地址線的根數(shù)因芯片不同而不同，取決于片內(nèi)存儲(chǔ)單元的個(gè)數(shù)或I/O接口內(nèi)寄存器（又稱為端口）的個(gè)數(shù)，N根地址線和單元的個(gè)數(shù)的關(guān)系是：?jiǎn)卧膫€(gè)數(shù) 。CPU、MCU和這些芯片的連接的方法是：對(duì)應(yīng)的線相連。規(guī)律如下： 數(shù)據(jù)線的連接：外接芯片的 數(shù) 據(jù) 線D0-D7接 單片機(jī)的數(shù)據(jù)線D0-D7。對(duì)于并行接口，數(shù)據(jù)線通常為8位、各位對(duì)應(yīng)連接就可以了,控制線的連接 外接程序存儲(chǔ)器： 由于程序存儲(chǔ)器只讀，通常使用的狀態(tài)就是讀操作，。由于PSEN 為程序存儲(chǔ)器的選通控制信號(hào)，因此，單片機(jī)的 PSEN 應(yīng)連接ROM的輸出允許端OE； 外接數(shù)據(jù)存儲(chǔ)器和I/O口： 由于數(shù)據(jù)存儲(chǔ)器可讀可寫，而RD（P3.7）和

5、WR (P3.6)為數(shù)據(jù)存儲(chǔ)器（RAM）及I/O口的讀寫控制信號(hào)，因此單片機(jī)的RD應(yīng)連接擴(kuò)展芯片的OE (輸出允許)或RD端，單片機(jī)的WR應(yīng)連接擴(kuò)展芯片的WR或WE端,地址線的連接 如前面所述，與計(jì)算機(jī)接口的專用芯片會(huì)有N根地址線引腳，用于選擇片內(nèi)的存儲(chǔ)單元或端口，稱為字選或片內(nèi)選擇；為區(qū)別同類型的不同芯片，外圍芯片通常都有一個(gè)片選引腳，僅當(dāng)該引腳為有效電平時(shí)（通常為低電平），該芯片才被選中。 一個(gè)芯片的某個(gè)單元或某個(gè)端口的地址由片選地址和片內(nèi)字選擇地址共同組成，因此字選和片選引腳均應(yīng)接到單片機(jī)的地址線上。連線的方法是： 字選：外圍芯片的字選（片內(nèi)選擇）地址線引腳直接接單片機(jī)的從A0開始的低位

6、地址線,片選：片選引腳的連接方法有三種： 1）片選引腳接單片機(jī)用于片內(nèi)尋址剩下 的高位地址線的某根；此法稱為線選法， 或稱線譯碼。用于外圍芯片不多的情況， 是最簡(jiǎn)單，最低廉的連接方法。見左圖 2）片選引腳接對(duì)高位地址線進(jìn)行譯碼后的輸出。 譯碼可采用部分譯碼或全譯碼法， 所謂部分譯碼就是用片內(nèi)尋址剩下的 高位地址線中的幾根進(jìn)行譯碼， 所謂全譯碼就是用片內(nèi)尋址剩下的所 有的高位地址線進(jìn)行譯碼。 該法的缺點(diǎn)是要增加地址譯碼器。 全譯碼法的優(yōu)點(diǎn)是地址唯一。見左圖,3）片選端直接接地。 當(dāng)接入單片機(jī)的某類芯片僅一片時(shí)，片選端可直接接地，使它始終處于選中狀態(tài)。此法可用于最小系統(tǒng)。見圖6-2(c,系統(tǒng)擴(kuò)展的

7、原則是，使用相同控制信號(hào)的芯片之間，不能有相同的地址；使用相同地址的芯片之間，控制信號(hào)不能相同,6.1.3 地址譯碼器 1使用邏輯門譯碼 設(shè)某一芯片的字選地址線為A0-A11(4KB容量)，使用邏輯門作地址譯碼,其輸出接芯片片選CE，電路見圖6-3，字選地址線直接接CPU的地址線A0-A11。圖 (a)是用混合邏輯表示輸入和輸出的邏輯關(guān)系，小圈表示低電平有效（取反）；圖 (b)是用正邏輯表示的電路，該邏輯關(guān)系需用兩個(gè)非門和一個(gè)與非門實(shí)現(xiàn)，。通常，計(jì)算機(jī)電路中用簡(jiǎn)潔、直觀的混合邏輯表示輸入和輸出的邏輯關(guān)系,該芯片的地址排列如下： 片 選 字 選 A15 A14 A13 A12 A11 A10 A

8、9 A8 A7 A6 A5 A4 A3 A2 A1 A0 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 地址范圍：6000H-6FFFH,例1 計(jì)算下列全譯碼電路中存儲(chǔ)器的地址范圍,例2 計(jì)算下列線譯碼（線選法）電路中存儲(chǔ)器的地址范圍： 當(dāng)P2.4=1時(shí)，CE2=0 當(dāng)P2.4=0 時(shí)，CE1=0 字選地址依然為A11A0,地址排列如下,2利用譯碼器芯片進(jìn)行地址譯碼 常用的譯碼芯片有 74LS139（雙2-4譯碼器）：兩個(gè) 2入4出 74LS138（3-8譯碼器） ：一個(gè) 3入8出 74LS154（4-16譯碼器

9、） ：一個(gè) 4入16出 等 下面僅介紹74LS138譯碼器,74LS138是3-8譯碼器，它有3個(gè)輸入端、3個(gè)控制端及8個(gè)輸出端，引線及功能如圖6-5所示。74LS138譯碼器只有當(dāng)控制端G1、G2A、G2B為100時(shí)，才會(huì)在輸出的某一端(由輸入端C、B、A的狀態(tài)決定)輸出低電平信號(hào)，而其余的輸出端均為高電平,例3 用8K8的存儲(chǔ)器芯片組成容量為64K8的存儲(chǔ)器試問(wèn)： 共需幾個(gè)芯片？共需多少根地址線尋址？其中幾根作字選線？幾根作片選線？ 若用74LS138作地址譯碼，試畫出譯碼電路，并標(biāo)出其輸出線的選址范圍。 若改用線選法能夠組成多大容量的存儲(chǔ)器？試寫出各線選線的選址范圍。 解 （64K8）（

10、8K8）=8, 即共需要8片8K8的存儲(chǔ)器芯片。 64K=65536= ，所以組成64K的存儲(chǔ)器共需要16根地址線尋址。 8K=8192= 即13根作字選線，選擇存儲(chǔ)器芯片片內(nèi)的單元。 16-13=3 即3根作片選線，選擇8片存儲(chǔ)器芯片,解 8K8芯片有13根地址線A12A0為字選，余下的高位地址線是A15A13，所以譯碼電路對(duì)A15A13進(jìn)行譯碼，譯碼電路及譯碼輸出線的選址范圍如圖9-6所示,C B A A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0000H Y0

11、0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1FFFH 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 2000H Y1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 3FFFH 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 E000H Y7 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 FFFFH,顯然，采用全譯碼法充分發(fā)揮了地址線的尋址潛力。 解 改用線選法A15A13 共3根地址線各選一片8K8的存儲(chǔ)器芯片，此時(shí)，只能接3個(gè)芯片，故僅能組成容量為24K8的存儲(chǔ)器， A15 A14 A13所選芯片的地

12、址范圍分別為： A15 6000H7FFFH ： A15=0，A14=A13=1 A14 A000HBFFFH : A14=0，A15=A13=1 A13 C000HDFFFH : A13=0，A15=A14=1 顯然，采用線選法不能發(fā)揮地址線的尋址潛力,6.2 程序存儲(chǔ)器的擴(kuò)展,6.2.1 EPROM的擴(kuò)展,程序存儲(chǔ)器擴(kuò)展電路的設(shè)計(jì)應(yīng)滿足單片機(jī)從外部存取指令的時(shí)序要求。從時(shí)序圖中分析ALE、PSEN、P0和P2怎樣配合，使程序存儲(chǔ)器完成取指操作，從而得出擴(kuò)展程序存儲(chǔ)器的方法。 單片機(jī)一直處于不斷的取指令碼執(zhí)行取指令碼執(zhí)行的工作過(guò)程中，在取指令碼時(shí)和執(zhí)行MOVC指令時(shí)，PSEN會(huì)變?yōu)橛行?，與其

13、它信號(hào)配合，以完成從程序存儲(chǔ)器讀取數(shù)據(jù)的操作,一個(gè)機(jī)器周期,根據(jù)以上取指時(shí)序的要求，8XX51單片機(jī)擴(kuò)展程序存儲(chǔ)器2732（4K 8）的電路圖如下圖所示（p144,圖中，74LS373為8D鎖存器，其主要特點(diǎn)在于：控制端為高電平時(shí)，輸出Q0Q7將復(fù)現(xiàn)輸入D0D7的狀態(tài)；G為下跳沿時(shí)D0D7的狀態(tài)被鎖存在Q0Q7上。當(dāng)把ALE與G相連后，ALE的下跳沿正好把P0端口上此時(shí)出現(xiàn)的PC寄存器指示的低8位指令地址A0A7鎖存至74LS373的Q0Q7上，PC的高4位地址A8A11則直接由P2.0P2.3提供,由于只擴(kuò)展了一片2732 EPROM，因此2732的片選端直接接地。 PSEN與2732的輸出

14、允許信號(hào)OE相連，PSEN 在低電平時(shí)將使OE有效，以打開2732中由A0A11指定的地址單元，該單元中的指令碼從2732的O0O7輸出，被正好處于讀入狀態(tài)的P0端口輸入到單片機(jī)內(nèi), 經(jīng)CPU譯碼執(zhí)行。這就是從外存指定地址單元中取出 指令并加以執(zhí)行的整個(gè)過(guò)程,單片機(jī)擴(kuò)展2716，2764，27128等EPROM的 方法與圖9-3相同，差別僅在于不同芯片的存儲(chǔ) 容量有所不同，因而使用高8位地址的P2端口線 的根數(shù)也不同。 擴(kuò)展2716 （2KB）需使用A8A10 三條高位地址線。 擴(kuò)展2764（8KB）需要A8A12 五條高位地址線。 擴(kuò)展27128（16KB)時(shí) 需要A8A13六條高位地址線。

15、 這是因?yàn)?存儲(chǔ)器容量=2N ， N為地址線的根數(shù)。 注意：2764和27128在正常工作時(shí)（即處于讀狀態(tài)），其PGM和Vpp引腳均應(yīng)接Vcc,6.2.2 EEPROM的擴(kuò)展,1. 電可擦除只讀存儲(chǔ)器EEPROM的性能 電可擦除只讀存儲(chǔ)器EEPROM即可像EPROM那樣長(zhǎng)期非易失地保存信息，又可像RAM那樣隨時(shí)用電改寫，近年來(lái)出現(xiàn)了快擦寫FLASH EEPROM，它門被廣泛用作單片機(jī)的程序存儲(chǔ)器和數(shù)據(jù)存儲(chǔ)器。 目前，常用的EEPROM如表6-1，它們有如下共同特點(diǎn)： *單+5V供電，電可擦除可改寫。 *使用次數(shù)為1萬(wàn)次，信息保存時(shí)間為10年。 *讀出時(shí)間為ns級(jí)，寫入時(shí)間為ms級(jí)。 *芯片（某

16、些）引腳信號(hào)與相應(yīng)的RAM和EPROM芯片兼 容， 見表6-1,EEPROM的使用非常簡(jiǎn)單方便。不用紫外線擦除，在單一的+5V電壓下寫入的新數(shù)據(jù)即覆蓋了舊數(shù)據(jù)。下面以2864為例說(shuō)明EEPROM和單片機(jī)的連接方法,2864為8KB EEPROM維持電流為60mA，典型讀出時(shí)間為200350ns，字節(jié)編程寫入時(shí)間為1020ms，芯片內(nèi)有電壓提升電路，編程時(shí)不必增高壓，單一+5V供電即可。引腳和6264，2764兼容，引腳配置見圖9-4。 8XX51擴(kuò)展2864硬件電路如圖9-5所示。圖中2864即可作為數(shù)據(jù)存儲(chǔ)器，有又可作為程序存儲(chǔ)器。由于只擴(kuò)展了一片，片選端接地,圖 6-4,6.2.3 FLA

17、SH 存儲(chǔ)器,FLASH存儲(chǔ)器是高性能EEPROM，現(xiàn)正在逐步取代EEPROM。 FLASH為電擦除/電寫入的程序存儲(chǔ)器（ROM），其擦除分為扇區(qū)（頁(yè)）擦除和芯片擦除，且具有寫保護(hù)功能，CPU需執(zhí)行 按照專門的規(guī)范所書寫的程序才能實(shí)現(xiàn)對(duì)FLASH的編程（即寫入）。編程的過(guò)程為：先擦除再寫入。 擦除時(shí)間和寫入時(shí)間均為ms級(jí)；讀出時(shí)間為ns級(jí)。 EEPROM與FLASH的區(qū)別： FLASH的速度更快，性能更優(yōu)！ 雖然EEPROM/FLASH與RAM跟CPU的連接方法類似，但CPU對(duì)EEPROM/FLASH的寫 跟CPU對(duì)RAM的寫有很大差異,6.3 數(shù)據(jù)存儲(chǔ)器的擴(kuò)展,MCS-51單片機(jī)內(nèi)只有128

18、字節(jié)的數(shù)據(jù)RAM，當(dāng)應(yīng)用中需要更多的RAM時(shí)，只能在片外擴(kuò)展?？蓴U(kuò)展的最大容量為64KB。 圖9-6是單片機(jī)對(duì)片外RAM進(jìn)行讀操作的時(shí)序。 當(dāng)執(zhí)行指令 MOVX A，Ri 或 MOVXA，DPTR 時(shí)進(jìn)入外部數(shù)據(jù)RAM的讀周期,1. 外部數(shù)據(jù)RAM的讀周期時(shí)序,在ALE的上升沿，把外部程序存儲(chǔ)器的指令讀入后（即先取指令，再執(zhí)行指令）就開始了對(duì)片外RAM的讀過(guò)程。 ALE高電平期間，在P0處于高阻三態(tài)后，根據(jù)指令 間址提供的地址，P2口輸出外部RAM的高8位地址A15A8 ，P0端口輸出低8位地址A7A0 ；在ALE下跳沿，P0輸出的低8位地址被鎖存在鎖存器中，隨后P0又進(jìn)入高阻三態(tài)，RD信號(hào)有

19、效后，被選中的RAM的數(shù)據(jù)出現(xiàn)在數(shù)據(jù)總線上，P0 處于輸入狀態(tài)，CPU從P0 讀入外部RAM的數(shù)據(jù),2. 外部數(shù)據(jù)RAM的寫周期 當(dāng)執(zhí)行MOVX Ri，A 或 MOVX DPTR，A指令時(shí)進(jìn)入外部數(shù)據(jù)存儲(chǔ)器的寫周期，其寫周期時(shí)序如下,寫外部RAM的操作時(shí)序與讀外部RAM的時(shí)序差別在于：其一，WR有效代替RD有效，以表明這是寫數(shù)據(jù)RAM的操作；其二，在P0輸出低8位地址A0A7后，P0立即處于輸出狀態(tài)，提供要寫入外部RAM的數(shù)據(jù),WR=0時(shí)，將數(shù)據(jù)寫入外部RAM，,由以上時(shí)序分析可見，訪問(wèn)外部數(shù)據(jù)RAM的操作與從外部程序存儲(chǔ)器取指令的過(guò)程基本相同，只是前者有讀有寫，而后者只有讀而無(wú)寫；前者用RD

20、或WR選通，而后者用PSEN選通；后者，在一個(gè)機(jī)器周期中ALE總是兩次有效，用于鎖存被尋外部ROM單元的低8位地址。前者，在一個(gè)機(jī)器周期中ALE是一次有效，因此，不難得出51單片機(jī)和外部RAM的連接方法,8XX51單片機(jī)擴(kuò)展8KB靜態(tài)RAM 6264的電路見下圖,由圖9-8可見，ALE把P0端口輸出的低8位地址A0A7鎖存在74LS373，P2口的P2.0P2.4直接輸出高5位地址A8A12，由于單片機(jī)的RD和WR分別與6264的輸出允許OE和寫信號(hào)WE相連，執(zhí)行讀操作指令時(shí)，RD使OE有效，6264 （RAM）被指定地址單元的數(shù)據(jù)經(jīng)D0D7由P0 口讀入；執(zhí)行寫指令時(shí)，WR使WE有效，由P0

21、口提供的要寫入RAM的數(shù)據(jù)經(jīng)D0D7寫入6264的指定地址單元中。 單片機(jī)8XX51讀寫外部數(shù)據(jù)RAM的操作使用MOVX指令，用 Ri 間址或用 DPTR 間址,要把A累加器中內(nèi)容寫入外部數(shù)據(jù)RAM的1050H地址單元，其程序可為： MOV P2，#10H MOV R1，#50H MOVX R1，A 或 MOV DPTR，#1050H MOVX DPTR，A,例如，將外部數(shù)據(jù)RAM的1050H地址單元中的內(nèi)容讀入A累加器，可有如下兩種程序。 第一種 MOV P2，#10H ；端口提供高8位地址 MOV R1，#50H ；Ri提供低8位地址 MOVX A，R1 第二種 MOV DPTR，#105

22、0H MOVX A，DPTR ；DPTR提供16位地址,MCS-51系列單片機(jī)中的數(shù)據(jù)存儲(chǔ)器和程序存儲(chǔ)器在邏輯上是嚴(yán)格分開的，在實(shí)際設(shè)計(jì)和開發(fā)單片機(jī)系統(tǒng)時(shí)，程序若放在RAM，可方便調(diào)試和修改，為此需將程序存儲(chǔ)器和數(shù)據(jù)存儲(chǔ)器混合使用。 在硬件上將RD信號(hào)和PSEN相“與”后連到RAM的讀選通端OE即可以實(shí)現(xiàn)，見圖9-9,程序存儲(chǔ)器和數(shù)據(jù)存儲(chǔ)器混合使用,當(dāng)執(zhí)行MOVX指令時(shí)產(chǎn)生RD讀選通信號(hào)使OE有效，當(dāng)執(zhí)行該RAM中的程序時(shí)，由PSEN信號(hào)也使OE有效，選通RAM，讀出其中的機(jī)器碼。WR信號(hào)依然連接RAM的WE端,圖9-9,6.4 新型存儲(chǔ)器擴(kuò)展（雙口RAM、FIFO,6.4.1 雙口RAM簡(jiǎn)介

23、 雙口RAM是具有兩個(gè)數(shù)據(jù)出、入口SRAM,適用于單片機(jī)與單片機(jī)、單片機(jī)與PC機(jī)之間大量數(shù)據(jù)的高速隨機(jī)雙向傳送，以實(shí)現(xiàn)雙CPU系統(tǒng)的隔離與匹配。下面以IDT公司的的雙口RAM 7132為例說(shuō)明它的使用。 IDT7132是一種高速2K8 bit CMOS雙端口靜態(tài)RAM，每一端口有一套控制線、地址線和雙向數(shù)據(jù)線引腳，兩端口可獨(dú)立地讀、寫存儲(chǔ)器中的任何單元。每個(gè)端口的使用和普通靜態(tài)RAM基本相同。為防止讀寫數(shù)據(jù)沖突，IDT7132內(nèi)部帶有硬件端口總線仲裁電路，提供了BUSY總線仲裁方式，可以允許雙機(jī)同步地讀或?qū)懘鎯?chǔ)器中的任何單元 IDT7132有多種封裝形式，其雙列直插式封裝的管腳圖如圖6.19所

24、示，非競(jìng)爭(zhēng)的讀寫控制如表6.1所示,6.19 T7132管腳圖和讀寫控制,表6.1 7132非競(jìng)爭(zhēng)的讀寫控制,各引腳功能如下： A0LA10L、 A0RA10R分別為左、右端口的地址線 I/O0L I/O7L I/O0R I/O7R分別為左、右端口的數(shù)據(jù)線D0D7 CEL、CER分別為左、右端口的片選線，低電平有效 OEL、OER分別為左、右端口的輸出允許線，低電平有效 R/WL、R/WR分別為左、右端口的讀寫控制信號(hào)，高電平時(shí)為讀，低電平時(shí)為寫 BUSYL、BUSYR 分別為左、右端口狀態(tài)信號(hào)，用來(lái)解決兩個(gè)端口的訪問(wèn)競(jìng)爭(zhēng)。同時(shí)兩端口同時(shí)訪問(wèn)同一地址單元時(shí)，就產(chǎn)生了競(jìng)爭(zhēng)。競(jìng)爭(zhēng)的解決由片內(nèi)的仲裁

25、邏輯自動(dòng)完成。仲裁為延時(shí)后訪問(wèn)的端口的“BUSY”則呈現(xiàn)低電平，此時(shí)對(duì)該端口的訪問(wèn)是無(wú)效的。只有等到BUSY變?yōu)楦唠娖胶蟛拍軐?duì)其進(jìn)行操作,6.4.2 雙口RAM與單片機(jī)的接口,IDT7132時(shí)序與Intel公司的單片機(jī)系統(tǒng)兼容，可直接和8XX51單片機(jī)接口。IDT7132與兩片80C51(89C51/89S51亦然)構(gòu)成的主從系統(tǒng)的接口電路如圖6.20所示。其中，7132左右端口的BUSY管腳分別接主、從89C51單片機(jī)的中斷管腳（中斷方式）（也可采用查詢方式接I/O引腳）。在發(fā)生競(jìng)爭(zhēng)時(shí)，被仲裁為延時(shí)訪問(wèn)的端口所對(duì)應(yīng)的單片機(jī)應(yīng)暫停訪問(wèn)雙口RAM，待該側(cè)BUSY腳信號(hào)無(wú)效以后，再繼續(xù)訪問(wèn)所選單元

26、。（注意，BUSY為開漏輸出，需要外接上拉電阻。,圖6.20 IDT7132與89C51的接口電路,采用查詢?cè)L問(wèn)方式的的程序如下： MOV DPTR,Addr16 ；將要訪問(wèn)的地址單元送至DPTR AGAIN: MOVX DPTR,A ；寫雙口RAM，假設(shè)要寫的 數(shù)據(jù)放在A中 MOVX A,DPTR ；讀雙口RAM JNB P3.3,CONT ；操作有效，繼續(xù)執(zhí)行 WAIT: JNB P3.3, WAIT ；競(jìng)爭(zhēng)延時(shí)，等待INT1腳為高電平 SJMP AGAIN ；重新操作 CONT: ；執(zhí)行后續(xù)程序 若以中斷方式訪問(wèn)，通常是成塊交換數(shù)據(jù)。主程序中訪問(wèn)雙口RAM如同讀寫外部數(shù)據(jù)SRAM一樣。在

27、中斷服務(wù)程序則完成發(fā)生競(jìng)爭(zhēng)延時(shí)出錯(cuò)的處理，設(shè)定出錯(cuò)標(biāo)志位，通知主程序重新傳送即可,6.4.3 異步FIFO簡(jiǎn)介,在現(xiàn)代的集成電路芯片中，隨著設(shè)計(jì)規(guī)模的不斷擴(kuò)大，一個(gè)系統(tǒng)中往往含有數(shù)個(gè)時(shí)鐘。多時(shí)鐘域帶來(lái)的一個(gè)問(wèn)題就是，如何設(shè)計(jì)異步時(shí)鐘之間的接口電路。異步FIFO（First In First Out）是解決這個(gè)問(wèn)題一種簡(jiǎn)便、快捷的解決方案。使用異步FIFO可以在兩個(gè)不同時(shí)鐘系統(tǒng)之間快速而方便地傳輸實(shí)時(shí)數(shù)據(jù)。在網(wǎng)絡(luò)接口、圖像處理等方面，異步FIFO得到了廣泛的應(yīng)用。 異步FIFO是一種先進(jìn)先出的電路，使用在需要產(chǎn)時(shí)數(shù)據(jù)接口的部分，用來(lái)存儲(chǔ)、緩沖在兩個(gè)異步時(shí)鐘之間的數(shù)據(jù)傳輸。IDT7203是一款常用

28、的9位異步FIFO，其DIP封裝的引腳如圖6.21所示,引腳功能說(shuō)明如下。 D0D8 9位數(shù)據(jù)輸入引腳。在8位數(shù)據(jù)寬度的單片機(jī)系統(tǒng)中，另一位可以不用或用于奇偶校驗(yàn)。 Q0Q8 9位數(shù)據(jù)輸出引腳。 RS 復(fù)位信號(hào)，低電平有效。 W 寫允許信號(hào)，低電平有效。一般由片選和總線寫信號(hào)組合而成。 R 讀允許信號(hào)，低電平有效。一般由片選和總線讀信號(hào)組合而成,圖6.21 IDT7203管腳圖,H/RI 雙功能輸入腳，低電平有效。在存儲(chǔ)容量擴(kuò)展模式（Depth Expansion）下，F(xiàn)L為低電平表示第一片F(xiàn)IFO。在單器件模式（Single Device Mode）下，RT為低時(shí)表示數(shù)據(jù)重傳。 XI 雙功能

29、輸入腳。在單器件模式下，該引腳接地。在存儲(chǔ)容量擴(kuò)展模式下，該引腳應(yīng)該接前一FIFO的腳。 FF FIFO存儲(chǔ)器滿標(biāo)志信號(hào)，輸出，低電平有效。 EF FIFO存儲(chǔ)器空標(biāo)志信號(hào)，輸出，低電平有效。 X/H 雙功能輸出引腳，低電平有效。在單器件模式下為 存儲(chǔ)器的半滿狀態(tài)輸出信號(hào)；在存儲(chǔ)容量擴(kuò)展模式下，該引腳應(yīng)該接下一FIFO的腳,6.4.4 異步FIFO與單片機(jī)的接口,異步FIFOIDT7203與51單片機(jī)的接口電路如圖6.5所示。IDT7203工作在單器件方式，1單片機(jī)對(duì)其進(jìn)行寫數(shù)據(jù)，2單片機(jī)對(duì)其進(jìn)行讀數(shù)據(jù)。1#機(jī)以P2.7作為IDT7203的片選信號(hào)，2#機(jī)以P2.6作為IDT7203的片選信號(hào)，低電平有效，簡(jiǎn)單的讀寫程序如下。 1機(jī)寫程序 MOV