數(shù)字電路課程學(xué)習(xí)指導(dǎo)書

1、精品好資料學(xué)習(xí)推薦鄭州大學(xué)現(xiàn)代遠程教育數(shù)字電路課程學(xué)習(xí)指導(dǎo)書許金梅 編n 課程內(nèi)容與基本要求課程采用教材為數(shù)字邏輯與數(shù)字系統(tǒng)，主要學(xué)習(xí)六個章節(jié)：數(shù)字邏輯基礎(chǔ)、邏輯門電路、組合邏輯電路、觸發(fā)器、時序邏輯電路、脈沖波形的產(chǎn)生與整形。內(nèi)容包括：半導(dǎo)體二極管、三極管的開關(guān)特性，邏輯代數(shù)的公式、定理、邏輯函數(shù)的的公式、圖形化簡法，CMOS和TTL集成門電路，組合邏輯電路的分析與設(shè)計，常用中規(guī)模集成電路的功能與應(yīng)用，觸發(fā)器的邏輯功能及觸發(fā)器邏輯功能的描述方法，時序電路的分析和設(shè)計方法。計數(shù)器、寄存器的功能、分類、常用中規(guī)模集成計數(shù)器的功能、應(yīng)用，多諧振蕩器，施密特觸發(fā)器，單穩(wěn)態(tài)觸發(fā)器的功能與應(yīng)用。數(shù)字電路

2、是計算機科學(xué)技術(shù)專業(yè)的重要的專業(yè)基礎(chǔ)課，是電子數(shù)字計算機基礎(chǔ)理論的一個重要組成部分，它為“ 計算機組成原理”，“計算機組織”，“計算機體系結(jié)構(gòu)”及“微型計算機原理及接口” 等的后續(xù)課程提供必要的邏輯設(shè)計基礎(chǔ)。通過課程學(xué)習(xí)，掌握數(shù)字電路的工作原理和分析方法；掌握常見的中、小規(guī)模集成電路的功能、外部特性、主要參數(shù)及典型應(yīng)用，為研究通用或?qū)Ｓ脭?shù)字系統(tǒng)、超大規(guī)模集成系統(tǒng)打下必要基礎(chǔ)。n 課程學(xué)習(xí)進度與指導(dǎo)（用*號注明重點章節(jié)）章節(jié)課程內(nèi)容學(xué)時分配學(xué)習(xí)指導(dǎo)第一章數(shù)字邏輯基礎(chǔ)4學(xué)時以課件學(xué)習(xí)為主重點理解邏輯代數(shù)的公式、定理、邏輯函數(shù)的的公式、圖形化簡法。公式、定理、規(guī)則的正確應(yīng)用，邏輯函數(shù)化簡的準確性。第

3、二章邏輯門電路2學(xué)時以課件學(xué)習(xí)為主重點理解CMOS和TTL集成門電路，外部特性，即邏輯功能和電氣特性。第三章*組合邏輯電路10學(xué)時以課件學(xué)習(xí)為主重點理解組合邏輯電路的分析與設(shè)計，常用中規(guī)模集成電路的功能與應(yīng)用。第四章觸發(fā)器2學(xué)時以課件學(xué)習(xí)為主重點理解觸發(fā)器的邏輯功能及觸發(fā)器邏輯功能的描述方法。觸發(fā)器的觸發(fā)方式第五章*時序邏輯電路12學(xué)時以課件學(xué)習(xí)為主重點理解時序電路的分析和設(shè)計方法。計數(shù)器、寄存器的功能、分類、常用中規(guī)模集成計數(shù)器的功能、應(yīng)用。第八章脈沖波形的產(chǎn)生與整形2學(xué)時以課件學(xué)習(xí)為主重點理解555定時器的電路結(jié)構(gòu)及其功能。多諧振蕩器，施密特觸發(fā)器，單穩(wěn)態(tài)觸發(fā)器的功能與應(yīng)用第一 章 數(shù)字邏

4、輯基礎(chǔ)本章共分四節(jié)。第一節(jié)計數(shù)體制，第二節(jié)常用編碼，第三節(jié)二極管和三極管的開關(guān)特性，第四節(jié)邏輯代數(shù)基礎(chǔ)一、 章節(jié)學(xué)習(xí)目標與要求1、 理解十進制、二進制、十六進制分別是以基數(shù)R為10、2、16的計數(shù)體制 。理解碼制概念，了解循環(huán)碼，ASCII碼的表現(xiàn)形式。理解半導(dǎo)體二極管、三極管的開關(guān)運用特性。理解邏輯函數(shù)的建立過程，同一個邏輯函數(shù)可由真值表、邏輯函數(shù)表達式、卡諾圖、邏輯電路圖四種不同形式來表示。2、 掌握幾種不同數(shù)制之間的轉(zhuǎn)換方法。掌握8421BCD碼、5421BCD碼、余3BCD碼的表現(xiàn)形式。掌握邏輯函數(shù)的代數(shù)化簡法。掌握邏輯函數(shù)的卡諾圖化簡法。掌握“與”、“或”、“非”的基本運算。掌握運用

5、邏輯代數(shù)基本公式和常用公式得到的吸收法、消去法、合并項法和配項法，將邏輯函數(shù)化簡成最簡與或表達式二、 本章重點、難點邏輯代數(shù)的公式、定理、邏輯函數(shù)的公式、圖形化簡法。三、 章節(jié)練習(xí)（一） 習(xí)題1、將下列十六進制數(shù)轉(zhuǎn)換為二進制數(shù) 98EBC十六2、將下列十進制數(shù)轉(zhuǎn)換為十六進制數(shù) 100十 10十 110十 88十3、用邏輯代數(shù)的基本公式和常用公式，化簡下列邏輯函數(shù):4、用卡諾圖化簡下列函數(shù)（1） F（A，B，C）=（0，1，2，4，5，7）（2）F（A,B,C,D）=（2,3,6,7,8,10,12,14）（3）F（A,B,C,D）= （0,1,2,3,4,6,8,9,10,11,12,14）5

6、、 用卡諾圖化簡下列函數(shù)（二）單選題1. 67所對應(yīng)的二進制數(shù)和十六進制數(shù)分別為_。 ( ) A. (1100001)B ，(61)H B. (1000011)B ，(43)H C. (1100001)B ，(C2)H D. (1000011)B ，(86)H2. 8421BCD碼01100101001000010110所對應(yīng)的十進制數(shù)為_。 ( ) A. (65216)D B. (161813)D C. (65213)D D. (161806)D3. 在二十進制編碼中相鄰兩組代碼間只有一位取值不同，而其他位均相同稱_碼。 () A. BCD B. 余3 C. ASCII D. Gray （循

7、環(huán)）4. n個變量的最小項是_。 ()A. n個變量的積項，它包含全部n個變量，每個變量可用原變量或非變量 Bn個變量的和項，它包含全部n個變量，每個變量可用原變量或非變量Cn個變量的積項，它包含全部n個變量，每個變量僅為原變量 D. n個變量的和項，它包含全部n個變量，每個變量僅為非變量5. 最小項 的邏輯相鄰項是_。 () A. ABCD B. C. D. （三）多選題1.下面數(shù)制轉(zhuǎn)換正確的是：_。 （） A(10)D =(1010)B =(A)H =(00010000)BCD B(110)D =(01101110)B =(6E)H =(000100010000)BCD C(100)D =

8、(01100100)B =(64)H =(000100000000)BCD D. (88)D =(01011000)B =(58)H =(10001000)BCD 2.使用布爾代數(shù)定律時，利用_規(guī)則可得到更多的公式。 （） A. 代入 B. 反演 C. 對偶 D. 合并項法3.利用布爾代數(shù)的基本定律和恒等式化簡邏輯函數(shù)時，常用_。（） A合并項法 B吸收法 C. 消去法 D. 配項法4. 下面邏輯式中，正確的是：_。 （）A. AB B. A+A=1 C.AA=0 D. 5. 下面邏輯式中，正確的是：_。 （） AA+A=A BA+A=0 CA+A=1 DAA=A（四）判斷題（正確寫A，錯誤寫

9、B）1.將（110）D 轉(zhuǎn)換成二進制代碼為(01101110)B ; 轉(zhuǎn)換成十六進制代碼為 (6E)H ;而8421BCD碼為 (000100010000)BCD。 （）2. 美國信息交換標準碼的簡稱為ASCII。 （）3 若對32個信號進行編碼至少需用4位二進制代碼。 （）4. 用四位二進制數(shù)碼來表示一位十進制數(shù)稱二十進制編碼，也叫做BCD碼。（）5. 在二十進制編碼中相鄰兩組代碼間只有一位 取值不同，而其他位均相同稱余3碼。 （）第二章 邏輯門電路本章共分五節(jié)。第一節(jié)分立元件門電路，第二節(jié)TTL集成邏輯門電路，第三節(jié)其它類型的TTL門電路，第四節(jié)MOS邏輯門，第五節(jié)數(shù)字集成電路使用中應(yīng)注意

10、的問題一、 章節(jié)學(xué)習(xí)目標與要求1、 理解TTL與非門工作原理、傳輸特性及參數(shù)。理解CMOS反相器及其邏輯門電路的電路組成及工作原理。2、 掌握“與”、“或”、“非”三種基本邏輯關(guān)系及其門電路。學(xué)會其他功能的TTL集成門電路（OC門、三態(tài)門）。根據(jù)數(shù)字集成電路使用中應(yīng)注意的問題，能實際運用。二、 本章重點、難點CMOS和TTL集成門電路的外部特性，即邏輯功能和電氣特性。三、 章節(jié)練習(xí)(一) 習(xí)題1、為什么說TTL與非門輸入端在以下3種接法時，在邏輯上屬于輸入為0?（1）輸入端接地（2）輸入端接低于0.8V的電源（3）輸入端接同類與非門輸出低電平0.4V2、為什么說TTL與非門輸入端在以下3種接法

11、時，在邏輯上屬于輸入為1?（1）輸入端接同類與非門輸出高電平36V（2）輸入端接高于2V的電源（3）輸入端懸空3、在用或非門時，對多余輸入端的處理方法同與非門的處理方法有什么區(qū)別？（二） 單選題1. 寫出下圖所示電路的邏輯功能為：_。 ()+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC360W3k750W100WA. 三態(tài)輸出門B. C. 三態(tài)輸出與非門D. 2. 若輸入變量A、B全為1時，輸出F=0，則其輸入與輸出的關(guān)系是：()A非B與 C. 與非 D或3. 若輸入變量A、B全為1時，輸出F=1，則其輸入與輸出的關(guān)系是：()A非B與 C. 與非 D或非4. TTL門電路輸

12、入端懸空時，應(yīng)視為。 ()A. 高電平 B. 低電平C. 不定D. 高阻5. 集電極開路門（OC門）在使用時須在之間接一電阻。 () A. 輸出與地 B. 輸出與輸入C. 輸出與電源D. 不接電阻（三） 多選題1.若輸入變量A、B全為1時，輸出F=1，則其輸入與輸出的關(guān)系是：（ ）A異或 B同或 C或非 D. 與2.若輸入變量A、B全為1時，輸出F=0，則其輸入與輸出關(guān)系是：（）A. 異或 B. 同或 C. 與非 D. 或非3. TTL與非門輸入端在以下哪些接法時，邏輯上屬于輸入為l?()A. 輸入端接+5V B. 輸入端接高于2V的電源C. 輸入端懸空 D. 輸入端接03VE. 輸入端接同類

13、與非門輸出高電平36V4. TTL與非門輸入端在以下哪些接法時，邏輯上屬于輸入為0?()A. 輸入端接低于0.8V的電源 B. 輸入端接地C. 輸入端懸空 D. 輸入端接+5VE. 輸入端接同類與非門輸出低電平0.4V5. 實現(xiàn)邏輯函數(shù)的電路有：_。（）（四） 判斷題（正確寫A，錯誤寫B(tài)）1. 由于二極管具有單向?qū)щ娞匦裕赐饧诱螂妷簳r導(dǎo)通，外加反向電壓時截止，因此可作開關(guān)元件使用。（）2. 數(shù)字電路中的三極管一般工作于飽和區(qū)和截止區(qū)，而放大區(qū)只是一種過渡狀態(tài)。 （）3. 如果把門電路的輸入、輸出電壓的高電平賦值為邏輯“0”，低電平賦值為邏輯“1”，這種關(guān)系稱為正邏輯關(guān)系。（）4. SSI是

14、指小規(guī)模集成電路；MSI是指中規(guī)模集成電路；LSI是指大規(guī)模集成電路；VLSI是指超大規(guī)模集成電路。（）5. CMOS“與非”門不用的多余輸入端的處理方法有：接高電平或與其他輸入端相連。 （）第三章 組合邏輯電路本章共分十節(jié)。第一節(jié)組合邏輯電路特點，第二節(jié)小規(guī)模集成電路構(gòu)成的組合電路的分析與設(shè)計，第三節(jié)編碼器，第四節(jié)譯碼器，第五節(jié)數(shù)據(jù)分配器與數(shù)據(jù)選擇器，第六節(jié)數(shù)值比較電路，第七節(jié)算術(shù)運算電路，第八節(jié)奇偶校驗電路，第九節(jié)用中規(guī)模集成電路構(gòu)成的組合電路的設(shè)計，第十節(jié) 組合邏輯電路的競爭-冒險。一、 章節(jié)學(xué)習(xí)目標與要求1、 理解組合邏輯電路特點，中規(guī)模集成數(shù)字電路的特點。2、 掌握組合邏輯電路分析方

15、法和設(shè)計方法。掌握使用中規(guī)模集成電路設(shè)計組合邏輯電路的步驟和方法。掌握運用中規(guī)模集成電路的功能設(shè)計組合邏輯電路。如譯碼器，數(shù)據(jù)選擇器。二、 本章重點、難點：組合邏輯電路的分析與設(shè)計，常用中規(guī)模集成電路的功能與應(yīng)用。 主要內(nèi)容：本章介紹了組合邏輯電路的分析方法和設(shè)計方法及組合邏輯電路中的競爭冒險。三、 章節(jié)練習(xí)(一) 習(xí)題1、 四門功課分別 A 、B、 C、 D，通過A=1分 、B=2分、 C=4分、 D=5分 ，總分8分為合格。不通過A 、B、 C、 D 分別0 分。2、試用輸出低電平有效的3線8線譯碼器和邏輯門設(shè)計一組合電路。該電路輸入X，輸出F均為三位二進制數(shù)。二者之間的關(guān)系如下：（1）

16、2X 5時， F=X+2（2） X2時， F=1（3） X5時， F=0 （二） 單選題1. 組合邏輯電路通常由_組合而成。 () A門電路 B觸發(fā)器 C計數(shù)器 D寄存器2要使3：8線譯碼器(74LSl38)能正常工作，使能控制 端的電平信號應(yīng)是： （） A. 100 B111 C011 D0003. 3：8線譯碼器(74LSl38)的惟一輸出有效電平是_ 電平。 （） A高 B低 C. 三態(tài) D任意4. 一位8421BCD碼譯碼器的數(shù)據(jù)輸入線與譯碼輸出線組合是： （ ） A. 4：16 B1：10 C. 4：10 D2：45. 采用四位比較器(74LS85)對兩個四位數(shù)比較時，先比較： （）

17、 A最低位 B次高位 C次低位 D最高位（三） 多選題1. 組合邏輯電路的特點有：_。 （） A. 電路某時刻的輸出只決定于該時刻的輸入； B. 含有記憶元件 C. 輸出、輸入間無反饋通路 D. 全部由門電路構(gòu)成 E. 電路輸出與以前狀態(tài)有關(guān)2. 下列器件屬于組合電路的有：_。 （） A. 計數(shù)器 B. 寄存器 C. 全加器 D. 數(shù)字比較器 E. 奇偶檢測器3. 下圖所示的組合邏輯電路，實現(xiàn)的邏輯函數(shù)為：_。 （）4. 八路數(shù)據(jù)選擇器如下圖所示，該電路實現(xiàn)的邏輯函數(shù)是 F =（）A B C DA+B5. 八路數(shù)據(jù)選擇器如圖下所示，該電路所實現(xiàn)的邏輯函數(shù)是 F = （ ）A Bm(6，8，9，

18、13) Cm(6，8，13，14) Dm(6，7，8，9，13，14)（四） 判斷題（正確寫A，錯誤寫B(tài)）1. 數(shù)字電路按邏輯功能的不同，分成兩大類即：組合電路和時序電路。()2. 組合電路的特點是電路任意時刻輸出狀態(tài)只取決于該時刻的輸入狀態(tài)，而與該時刻前的電路狀態(tài)無關(guān)。 ()3. 全加器、譯碼器、數(shù)字比較器、數(shù)據(jù)選擇器、奇偶檢測器均是時序邏輯單元電路。 ()4. n個輸入端的二進制譯碼器，共有2n個輸出端。對于每一組輸入代碼，僅有一個輸出端為有效電平。 ()5. 數(shù)值比較器的邏輯功能是對輸入的兩個數(shù)據(jù)進行比較， 它有AB、AB、AB三個輸出端。 （ ）第四章 觸發(fā)器本章共分四節(jié)。第一節(jié)基本觸

19、發(fā)器，第二節(jié)TTL集成觸發(fā)器，第三節(jié)MOS觸發(fā)器，第四節(jié)觸發(fā)器邏輯功能的轉(zhuǎn)換。一、 章節(jié)學(xué)習(xí)目標與要求1、 理解觸發(fā)器特點：兩個穩(wěn)態(tài)，觸發(fā)翻轉(zhuǎn)，可存儲二進制信息。理解觸發(fā)器結(jié)構(gòu)，及其觸發(fā)方式?；綬S觸發(fā)器，同步RS觸發(fā)器，主從觸發(fā)器，維持阻塞觸發(fā)器及利用CMOS傳輸門加基本觸發(fā) 器組成的三態(tài)RS鎖存觸發(fā)器。2、 掌握觸發(fā)器功能包括：RS、JK、T、T、D等觸發(fā)器邏輯功能。掌握用真值表、特性方程或狀態(tài)轉(zhuǎn)換圖、驅(qū)動表、時序波形圖等方法來描述觸發(fā)器邏輯功能。掌握運用觸發(fā)器邏輯功能的轉(zhuǎn)換二、 本章重點、難點觸發(fā)器的邏輯功能及觸發(fā)器邏輯功能的描述方法。觸發(fā)器的觸發(fā)方式。三、 章節(jié)練習(xí)（一）習(xí)題1、試畫

20、出維持阻塞D型觸發(fā)器在圖4-26所示波形作用下的Q端波形，觸發(fā)器初始狀態(tài)為零。圖4-262、試畫出圖4-27各觸發(fā)器Q端波形，設(shè)初始狀態(tài)均為零狀態(tài)。圖4-27（二） 單選題1請選擇JK觸發(fā)器正確的特性方程式。 ()2電路如圖所示，畫出在CP波形作用下的輸出波形(各觸發(fā)器的初態(tài)均為“0”)。 （）A. B.3試寫出圖示各TTL觸發(fā)器輸出的次態(tài)函數(shù)( Qn+1 )。 （ ）4試寫出圖示各TTL觸發(fā)器輸出的次態(tài)函數(shù)( Qn+1 )。 ( ) 5下列哪類觸發(fā)器有一次翻轉(zhuǎn)問題： () A .同步R-S觸發(fā)器 B. 主從J-K觸發(fā)器 C. 維持阻塞D觸發(fā)器 D. 邊沿J-K觸發(fā)器 三、多選題1. 觸發(fā)器邏

21、輯功能的描述方法有_等。 （）A. 功能表 B. 特性方程 C. 狀態(tài)圖D. 激勵表 E. 時序圖2. 下列觸發(fā)器中輸入無約束項者有：_。 （ ） A. 基本RS觸發(fā)器； B. 同步RS觸發(fā)器； C. D觸發(fā)器； D. JK觸發(fā)器； E. T觸發(fā)器3. 屬于脈沖邊沿觸發(fā)的觸發(fā)器有：_。 （ ） A. 同步RS； B. 主從JK； C. 邊沿JK； D. 基本RS； E. 維持阻塞D4. JK觸發(fā)器在CP脈沖作用下，欲使，則輸入信號應(yīng)為：（）AJ=K=1 BJ=Q，K=C. J=，K=Q DJ=，K=15.JK觸發(fā)器在CP脈沖作用下，欲使Qn+1=Qn，則輸入信號應(yīng)為 （）AJ=K=0 BJ=Q

22、，K=C. J=，K=Q DJ=Q，K=0（四） 判斷題（正確寫A，錯誤寫B(tài)）1. 觸發(fā)器是具有記憶功能的基本邏輯單元。（）2. 觸發(fā)器有兩個穩(wěn)態(tài)，它可記錄一位二進制碼，存儲8位二進制信息需要8個觸發(fā)器。（）3. 維持阻塞D 觸發(fā)器的特性方程（次態(tài)方程）是 Qn+1=D 。 （）4.JK觸發(fā)器的特性方程（次態(tài)方程）是。 （）5. 在CP脈沖作用下，具有下圖所示功能的觸發(fā)器是JK觸發(fā)器。 （）第五章 時序邏輯電路本章共分六節(jié)。第一節(jié)時序邏輯電路的特點和表示方法，第二節(jié)時序電路的分析方法，第三節(jié)寄存器，第四節(jié)計數(shù)器，第五節(jié)順序脈沖發(fā)生器，第六節(jié)時序邏輯電路的設(shè)計方法。一、 章節(jié)學(xué)習(xí)目標與要求1、

23、理解時序邏輯的特點。在時序邏輯電路中，任一時刻的輸出信號不僅和當時的輸入信號有關(guān)，而且還與電路原來的狀態(tài)有關(guān)，這就是時序電路在邏輯功能上的特點。2、掌握描述時序電路邏輯功能的方法：包括狀態(tài)方程、驅(qū)動方程和輸出方程、狀態(tài)轉(zhuǎn)換表、狀態(tài)轉(zhuǎn)換圖和時序圖等。它們各具特色，在不同場合各有應(yīng)用。 掌握時序邏輯電路的分析方法。掌握同步時序邏輯電路的設(shè)計方法。掌握典型的中規(guī)模集成計數(shù)器邏輯功能，根據(jù)功能真值表能擴展應(yīng)用。二、 本章重點、難點時序電路的分析和設(shè)計方法。計數(shù)器、寄存器的功能、分類、常用中規(guī)模集成計數(shù)器的功能、應(yīng)用。三、 章節(jié)練習(xí)（一） 習(xí)題1、試用74161采用復(fù)位法構(gòu)成十二進制計數(shù)器。2、用1片7

24、4LS90組成六進制計數(shù)器。3、用2片74LS90組成24進制計數(shù)器。（二） 單選題1. 電路的輸出狀態(tài)不僅與當前的輸入信號有關(guān)，還與前一時刻的輸出有關(guān)，該種電路為，選擇正確答案： （） A. 組合電路 B. 時序電路 C. 邏輯門電路 D. 存儲電路2. 用n個觸發(fā)器構(gòu)成計數(shù)器，可得到的最大計數(shù)長度(即計數(shù)模)為：（） An B2n Cn2 D2n3. 同步時序電路和異步時序電路比較，其差異在于后者。 （） A沒有觸發(fā)器 B沒有統(tǒng)一的時鐘脈沖控制 C沒有穩(wěn)定狀態(tài) D輸出只與內(nèi)部狀態(tài)有關(guān)4. 一位8421BCD碼計數(shù)器至少需要個觸發(fā)器。 （） A3 B4 C5 D105. 某時序電路的外輸人為

25、X，輸出為Z，狀態(tài)按Q2Q1 排序，其狀態(tài)轉(zhuǎn)換真值表如下表所示，則該電路的邏輯功能是。 （）A模3加減計數(shù)器 B模4加法計數(shù)器 C模4減法計數(shù)器 D模4加減計數(shù)器（三） 多選題1. 對于數(shù)字電路（組合數(shù)字電路和時序數(shù)字電路），下列哪種說法正確：_。 ()A. 從電路結(jié)構(gòu)上講，時序邏輯電路應(yīng)包括組合邏輯電路和存儲電路兩大部分，而且從輸出到輸入之間應(yīng)有反饋路徑 B. 一個時序邏輯電路任一時刻更新后的輸出狀態(tài)（次態(tài)），不僅與當時輸入變量的狀態(tài)有關(guān)，而且與電路原來所處的狀態(tài)（原態(tài)）有關(guān) C. 從電路結(jié)構(gòu)上講，組合邏輯電路應(yīng)包括時序邏輯電路和存儲電路兩大部分，而且從輸出到輸入之間應(yīng)有反饋路徑 D. 一個

26、組合邏輯電路任一時刻更新后的輸出狀態(tài)（次態(tài)），不僅與當時輸入變量的狀態(tài)有關(guān)，而且與電路原來所處的狀態(tài)（原態(tài)）有關(guān) 2. 時序邏輯電路的特點是:_。 () A. 僅由門電路組成 B. 有“記憶”功能 C. 某時刻電路的輸出不僅僅決定于該時刻的輸入 D. 無反饋通路 E. 含存儲元件或反饋延遲電路 3. 時序邏輯電路在結(jié)構(gòu)上一定包含_。 () A. 組合邏輯電路 B. 存儲電路（觸發(fā)器） C. 輸出必須反饋到輸入端D. 與輸入無關(guān)E. 存儲電路的輸出狀態(tài)與輸入變量一起決定電路的輸出狀態(tài)4. 下列器件屬于時序電路的有_。 () A. 全加器 B. 寄存器 C. 奇偶校驗器 D. 計數(shù)器 E. 節(jié)拍發(fā)

27、生器5. 采用集成中規(guī)模加法計數(shù)器74LS161構(gòu)成的電路如圖 所示，選擇十二進制加法計數(shù)器：_。 ()（四） 判斷題（正確寫A，錯誤寫B(tài)）1. 電路任一時刻的輸出狀態(tài)不僅取決于當時的輸入信號， 而且還取決于電路原來的狀態(tài)稱組合電路。 （）2. 時序電路中可以沒有組合電路，也可以沒有存儲電路。 （）3.組合電路與時序電路的主要區(qū)別：有無記憶功能。 （）4. 同步計數(shù)器，輸入時鐘脈沖時觸發(fā)器的翻轉(zhuǎn)不是同時進行的。 （）5. 組成模為100的計數(shù)器需要1片74LS161。 （）第八章 脈沖波形的產(chǎn)生與整形本章共分二節(jié)。第一節(jié)集成555定時器及應(yīng)用，第二節(jié)門電路構(gòu)成的矩形波發(fā)生器及整形電路一、 章節(jié)

28、學(xué)習(xí)目標與要求1、 理解555定時器的電路結(jié)構(gòu)及其功能。2、 掌握555時基電路構(gòu)成多諧振蕩器、單穩(wěn)態(tài)觸發(fā)觸發(fā)器、施密特觸發(fā)器的基本概念，及參數(shù)設(shè)置。掌握多諧振蕩器的基本概念、常見的幾種電路形式及參數(shù)。掌握單穩(wěn)態(tài)觸發(fā)觸發(fā)器的基本概念、常見的幾種電路形式及參數(shù)、單穩(wěn)態(tài)觸發(fā)器的應(yīng)用。掌握施密特觸發(fā)器的基本概念、常見的幾種電路形式及參數(shù)，施密特觸發(fā)器的應(yīng)用。二、 本章重點、難點脈沖的產(chǎn)生、變換和測量等。多諧振蕩器，施密特觸發(fā)器，單穩(wěn)態(tài)觸發(fā)器的功能與應(yīng)用。三、 章節(jié)練習(xí)（一） 習(xí)題1、用555定時器 設(shè)計一個回差電壓為V=2V的施密特觸發(fā)器。（二） 單選題1. 555定時器的閾值分別為。（）A. B.

29、 C. 和D. 和2. 555定時器構(gòu)成的多諧振蕩器如圖所示，其振蕩周期為。 （）A. T0.7(RA+2RB)C B. T0.7(RA+RB)CC.T(RA+2RB)C D.T 0.1(RA+RB)C3555定時器構(gòu)成的多諧振蕩器如圖所示，其振蕩頻率為。 （）A. f=1/T1/0.7(RA+2RB)C B.T1/0.7(RA+RB)C C.T1/(RA+2RB)C D.T10/(RA+RB)C4. 將邊沿變化緩慢的脈沖變成邊沿陡峭的脈沖，可使用。 （）A. 多諧振蕩器 B. 施密特觸發(fā)器C. 單穩(wěn)態(tài)觸發(fā)器 D. 微分電路5. 含有RC元件的脈沖電路，分析的關(guān)鍵是。 （）A. 電容的充放電

30、B. 電阻兩端的電壓C. 門電路 D. 觸發(fā)器（三） 多選題1. 雙極型555定時器由 組成。 （）A電阻分壓器 B比較器 C基本RS觸發(fā)器D. 三極管開關(guān)E. 輸出緩沖器2. 不能起到定時作用的觸發(fā)器是：_。（）A施密特觸發(fā)器 B. 雙穩(wěn)態(tài)觸發(fā)器 C. 多諧振蕩器 D. 單穩(wěn)態(tài)觸發(fā)器3. 施密特觸發(fā)器是：_。 （） A電平觸發(fā) B適用于慢變化的信號C脈沖觸發(fā) D不適合于慢變的信號4.單穩(wěn)態(tài)觸發(fā)器的暫穩(wěn)態(tài)時間與無關(guān)。 （）A. 觸發(fā)信號的持續(xù)時間B. 所用門電路的種類C. 其輸出端的負載特性D. 電路的時間常數(shù)5. 石英晶體的特點是：_。（）A. 頻率穩(wěn)定性好 B. 選頻特性好C. 品質(zhì)因素低

31、 D. 品質(zhì)因素高E. 易受溫度變化影響（四） 判斷題（正確寫A，錯誤寫B(tài)）1. 555定時器是模擬電路和數(shù)字電路混合而成的集成電路。 （）2. 當555定時器具有控制輸入電壓時，閾值電壓和觸發(fā)電壓將不再取決于VCC。（）3. 多諧振蕩器的特點：它有一個穩(wěn)定狀態(tài)和一個暫穩(wěn)狀態(tài)。（）4. 單穩(wěn)態(tài)觸發(fā)器暫態(tài)時間取決于電路本身的參數(shù)，與觸發(fā)信號無關(guān)。（）5. 施密特觸發(fā)器是一種脈沖波整形電路。（）考試模擬題第一部分 客觀題一、單選題（每題1分，共10分）1. ，則它的反函數(shù)是。 （ ）AB. C D. 2. 最小項的邏輯相鄰項是。 （ ） A. ABCD B. C. D. 3. 在二十進制編碼中相鄰

32、兩組代碼間只有一位取值不同，而其他位均相同稱碼。（ ） A、BCD B、余3 C、ASCII D、Gray （循環(huán)）4. TTL門電路輸入端懸空時，應(yīng)視為：（ ）A. 高電平 B. 低電平 C. 不定D. 高阻5. 要使3：8線譯碼器(74LSl38)能正常工作，使能控制端 的電平信號應(yīng)是：（ ）6.組合邏輯電路通常由_組合而成。（ ） A門電路 B觸發(fā)器 C計數(shù)器 D寄存器7. 采用四位比較器(74LS85)對兩個四位數(shù)比較時，先比較：（ ）A最低位 B次高位 C次低位D最高位8. 請選擇JK觸發(fā)器正確的特性方程式： （ ）9. 一位8421BCD碼計數(shù)器至少需要個觸發(fā)器。（ ）A、3 B、

33、4 C、5 D、1010. 同步計數(shù)器和異步計數(shù)器比較，同步計數(shù)器的顯著優(yōu)點是： （ ）A工作速度高 B觸發(fā)器利用率高 C電路簡單 D不受時鐘CP控制二、多選題（每題1分，共5分）11. 最小項的邏輯相鄰項是：（ ）A、 B、 C、 D、 12. TTL與非門輸入端在以下哪些接法時，邏輯上屬于輸入為l?（ ）A、輸入端接+5V B、輸入端接高于2V的電源 C、輸入端懸空 D、輸入端接0.3V E、輸入端接同類與非門輸出高電平3.6V13. JK觸發(fā)器在CP脈沖作用下，欲使，則輸入信號應(yīng)為：（ ）A、J=K=1 B、J=Q，K=C、J=，K=Q D、J=，K=114. 可構(gòu)成 一位8421BCD

34、碼計數(shù)器的觸發(fā)器個數(shù)是: （ ）A、3 B、4 C、5 D、6 E、1015. 多諧振蕩器的特點是：（ ）A、產(chǎn)生矩形波B、沒有穩(wěn)態(tài) C、不需外加觸發(fā)信號 D、有穩(wěn)態(tài) E、需外加觸發(fā)信號三、判斷題：（每題1分，共10分，正確寫A，錯誤寫B(tài)）16. 同模擬相比，數(shù)字信號的特點是它的離散性。一個數(shù)字信號只有兩種取值，分別表示為“0”和“1”。 （ ）17.“當一件事的幾個條件中只要有一個得到滿足，這件事就會發(fā)生，”這種關(guān)系稱為與邏輯。（ ）18. 對于任意一個最小項，只有一組變量取值使其值為1。 （ ）19. 在邏輯代數(shù)中，有三種基本邏輯運算：與、或、和非。（ ）20. 數(shù)值比較器的邏輯功能是對輸

35、入的兩個數(shù)據(jù)進行比較，它有AB、AB、AB三個輸出端。 （ ）21. 數(shù)據(jù)選擇器又稱多路轉(zhuǎn)換器，是一種多路輸入，單路輸出的邏輯部件。（ ）22. 對于D觸發(fā)器，欲使Qn+1=Qn，輸入。 （ ） 23. 組合電路與時序電路的主要區(qū)別：有無記憶功能。（ ）24. 組成模為100的計數(shù)器需要1片74LS161。 （ ）25. 單穩(wěn)態(tài)觸發(fā)器暫態(tài)時間取決于電路本身的參數(shù)，與觸發(fā)信號無關(guān)。 （ ）第二部分 主觀題一、化簡函數(shù)：（共21分）1. 利用邏輯代數(shù)的基本公式和常用公式化簡下列各式：（7分）2. 利用卡諾圖將下列函數(shù)化簡成最簡與或表達式（1）（7分）（7分）二、簡答題：（共24分）1. 簡要說明7

36、4LS138譯碼器的邏輯功能。2. 簡述組合電路的特點。3. 簡述時序電路的特點。4. 簡述多諧振蕩器的特點。三、設(shè)計題：（共30分）1. 試用一片輸出低電平有效的3線8線譯碼器74LS138設(shè)計一個判定電路。只有在主裁判同意的前提下，三名副裁判中多數(shù)同意，比賽成績才被承認，否則比賽成績不予承認。2. 74LS161四位同步二進制加法計數(shù)器的真值表如下：試設(shè)計一個九進制計數(shù)器。真值表：3. 用74LS90（二五十進制計數(shù)器）組成十進制計數(shù)器。附：答案或答案要點第一部分 客觀題答案1A單選2A單選3D單選4A單選5A單選6A單選7D單選8A單選9B單選10A單選11AD多選12ABCE多選13A

37、CD多選14BCDE多選15ABC多選16A判斷題17B判斷題18A判斷題19A判斷題20A判斷題21A判斷題22B判斷題23A判斷題24B判斷題25A判斷題第二部分 主觀題答案一、化簡函數(shù) （共21分）2、F（A，B，C）=m（0，1，2，4，5，7）解： BCA000111100110111110解： CDAB000111100000 0111 110110 10001二、簡答題 （共24分）省略三、設(shè)計題 （共30分）省略章節(jié)練習(xí)答案第一 章 數(shù)字邏輯基礎(chǔ)三、 章節(jié)練習(xí)答案（一） 習(xí)題1、將下列十六進制數(shù)轉(zhuǎn)換為二進制數(shù) 98EBC十六解: 98EBC十六 =1001 1000 1110

38、1011 1100二2、將下列十進制數(shù)轉(zhuǎn)換為十六進制數(shù) 100十 10十 110十 88十解: 100十 =64H 10十 = AH 110十 =6EH88十 =58H3、用邏輯代數(shù)的基本公式和常用公式，化簡下列邏輯函數(shù):4、（1） F（A，B，C）=（0，1，2，4，5，7）解： BCA 000111100110111110（2） F（A,B,C,D）=（2,3,6,7,8,10,12,14）解： CDAB00011110000011010011111001101001（3） F（A,B,C,D）= （0,1,2,3,4,6,8,9,10,11,12,14）解： CDAB0001111000

39、11110110011110011011115、 CDAB0001111000000111 110110 10001 CDAB000111100010001010 11000100110（二） 1. ( B. )2.( A. )3. ( D. )4. (A.)5. (B )（三）1.（A. B. C. D.）2.（A. B. C.）3.（A. B. C. D.）4.（A. D.）5.（AD ）（四） 1. （A ）2. （A）3. （ B ）4.（A）5.（ B ）第二章 邏輯門電路(一) 習(xí)題1、解：因為4種系列的TTL與非門的VILmax都等于0.8V，所以小于、等于0.8V的輸入在邏輯上

40、都為0。2、解：因為4種系列的TTL與非門的VIHmin=2V時,邏輯上為1。此時發(fā)射極電流不會從發(fā)射極流出。當輸入端懸空時，因沒有發(fā)射極電流的通路，也不會有發(fā)射極電流從發(fā)射極流出，與輸入端接高電平等效，故TTL與非門輸入端懸空，邏輯上也認為是1。3、解：對于或非門，其多余輸入端必須接低電平，否則輸出端將永遠固定為低電平。而與非門的多余輸入端必須接高電平。（二） 1.(D.)2.( C )3.( B )4. (A.)5.(C.)（三）1.（ BD. ）2.（A.C. D. ）3.(A. B. C.E. )4.(A. B. E. )5.（A. B.D. E.）（四）1.（A ）2.（A）3.（B）4.（A ）5. （A）第三章 組合邏輯電路(一) 習(xí)題1、 解：設(shè)合格為1， 不合格為0。用線線譯碼器74138設(shè)計真值表A B C DFA B C DF0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 100010001m3m71 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 100010101m11m13m15 F（A、B、C、D）=（3，7，11，13