EDA 數(shù)字秒表設(shè)計(jì)

1、設(shè)計(jì)自動(dòng)化大作業(yè)數(shù)字秒表設(shè)計(jì)控制科學(xué)與工程學(xué)院自動(dòng)化080300年五月題目:數(shù)字秒表的設(shè)計(jì)、設(shè)計(jì)要求:數(shù)字秒表的計(jì)時(shí)精度是10ms;(2)復(fù)位開關(guān)可以在任何情況下使用，計(jì)時(shí)在計(jì)時(shí)過程中，只要按一下復(fù)位開關(guān), 計(jì)時(shí)器就清零，并做好下次計(jì)時(shí)的準(zhǔn)備；(3)具有啟/停開關(guān)，即按一下啟/停開關(guān)，啟動(dòng)計(jì)時(shí)器開始計(jì)時(shí)，再按一下啟/ 停開關(guān)則停止計(jì)時(shí)。數(shù)字秒表的計(jì)時(shí)范圍是0秒59分秒，顯示的最長(zhǎng)時(shí)間為59分59秒、總體設(shè)計(jì):1、總體結(jié)構(gòu)圖2、各模塊功能1) SEL模塊：將掃描信號(hào)輸給選擇(CHOICE模塊2) 選擇模塊：按掃描信號(hào)的指定選擇輸出3) 3-8譯碼模塊：通過SEL合的信號(hào)來控制8位數(shù)碼管位的亮滅4

2、 )計(jì)時(shí)模塊：分別對(duì)毫秒，秒，分計(jì)時(shí)5)顯示模塊：通過CHOICE莫塊的輸出信號(hào)來控制三、單元模塊設(shè)計(jì)1、模塊名：sel模塊設(shè)計(jì)seielk. 3eloul2.0irstS(1)模塊功能：CLK為掃描時(shí)鐘脈沖，SELOUT端不停的發(fā)出掃描到的信號(hào)(2)端口定義：CLK為信號(hào)輸入端SEL0UT2.Q為選擇到的信號(hào)輸出(3) VHDL源程序library ieee;use sel ispo rt(clk: in std_logic;selout: out std_logic_vector(2 dow nto 0);end sel;architecture one of sel issig nal

3、count: std_logic_vector(2 dow nto 0);beginp rocess(clk)beg inif clkeve nt and clk-1 thenif (cou nt=101) thencou ntv=000;elsecoun t=co un t+1;end if;end if;end p rocess;selout=co unt;end one;(4)仿真結(jié)果JJ uJK3L?Mb說明：來一個(gè)上升沿，SELOUT勺值增1，可以證明模塊是正確的。2、模塊名：選擇模塊設(shè)計(jì)iCHOICEdat-al 31心2 3.IdAtam 3. datA4 3:3 .h-000.

4、0.0ch out 3 CI djit.aG 3.01)模塊功能 : 按掃描信號(hào)的指定選擇輸出端口定義 : a,b,c 為控制信號(hào)；data13.0, data23.0, data33.0, data43.0, data53.0,data63.0分別是毫秒的低位， 毫秒的高位， 秒的低位， 秒的高位，分的低位，分的高位的數(shù)據(jù)值；ch_out3.0為選擇輸出端。VHDL源程序library ieee;use choice isport(a,b,c:in std_logic;data1,data2,data3,data4,data5,data6:in std_logic_vector(3 down

5、to 0);ch_out:out std_logic_vector( 3 downto 0) );end choice;architecture behave of choice issignal ch:std_logic_vector(2 downto 0);beginch(2)=c;ch(1)=b;ch(0)ch_outch_outch_outch_outch_outv=data5;whe n101=ch_outv=data6;whe n others= n ull;end case;end p rocess;end behave;(4)仿真結(jié)果1 *A Q H4*1A 4 MLft V

6、hl1庖0 XM par1 a亠匸1 mDIBKiXDImiI0.1TbBX331：1m上BlT IDA U1P Sirnrr b*Ifl1時(shí)1EiJrr.1if販曲I荀B1ItB 3百|(zhì)1 DHCni1麗0 ElKp oneonLts1 fc-bP via:.0Q1ra9 tavLk HLtUVL1sfl 知1 1MW11B 3山r hOi ! -mi11abc 的值遞增，ch_out 選擇輸出 data1,data2,data3,data4,data5,data6的值，證說明:明模塊是正確的3、模塊名：3-8譯碼模塊設(shè)計(jì)；decodeB BIE SEL2. 0 op -0!I intSfE

7、 -T I -r (1)模塊功能：通過SEL給的信號(hào)來控制8位數(shù)碼管位的亮滅。端口定義：輸入端SEL2.0值大小來選擇輸出Q的值輸出端Q7.0來控制燈哪位亮VHDL源程序LIBRARY ieee;use decode3_8 ISP ORT(SEL: IN std_logic_vector(2 dow nto 0);Q : OUT std_logic_vector(7 downto 0) );END decode3_8;ARCHITECTURE a OF decode3_8 ISBEGINQ = whe n sel = 0 elsewhe n sel = 1 else whe n sel = 2

8、 else whe n sel = 3 else whe n sel = 4 else whe n sel = 5 elseIlli.END a;(4)仿真結(jié)果C 0LO DIO tob tidJlE旦I貝ILk iiLI.1Sel的值遞增，Q的相應(yīng)位會(huì)亮，證明模塊是正確的。國(guó) IfcL1 h-*2dFuhRnq 乂J：i I II ET說明:4. 1模塊名：毫秒計(jì)時(shí)模塊設(shè)計(jì)0-eJJt工 esetCO 1qJi3 . . 0 013 0： rla(1)模塊功能：對(duì)毫秒位的計(jì)數(shù)2）端口定義 : clk 為信號(hào)時(shí)鐘輸入端reset 為復(fù)位端p ause為暫停端co為進(jìn)位信號(hào)輸出端qh:毫秒信號(hào)的

9、高位輸出端 ql: 毫秒信號(hào)的低位輸出端(3) VHDL源程序library ieee;use m100 isport(clk:in std_logic;reset:in std_logic;pause:in std_logic;co:out std_logic;qh:buffer std_logic_vector(3 downto 0);ql:buffer std_logic_vector(3 downto 0) );end m100;architecture behave of m100 isbeginco=1 when (qh=1001 and ql=1001) else 0;proce

10、ss(clk,reset,pause)begin if(reset=0) thenqh=0000;ql=0000;qh=qh;elsif (clkevent and clk=1) thenelsif(pause=0)thenql=ql;if (ql=1001) thenql=0000;if (qh=1001) thenqh=OOOO;else qh=qh+1;end if;else ql=ql+1;end if;end if;end pro cess;end behave;仿真結(jié)果j曲二4爲(wèi)常爲(wèi)K鷲fl oQ HB.t 刮1吋塔iwum i m ir rum ( MnHI I Cl 3 : m

11、I nr II v tnm 工 Ra| | rrqoI rny ! i|rri x r：|n h ni ij j K 3 DOD-JDEapEaM 護(hù) t他，*,r毫秒為100進(jìn)制，高位和地位都是10進(jìn)制，高位到10會(huì)有進(jìn)位，可以證明說明:口 4 扳 口口 a 口 I a4切模塊的正確性co模塊名：秒計(jì)時(shí)模塊設(shè)計(jì)reset5h3. . OJci1)模塊功能 : 對(duì)毫秒位的計(jì)數(shù)if(reset=0) thenql=0000;端口定義 : clk 為信號(hào)時(shí)鐘輸入端reset 為復(fù)位端p ause為暫停端co為進(jìn)位信號(hào)輸出端qh:毫秒信號(hào)的高位輸出端 ql: 毫秒信號(hào)的低位輸出端VHDL源程序lib

12、rary ieee;use m60_sec isport(reset:in std_logic;pause:in std_logic;ci:in std_logic;co:out std_logic;qh:buffer std_logic_vector(3 downto 0);ql:buffer std_logic_vector(3 downto 0) );end m60_sec;architecture behave of m60_sec isbeginco=1 when (qh=0101 and ql=1001 and ci=1) else 0;process(reset,pause,ci

13、)beginqh=0000;elsif(pause=0)thenqh=qh;ql=ql； elsif (cieve nt and ei=1) thenif (ql=1001) the nq|v=OOOO;if (qh=0101) thenqh=0000;else qh=qh+1;end if;else ql=ql+1;end if;end if;end p rocess;end behave;*1*1 p 0hM I.帯*riMwp呼c)p岸LlIII) D秒進(jìn)制為60進(jìn)制，高位到6會(huì)有進(jìn)位，低位為10進(jìn)制，可以證明模塊的正-V 1 1 I 爲(wèi)i抖爲(wèi)爲(wèi)器汁5(4)仿真結(jié)果說明:確性模塊名：分計(jì)

14、時(shí)模塊設(shè)計(jì)M60-jnHresetgJil3 . . pans &gA3 . . 0：ci:(1)模塊功能：對(duì)毫秒位的計(jì)數(shù)(2)端口定義：elk為信號(hào)時(shí)鐘輸入端reset 為復(fù)位端p ause為暫停端co 為進(jìn)位信號(hào)輸出端qh:毫秒信號(hào)的高位輸出端 ql: 毫秒信號(hào)的低位輸出端(3) VHDL源程序library ieee;use m60_min isport(reset:in std_logic;pause:in std_logic;ci:in std_logic;qh:buffer std_logic_vector(3 downto 0);ql:buffer std_logic_vecto

15、r(3 downto 0);end m60_min;architecture behave of m60_min isbeginprocess(reset,pause,ci)begin if(reset=0) thenqh=0000;ql=0000;elsif(pause=0)thenqh=qh;ql=ql;if (ql=1001) thenif (qh=0101) thenqh=0000;else qh=qh+1;end if;else ql 更回血罐卄liMpNb玖Qus*icp暨 j 甦KflpH換餉D ”r_rL_rL_rLn_rL_rLrLj*L_rLrLr_rLrL_rLrLrLr

16、LrL_n_rL_rLjiriTt77TX(niDn.3I_j_rzz說明:高位為6進(jìn)制，低位為10進(jìn)制，ci為脈沖信號(hào)，當(dāng)ql=9的時(shí)候，qh在下時(shí)刻會(huì)增1,可以證明模塊的正確性5、模塊名：顯示模塊設(shè)計(jì)(1)模塊功能：通過CHOICE莫塊的輸出信號(hào)來控制(2)端口定義：adr是選擇模塊結(jié)果的輸入端q_show是控制數(shù)碼管段亮的輸出端(3) VHDL源程序library ieee;use BCD_7 isport(adr:i n std_logic_vector(3 dow nto 0);q_show:out std_logic_vector(6 dow nto 0) )；end BCD_7;

17、architecture behave of BCD 7 isbeginp rocess(adr)begincase adr iswhe n 0000=q_showq_showq_showq_showq_showq_showq_showq_showq_showq_shown ull;end case;end pro cess;end behave;(4)仿真結(jié)果H3- u1 M f anH 0 MSt gu 4 “An*2*2M 1 戒 4 wfi S Jr1 rmm1cmJwuVnilImamSCIUfILCIiLADsEOUEWJDI LIIL曲ri!i11*11 1-1r-IljTnnt

18、_j4口19 111JL1411btrbhI 01JJLtiJD 工 K 拠 ) i.nil.V*ILIKi X IILXilslOdJULJLIIEh tninw X iiiHii 1 ikjiir Jiiiiii 丄【lmu11,rII1c-ihJ 01111LhL 11 1IIu!L111_ht 11 1111 4L1 1L-11 11 11 1說明：隨著adr的值增加，q_show輸出相應(yīng)的值，數(shù)碼管相應(yīng)的段會(huì)亮，證明模塊 是正確的四、數(shù)字秒表整體組裝1、頂層原理圖 1-4dn 1 1 V I HH* *LUn5迂丄1.工作情況輸入信號(hào)經(jīng)過分頻器輸給計(jì)時(shí)模塊，計(jì)時(shí)模塊的各位輸給選擇（CHOICE）模塊，選擇模塊選擇輸出，再經(jīng)過轉(zhuǎn)碼（BCD_7模塊控制數(shù)碼管段的亮滅；輸入信號(hào)的另一路經(jīng)過分頻器給掃描（SEL模塊，SEL的輸出信號(hào)一方面 給CHOICE模塊提供提供選擇信號(hào)，另一方面又給譯碼器 （decode3_8）模塊提 供譯碼信號(hào)來控制燈位的亮滅。，Pause和reset分別控制暫停和復(fù)位。2.模塊間的連接關(guān)系:掃描（SEL模塊的輸出端接譯碼（decode3_8）模塊和選擇（CHOICE模塊，計(jì)時(shí)模塊接選擇（CHOICE模塊，選擇（CHOICE模塊將選到的信號(hào)給轉(zhuǎn)碼（BCD_7） 模塊控制數(shù)碼管段的亮滅2、仿真結(jié)果運(yùn)詈巫益一一器豆咅一說明: 確性輸