Spectre、Ultrasim和SpectreVerilog仿真介紹

1、spectre、ultrasim和和 spectre-verilog 仿真介紹仿真介紹 張張 昊昊 2011年年3月月7日日 2021-5-7共61頁(yè)2 內(nèi)容提要內(nèi)容提要 l模擬前端eda工具簡(jiǎn)介 lcadence中spectre的模擬仿真 lultrasim快速仿真技術(shù) lspetre-verilog混合信號(hào)仿真 lq conservative 具有最高的精確度但是速度最慢，適合 較敏感的模擬電路的仿真 2021-5-7共61頁(yè)21 dc（直流分析）（直流分析） dc（直流分析）可以在 直流條件下對(duì) temperature，design variable，component paramete

2、r，model parameter進(jìn)行掃描仿真 例如:對(duì)溫度的掃描（測(cè) 量溫度系數(shù)） 電路隨電源電壓變化的 變化曲線等 2021-5-7共61頁(yè)22 ac（交流分析）（交流分析） ac（交流分析）是 分析電路性能隨著 運(yùn)行頻率變化而變 化的仿真。 既可以對(duì)頻率進(jìn)行 掃描也可以在某個(gè) 頻率下進(jìn)行對(duì)其它 變量的掃描。 2021-5-7共61頁(yè)23 variables菜單 包括edit等子菜單項(xiàng)?？梢?對(duì)變量進(jìn)行添加、刪除、 查找、復(fù)制等操作。變量 （variables）既可以是電 路中元器件的某一個(gè)參量， 也可以是一個(gè)表達(dá)式。變 量將在參量掃描 （parametric analysis）時(shí) 用到。

3、 2021-5-7共61頁(yè)24 參量掃描共功能 tools/parametric analysis 它提供了一種很重要的分析方法參量分 析的方法，也即參量掃描。可以對(duì)溫度，用 戶(hù)自定義的變量（variables）進(jìn)行掃描，從 而找出最合適的值。 2021-5-7共61頁(yè)25 calculator的使用的使用 calculator是 一個(gè)重要的數(shù) 據(jù)處理工具， 可以用來(lái)仿真 電源抑制比， 相位裕度，共 模抑制比 2021-5-7共61頁(yè)26 模擬結(jié)果的顯示以及處理 在模擬有了結(jié)果之后， 如果設(shè)定的output有 plot屬性的話，系統(tǒng) 會(huì)自動(dòng)調(diào)出waveform 窗口，并顯示outputs 的波

4、形，如左圖 2021-5-7共61頁(yè)27 l在模擬電路的仿真過(guò)程中，要在不同的pvt (process， voltage，temperature)狀況下全面地仿真。 l工藝對(duì)應(yīng)的是不同的工藝角類(lèi)型； l電壓指的是電源電壓，要求仿真標(biāo)稱(chēng)值的100%10%電 源電壓下的電路的仿真結(jié)果； l溫度要求對(duì)于芯片的應(yīng)用范圍有所不同，一般民用級(jí)的溫 度范圍是070，工業(yè)級(jí)是-4585，軍用級(jí)是- 55125。 2021-5-7共61頁(yè)28 2021-5-7共61頁(yè)29 ultrasim仿真技術(shù)仿真技術(shù) l傳統(tǒng)的spice模擬器(例如spectre、hspice) 有一些人所共知的局限性，例如模擬容量小 (大

5、約只能支持5萬(wàn)有源器件)，對(duì)較大設(shè)計(jì)的 模擬速度較慢。為了克服這些局限，cadence 推出了第三代fast spice模擬器，即ultrasim 模擬器，采用了電路劃分、多速率模擬和壓縮 表模型等技術(shù)。 2021-5-7共61頁(yè)30 ultrasim仿真環(huán)境設(shè)置仿真環(huán)境設(shè)置 l因?yàn)閡ltrasim已經(jīng)完全集成在cadence的標(biāo)準(zhǔn)模擬電路仿真流程中， 我們?cè)诖罱ê命c(diǎn)電路圖并且保存后，從composer-schematic界面中 的toolsanalog environment項(xiàng)就可以打開(kāi)ade窗口。 2021-5-7共61頁(yè)31 l此時(shí)ade窗口默認(rèn)的仿真器simulator為spectre

6、，為了設(shè)置使用 ultrasim仿真器，點(diǎn)擊setupsimulator/directory/host，彈出對(duì)話框 如圖6.31所示。選擇仿真使用的模型，在下圖simulator中選擇 ultrasim。 2021-5-7共61頁(yè)32 l如同spectre仿真，在setupmodel library setup選擇模型文件的路 徑，并填入仿真模型的工藝角類(lèi)型。 l在analysis菜單中可以選擇分析類(lèi)型，從analysischoose打開(kāi)如圖 窗口，選擇瞬態(tài)分析類(lèi)型tran，tran的設(shè)置只需填入仿真停止時(shí)間即 可。選擇是否保存直流工作點(diǎn)。 2021-5-7共61頁(yè)33 l接下來(lái)選擇仿真所需要

7、的精度和速度，如圖6.33所示，進(jìn)入 simulation菜單，選擇optionanalog。 2021-5-7共61頁(yè)34 l然后顯示如圖所示的simulation option窗口，它有許多選項(xiàng)的設(shè)置， 包括速度、精度、輸出、溫度， 規(guī)模等等。下面將主要介紹一下 四項(xiàng)仿真參數(shù)的設(shè)置，仿真模式、 仿真速度、矩陣分割以及波形文 件格式。 2021-5-7共61頁(yè)35 1仿真模式設(shè)置（仿真模式設(shè)置（simulation mode） lsimulation mode中有6種模式，分別為digital fast （df）、digital accurate(da)、mixed signal（ms）、

8、analog multi rate (amr)、analog（a）和spice（s）。 六種模式的精度依次升高，但是仿真速度依次降低。每種 模式所利用的仿真模型也不完全相同，各種模式有相應(yīng)的 應(yīng)用。下面將詳細(xì)介紹每種模式的應(yīng)用、使用的模型以及 仿真的目標(biāo)精度。 2021-5-7共61頁(yè)36 2021-5-7共61頁(yè)37 2.仿真速度設(shè)置（仿真速度設(shè)置（speed option） lspeed option可以設(shè)置總的公差容忍度tol（tol也可以單獨(dú)設(shè)置）,tol包 括電壓、電流等所有的公差容忍度之和。speed option有八個(gè)選項(xiàng)， 分別是speed1,2,3,4,5,6,7,8。其對(duì)t

9、ol分別是 0.0001 ,0.001,0.0025,0.005,0.02,0.02,0.04,0.07,精度依次降低。通 常,如果精度要求不是很高,可以采用默認(rèn)設(shè)置,而無(wú)需設(shè)置這一項(xiàng)。注 意：精度設(shè)置的越高,相應(yīng)的速度越低。 2021-5-7共61頁(yè)38 3.矩陣分割設(shè)置（矩陣分割設(shè)置（analog option） lultrasim把大的電路矩陣分割成小的矩陣,以加快仿真 速度,但同時(shí)會(huì)損失一些精度。analog選項(xiàng)用來(lái)控制矩 陣分割的大小，通常采用默認(rèn)設(shè)置。以下是適用每種 analog值的電路。 lanalog=0 適用于數(shù)字電路和存儲(chǔ)器電路 lanalog=1 適用于數(shù)字電路、存儲(chǔ)器電

10、路和混合信號(hào) 電路（默認(rèn)） lanalog=2 適用于混合信號(hào)、模擬和射頻電路 lanalog=3 適用于模擬電路和射頻電路 lanalog=4 適用于混合信號(hào)電路（高度敏感） 2021-5-7共61頁(yè)39 4. 波形文件格式的設(shè)置（output format） ultrasim支持以多種波形文件格式存儲(chǔ)波 形,主要有psf和sst2。psf應(yīng)用很廣泛，可以通 過(guò)cadence的awd和新的wavescan打開(kāi)。sst2 是cadence新的壓縮波形文件格式,生成的波形 文件最小,可以使用cadence的wavescan和 simvision打開(kāi)。 2021-5-7共61頁(yè)40 l設(shè)置好這些仿

11、真條件后，選擇保存所要輸出的 電壓或者電流，點(diǎn)擊simulation中的netlist and run，即可進(jìn)行ultrasim的仿真。 2021-5-7共61頁(yè)41 2021-5-7共61頁(yè)42 數(shù)模數(shù)?；旌闲盘?hào)混合信號(hào)仿真器仿真器 l1、spectre-verilog (cadence) l2、smash (dolphin integration) l3、eldo (mentor graphics) l4、harmony (silvaco) l5、saber (synopsys) why mixed- signal simulation? 2021-5-7共61頁(yè)43 mostly app

12、lied method of mixed-signal design 2021-5-7共61頁(yè)44 mixed-signal simulator 的基本結(jié)構(gòu)的基本結(jié)構(gòu) l以模擬電路仿真器為核心以模擬電路仿真器為核心 在處理數(shù)?；旌想娐窌r(shí)將數(shù)字部分等效為相應(yīng)的簡(jiǎn)化的模擬電路、或 者采用解析函數(shù)來(lái)表示邏輯模塊的行為，然后對(duì)整個(gè)系統(tǒng)采用模擬電路 的方法進(jìn)行模擬。優(yōu)點(diǎn)：模擬結(jié)果精確、能處理的電路規(guī)模比較大，模 擬速度也有顯著提高。缺點(diǎn)：比邏輯模擬器還是慢很多。 l同時(shí)包含模擬和數(shù)字兩個(gè)仿真核同時(shí)包含模擬和數(shù)字兩個(gè)仿真核 處理速度快，能處理的電路規(guī)模極大，但需要解決模擬仿真核和數(shù)字 仿真核之間的通信問(wèn)題

13、；另外，由于數(shù)字邏輯仿真器和模擬仿真器的輸 入、輸出數(shù)據(jù)是不一樣的，還必須在模擬仿真核和數(shù)字仿真核之間實(shí)現(xiàn) 模擬信號(hào)和數(shù)字信號(hào)的相互轉(zhuǎn)換。 2021-5-7共61頁(yè)45 creating analog block create the schematic view of analog block, and create a symbol view for cell use 2021-5-7共61頁(yè)46 creating digital block 2021-5-7共61頁(yè)47 creating a mixed-signal schematic 2021-5-7共61頁(yè)48 create con

14、fig view for simulation the mixed-signal simulation hierarchy is controlled by hierarchy-editor which must be defined with config view cell name is top circuit name for simulation view name will be set as config use create new file to create a new config view with hierarchy-editor 2021-5-7共61頁(yè)49 set

15、 new configuration 1.choose use template sample information 2.choose spetreverilog 1 2 3 3. change the view name to schematic for simulation 4. click ok 2021-5-7共61頁(yè)50 open the schematic version of config view open the schematic version of the config view of mix from the library manager 2021-5-7共61頁(yè)

16、51 set block partition 開(kāi)啟hierarchy editor 設(shè)定所使用的cell view 顯示所使用的cell view 及其顏色設(shè)定 schematic editor 中 的hierarchy-editor 及mixed-signal 兩項(xiàng) menu是由菜單 tools-mixed signal opts.而產(chǎn)生的 2021-5-7共61頁(yè)52 check block partition change analog & digital stop views to match the stop views in your hierarchy editor (as be

17、low) 2021-5-7共61頁(yè)53 check partition results 設(shè)定顯示的顏色及項(xiàng)目 顯示所有模塊劃分的結(jié)果 顯示模擬電路模塊 顯示數(shù)字電路模塊 顯示混合信號(hào)電路模塊 顯示無(wú)法歸類(lèi)的電路模塊 清除所有顯示內(nèi)容 2021-5-7共61頁(yè)54 setup the analog/digital interface select: mixed-signal - interface elements - instance this tool is used to configure how the digital block reads analog inputs and how

18、 digital outputs are seen by analog cells (effective a/d and d/a). 2021-5-7共61頁(yè)55 setup the analog/digital interface mos_a2d: a2d_v0 低電平 a2d_v1 高電平 a2d_tx：voltage between v0 and v1 after tx will yield a logic x mos_d2a： model parameters d2a_vl : input low voltage d2a_vh : input high voltage d2a_tr : rise time for low to high d2a_tf :fall time for high to low 2021-5-7共61頁(yè)56 setup menu