組原課設(shè)4PPM碼編碼器設(shè)計與實現(xiàn)

1、沈陽航空航天大學(xué) 課課 程程 設(shè)設(shè) 計計 報報 告告 課程設(shè)計名稱：計算機組成原理課程設(shè)計計算機組成原理課程設(shè)計 課程設(shè)計題目：4PPM4PPM 碼編碼器設(shè)計與實現(xiàn)碼編碼器設(shè)計與實現(xiàn) 院（系）：計算機學(xué)院 專 業(yè)：網(wǎng)絡(luò)工程 班 級： 學(xué) 號： 姓 名： 指導(dǎo)教師： 完成日期：2011年01月14日 目目 錄錄 第第 1 章章 總體設(shè)計方案總體設(shè)計方案.1 1.1 設(shè)計原理.1 1.2設(shè)計思路.1 2.2設(shè)計環(huán)境.2 第第 2 章章 詳細(xì)設(shè)計方案詳細(xì)設(shè)計方案.3 2.1 方案圖的設(shè)計與實現(xiàn) .3 2.1.1 器件的選擇與引腳鎖定.3 2.2 功能模塊的設(shè)計與實現(xiàn) .4 2.2.1 寄存器模塊的設(shè)

2、計與實現(xiàn).4 2.2.2 譯碼電路模塊的設(shè)計與實現(xiàn).4 2.2.3 計數(shù)器控制模塊設(shè)計及實現(xiàn).5 2.2.4 數(shù)據(jù)并串轉(zhuǎn)換輸出的模塊設(shè)計及實現(xiàn).6 2.3 仿真調(diào)試 .6 第第 3 章章 編程下載與硬件測試編程下載與硬件測試.8 3.1 編程下載 .8 3.2 硬件測試及結(jié)果分析 .8 參考文獻(xiàn)參考文獻(xiàn).10 附附 錄（電路原理圖）錄（電路原理圖）.11 第 1 章 總體設(shè)計方案 1.1 設(shè)計原理設(shè)計原理 4PPM 脈沖位置調(diào)制通信技術(shù)作為一種新興的通信技術(shù)，具有編碼簡單、能 量傳輸效率高的優(yōu)點。它的原理是被編碼的二進(jìn)制數(shù)據(jù)流每兩位組合成一個數(shù)據(jù) 碼元組（DBP） ，其占用時間 Dt=500n

3、s，再將該數(shù)據(jù)碼元組（DBP）分為 4 個 125ns 的時隙（chip） ，根據(jù)碼元組的狀態(tài)，在不同的時隙放置單脈沖。由于 4PPM 通信依賴信號光脈沖在時間上的位置傳輸信息，所以解調(diào)時先保證收發(fā)雙 方時隙同步、幀同步，然后根據(jù)脈沖在 500ns 周期中的位置解調(diào)出發(fā)送數(shù)據(jù)。其 編碼過程的輸入、輸出數(shù)據(jù)的對應(yīng)關(guān)系可用表 1.1 作簡要概括： 表表. 輸入碼元輸出碼元 要求串行輸入輸出，所以對信息設(shè)計編碼需要先將其分組，進(jìn)行串并轉(zhuǎn)換后 將其編碼再轉(zhuǎn)換輸出。 1.2設(shè)計思路設(shè)計思路 既然 4PPM 碼編碼是根據(jù)脈沖在一個碼元組周期中的位置來進(jìn)行編碼的， 則可以將一個碼元組周期中的兩個時隙進(jìn)行分別

4、標(biāo)記，例如用 0，1 分別來 代表碼元組的第一，二時隙。如果脈沖存在于某個時隙中則將該時隙對應(yīng) 的標(biāo)記值寄存下來，供后續(xù)模塊處理。 針對上述提出的問題，數(shù)據(jù)信息的串并轉(zhuǎn)換可以通過移位寄存器實現(xiàn)，轉(zhuǎn)換 后將其每組并行輸入到譯碼器中編碼并輸出，然后將已編碼的并行數(shù)據(jù)送到數(shù)據(jù) 選擇器中，通過計數(shù)器將數(shù)據(jù)依次輸出。 2.2設(shè)計環(huán)境設(shè)計環(huán)境 硬件環(huán)境：偉福 COP2000 型計算機組成原理實驗儀、XCV200 實驗板、微機。 EDA 環(huán)境：Xilinx foundation f3.1 設(shè)計軟件。如圖 1.1，1.2 所示： 圖圖 1.1 Xilinx foundation f3.1 設(shè)計平臺設(shè)計平臺 圖

5、圖 1.2 COP2000 計算機組成原理集成調(diào)試軟件計算機組成原理集成調(diào)試軟件 第 2 章 詳細(xì)設(shè)計方案 2.1 方案圖的設(shè)計與實現(xiàn)方案圖的設(shè)計與實現(xiàn) 圖 2.1 4PPM 編碼器方案圖 2.1.1 器件的選擇與引腳鎖定 （1）器件的選擇）器件的選擇 由于硬件設(shè)計環(huán)境是基于偉福 COP2000 型計算機組成原理實驗儀和 XCV200 實驗板，故采用的目標(biāo)芯片為 Xlinx XCV200 軟件中可用芯片。 （2）引腳鎖定）引腳鎖定 圖形文件中的輸入/輸出信號安排到 Xlinx XCV200 芯片指定的引腳上去，實 現(xiàn)芯片的引腳鎖定，各信號及 Xlinx XCV200 芯片引腳對應(yīng)關(guān)系如表 2.

6、1 所示。 表表 2.1 信號和芯片引腳對應(yīng)關(guān)系信號和芯片引腳對應(yīng)關(guān)系 圖形文件中的輸入圖形文件中的輸入/ /輸出信號輸出信號XCV200XCV200 芯片引腳信號芯片引腳信號 INPUTP073 CLKP103 CLK1P213 OUTPUTP110 OutputInput 數(shù)據(jù)選擇器數(shù)據(jù)選擇器譯碼器譯碼器 00 055 寄存器寄存器 計數(shù)器計數(shù)器 2.2 功能模塊的設(shè)計與實現(xiàn)功能模塊的設(shè)計與實現(xiàn) 由方案的設(shè)計圖可知，該設(shè)計方案可以分為四個模塊：寄存器模塊、譯碼電 路模塊、計數(shù)器控制模塊、數(shù)據(jù)并串轉(zhuǎn)換輸出的模塊。下面對每個模塊進(jìn)行詳細(xì) 敘述： 2.2.1 寄存器模塊的設(shè)計與實現(xiàn) 此模塊實現(xiàn)將

7、輸入的信息分組并進(jìn)行編碼并行輸出。通過兩個 D 觸發(fā)器連接 成移位寄存器可以存儲數(shù)據(jù)并實現(xiàn)串行數(shù)據(jù)到并行數(shù)據(jù)的轉(zhuǎn)換。 圖圖 2.2 寄存器模塊寄存器模塊 2.2.2 譯碼電路模塊的設(shè)計與實現(xiàn) 此模塊就是將兩位二進(jìn)制數(shù)據(jù)轉(zhuǎn)化成 4PPM 碼，即 00、01、10、11，分別對 應(yīng) 1000、0100、0010、0001。這個過程類似一個二四譯碼器。 圖圖 2.32.3 譯碼電路模塊圖譯碼電路模塊圖 對譯碼器進(jìn)行仿真，這里用并行輸入輸出方式。 圖圖 2.42.4 譯碼電路模塊仿真波形譯碼電路模塊仿真波形 2.2.3 計數(shù)器控制模塊設(shè)計及實現(xiàn) 在此過程中采用了四位二進(jìn)制計數(shù)器，有四個 T 觸發(fā)器構(gòu)成

8、，它可以實現(xiàn)四 位計數(shù)功能，并且循環(huán)計數(shù) 0.00圖圖 2.5 計數(shù)器控制模塊圖計數(shù)器控制模塊圖 2.2.4 數(shù)據(jù)并串轉(zhuǎn)換輸出的模塊設(shè)計及實現(xiàn) 本設(shè)計中的數(shù)據(jù)輸入是已經(jīng)編譯完成的并行數(shù)據(jù)，送入數(shù)據(jù)選擇器，通過門 00 圖圖 2.6 數(shù)據(jù)并串轉(zhuǎn)換輸出的模塊數(shù)據(jù)并串轉(zhuǎn)換輸出的模塊 2.3 仿真調(diào)試仿真調(diào)試 仿真調(diào)試主要驗證設(shè)計電路的邏輯功能、時序的正確性，本設(shè)計中主要采用 功能仿真方法對設(shè)計的電路進(jìn)行仿真。 （1）建立仿真波形文件及仿真信號選擇）建立仿真波形文件及仿真信號選擇 功能仿真時，首先建立仿真波形文件，選擇仿真信號，對選定的輸入信號設(shè) 置參數(shù)，在本設(shè)計的仿真中共有 3 個輸入，即 INPU

9、T、CLK、CLK1 和一個輸出 OUTPUT。 （2）功能仿真結(jié)果與分析）功能仿真結(jié)果與分析 功能仿真波形結(jié)果如圖2.7所示，對比圖2.4的并行輸入輸出可以看出功能仿 真結(jié)果是正確的，進(jìn)而說明電路設(shè)計的正確性。 圖圖 2.7 4PPM4PPM 編碼器功能仿真波形編碼器功能仿真波形 第 3 章 編程下載與硬件測試 3.1 編程下載編程下載 將得到的*.bit 文件下載到 XCV200 實驗板的 XCV200 可編程邏輯芯片中。 3.2 硬件測試及結(jié)果分析硬件測試及結(jié)果分析 4PPM 編碼器的輸入數(shù)據(jù)通過 XCV200 實驗板的輸入開關(guān)實現(xiàn)，輸出數(shù)據(jù)通 過 XCV200 實驗板的 LED 指示燈

10、實現(xiàn)，其對應(yīng)關(guān)系如表 3.1 所示。 表表 3.1 引腳與實驗板對應(yīng)關(guān)系引腳與實驗板對應(yīng)關(guān)系 圖形文件中的輸入圖形文件中的輸入/ /輸出信號輸出信號 XCV200 實驗板實驗板 INPUTK0：0 CLKK1：0 CLK1K2：0 OUTPUTA0 將編譯的 bit 文件下載到實驗箱后，根據(jù)電路的引腳與實驗板的對應(yīng)關(guān)系， 可以用實驗板控制輸入的信號，將表 3.2 中的信號通過實驗板控制輸入。 表表 3.2 待輸入信號及應(yīng)輸出信號待輸入信號及應(yīng)輸出信號 輸入信號輸入信號 輸出信號輸出信號 INPUT 00 CLK11 CLK101 DATAO1000 INPUT01 CLK11 CLK101 D

11、ATAO0100 經(jīng)過試驗箱輸入上述待輸入信號后,可以驗證輸出結(jié)果是正確的.硬件測試如 圖 3.1 所示。 圖圖 3.1 硬件測試硬件測試 參考文獻(xiàn) 1 馬群生、溫冬嬋等.微計算機技術(shù).北京:清華大學(xué)出版社,2003 2 王愛英.計算機組成與結(jié)構(gòu)(第 4 版)M.北京：清華大學(xué)出版社，2006 3 唐朔飛.計算機組成原理.北京:高等教育出版社,2002 4 曹昕燕. EDA 技術(shù)實驗與課程設(shè)計M.北京：清華大學(xué)出版社，2006 5 范延濱.微型計算機系統(tǒng)原理、接口與 EDA 設(shè)計技術(shù)M.北京：北京郵電大學(xué) 出版社，2006 6 侯伯亨，顧新.VHDL 硬件描述語言與數(shù)字邏輯電路設(shè)計。西安：西安

12、電子科 技大學(xué)出版社，1999 7 杜建國。Veriling HDL 硬件描述語言。北京：國防工業(yè)出版社，2003 8 林灶生，劉紹漢。Verilog FPGA 芯片設(shè)計。北京：北京航空航天出版社， 2006 附 錄（電路原理圖） 課程設(shè)計總結(jié)：課程設(shè)計總結(jié)： 兩周的課設(shè)使我對 Xilinx foundation 平臺有了深刻的了解，而且現(xiàn)在也 可以比較熟練的應(yīng)用了，這是一個很大的收獲，增加了自己的計算機硬件知識， 也培養(yǎng)了自己對計算機硬件的興趣。在設(shè)計過程中遇到了許多困難和問題，但 解決的同時也給自己帶來了喜悅和成功感，在電路設(shè)計過程中自己獨立思考， 獨立完成電路設(shè)計和連接，使自己的獨立做事情的能力增強，因為我平時有點 馬虎，這次課程設(shè)計我又嘗到了教訓(xùn)，就是最開始的時候沒有把題目要求理解 好，對此我常生了很大的困擾。我以后一定會